JP2001175368A - Ｃｐｕコア電圧切替え回路 - Google Patents
Ｃｐｕコア電圧切替え回路Info
- Publication number
- JP2001175368A JP2001175368A JP35526499A JP35526499A JP2001175368A JP 2001175368 A JP2001175368 A JP 2001175368A JP 35526499 A JP35526499 A JP 35526499A JP 35526499 A JP35526499 A JP 35526499A JP 2001175368 A JP2001175368 A JP 2001175368A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cpu core
- cpu
- control signal
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、低消費電力のＣＰＵコア電圧切替
え回路を提供することを目的とする。 【解決手段】 携帯情報端末に備えられるＣＰＵコア電
圧切替え回路であって、前記携帯情報端末が、アプリケ
ーションソフトを使用する時には、ＣＰＵクロック周波
数を、初期起動状態及びメモリデータ初期化状態にある
時の半分の周波数とすることを特徴とするＣＰＵコア電
圧切替え回路。
え回路を提供することを目的とする。 【解決手段】 携帯情報端末に備えられるＣＰＵコア電
圧切替え回路であって、前記携帯情報端末が、アプリケ
ーションソフトを使用する時には、ＣＰＵクロック周波
数を、初期起動状態及びメモリデータ初期化状態にある
時の半分の周波数とすることを特徴とするＣＰＵコア電
圧切替え回路。
Description
【０００１】
【発明の属する技術分野】本発明は、特にＣＰＵ（中央
演算処理装置）の低消費電力化のために用いられている
ＣＰＵコア電圧切替え回路に属する。
演算処理装置）の低消費電力化のために用いられている
ＣＰＵコア電圧切替え回路に属する。
【０００２】
【従来の技術】従来、本発明が関するＣＰＵコア電圧切
替え回路は、特にＣＰＵの低消費電力化のために用いら
れている。このようなＣＰＵコア電圧切替え回路は、近
年携帯情報端末（ＰＤＡ）で用いられ、端末装置として
の低消費電力化として要求されている。従来、この手の
回路は、ＣＰＵコア電圧は不変であった。
替え回路は、特にＣＰＵの低消費電力化のために用いら
れている。このようなＣＰＵコア電圧切替え回路は、近
年携帯情報端末（ＰＤＡ）で用いられ、端末装置として
の低消費電力化として要求されている。従来、この手の
回路は、ＣＰＵコア電圧は不変であった。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術には、ＣＰＵコア電圧は不変であり、その結果ＣＰＵ
ＣＬＫ（ＣＰＵクロック）が低速化された場合や負荷が
低減された場合において低消費電力化を図ることができ
ないという問題点があった。本発明は斯かる問題点を鑑
みてなされたものであり、その目的とするところは、低
消費電力のＣＰＵコア電圧切替え回路を提供する点にあ
る。
術には、ＣＰＵコア電圧は不変であり、その結果ＣＰＵ
ＣＬＫ（ＣＰＵクロック）が低速化された場合や負荷が
低減された場合において低消費電力化を図ることができ
ないという問題点があった。本発明は斯かる問題点を鑑
みてなされたものであり、その目的とするところは、低
消費電力のＣＰＵコア電圧切替え回路を提供する点にあ
る。
【０００４】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、携帯情報端末に備えられるＣＰＵコア電圧切
替え回路であって、前記携帯情報端末が、アプリケーシ
ョンソフトを使用する時には、ＣＰＵクロック周波数
を、初期起動状態及びメモリデータ初期化状態にある時
の半分の周波数とすることを特徴とするＣＰＵコア電圧
切替え回路に存する。請求項２記載の発明の要旨は、前
記携帯情報端末が前記アプリケーションソフトを使用す
る時には、前記ＣＰＵクロック周波数を、前記携帯情報
端末が初期起動状態及びメモリデータ初期状態にある時
の半分の周波数とすることにより、前記携帯情報端末が
前記アプリケーションソフトを使用する時のＣＰＵコア
電圧が、前記携帯情報端末が初期起動状態及びメモリデ
ータ初期化状態にある時のＣＰＵコア電圧より低くなる
ように設定するように制御したことを特徴とする請求項
１に記載のＣＰＵコア電圧切替え回路に存する。請求項
３記載の発明の要旨は、前記携帯情報端末が初期起動状
態及びメモリデータ初期化状態にある時には、前記ＣＰ
Ｕクロック周波数を３３ＭＨＺとし、前記アプリケーシ
ョンソフトを使用する時には、前記ＣＰＵクロック周波
数を１６．５ＭＨＺとすることを特徴とする請求項１ま
たは２に記載のＣＰＵコア電圧切替え回路に存する。請
求項４記載の発明の要旨は、前記携帯情報端末が初期起
動状態及びメモリデータ初期状態にある時には、前記Ｃ
ＰＵクロック周波数を３３ＭＨＺとすることによりＣＰ
Ｕコア電圧を２．７Ｖに設定し、前記携帯情報端末が前
記アプリケーションソフトを使用する時には、前記ＣＰ
Ｕクロック周波数を１６．５ＭＨＺとすることによりＣ
ＰＵコア電圧を２．０Ｖに設定するように制御したこと
を特徴とする請求項１〜３のいずれかに記載のＣＰＵコ
ア電圧切替え回路に存する。請求項５記載の発明の要旨
は、高電圧を表す電圧制御信号の到来に応じて入力電圧
をＣＰＵコア電圧として出力するゲート手段と、低電圧
を表す電圧制御信号の到来に応じて入力電圧を低下させ
てＣＰＵコア電圧として出力する電圧降下手段と、前記
携帯情報端末に外部から入力される制御信号に応じて、
前記制御信号が前記携帯情報端末が初期起動状態及びメ
モリデータ初期化状態にあることを示していれば前記Ｃ
ＰＵクロック周波数を高くし、前記ゲート手段に前記高
電圧を表す電圧制御信号を出力し、前記制御信号が前記
アプリケーションソフトを使用している状態にあること
を示していれば前記ＣＰＵクロック周波数を低くし、前
記電圧降下手段に前記低電圧を表す電圧制御信号を出力
する電圧切替え制御手段とを備えることを特徴とする請
求項１〜４のいずれかに記載のＣＰＵコア電圧切替え回
路に存する。請求項６記載の発明の要旨は、前記ゲート
手段は、ソース端子（Ｓ）に入力電圧を入力し、ゲート
端子（Ｇ）に前記高電圧を表す電圧制御信号を入力し、
ドレイン端子（Ｄ）電圧をＣＰＵコア電圧として出力す
る電界効果トランジスタであることを特徴とする請求項
５に記載のＣＰＵコア電圧切替え回路に存する。請求項
７記載の発明の要旨は、前記電圧降下手段は、入力端子
に入力電圧を入力し、制御端子に前記低電圧を表す電圧
制御信号を入力し、出力端子電圧をＣＰＵコア電圧とし
て出力するレギュレータであることを特徴とする請求項
５または６に記載のＣＰＵコア電圧切替え回路に存す
る。請求項８記載の発明の要旨は、前記電圧切替え制御
手段は、前記制御信号が前記携帯情報端末が初期起動状
態及びメモリデータ初期化状態にあることを示していれ
ば前記ＣＰＵクロック周波数を高くし、前記制御信号が
前記アプリケーションソフトを使用している状態にある
ことを示していれば前記ＣＰＵクロック周波数を低く制
御する混成ＩＣと、前記ＣＰＵクロック周波数に応じ
て、前記ＣＰＵクロック周波数が高ければ前記ゲート手
段に高電圧を表す電圧制御信号を出力し、前記ＣＰＵク
ロック周波数が低ければ前記ゲート手段に低電圧を表す
電圧制御信号を出力するＲＳフリップフロップ及びＯＲ
回路とを備えることを特徴とする請求項５〜７に記載の
ＣＰＵコア電圧切替え回路に存する。請求項９記載の発
明の要旨は、前記混成ＩＣは、ＣＰＵと、システムコン
トローラとを備えることを特徴とする請求項５〜８に記
載のＣＰＵコア電圧切替え回路に存する。請求項１０記
載の発明の要旨は、前記混成ＩＣは、前記制御信号が前
記携帯情報端末が初期起動状態及びメモリデータ初期化
状態にあることを示していれば前記ＣＰＵクロック周波
数を３３ＭＨＺにし、前記制御信号が前記アプリケーシ
ョンソフトを使用している状態にあることを示していれ
ば前記ＣＰＵクロック周波数を１６．５ＭＨＺに制御す
ることを特徴とする請求項５〜９に記載のＣＰＵコア電
圧切替え回路に存する。請求項１１記載の発明の要旨
は、ゲート手段は、高電圧を表す電圧制御信号の到来に
応じて入力電圧を２．７ＶのＣＰＵコア電圧として出力
することを特徴とする請求項１０に記載のＣＰＵコア電
圧切替え回路に存する。請求項１２記載の発明の要旨
は、電圧降下手段は、前記低電圧を表す電圧制御信号の
到来に応じて入力電圧を低下させて２．０ＶのＣＰＵコ
ア電圧として出力することを特徴とする請求項１０また
は１１に記載のＣＰＵコア電圧切替え回路に存する。請
求項１３記載の発明の要旨は、請求項１〜１２に記載の
ＣＰＵコア電圧切替え回路を備えた携帯情報端末に存す
る。
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、携帯情報端末に備えられるＣＰＵコア電圧切
替え回路であって、前記携帯情報端末が、アプリケーシ
ョンソフトを使用する時には、ＣＰＵクロック周波数
を、初期起動状態及びメモリデータ初期化状態にある時
の半分の周波数とすることを特徴とするＣＰＵコア電圧
切替え回路に存する。請求項２記載の発明の要旨は、前
記携帯情報端末が前記アプリケーションソフトを使用す
る時には、前記ＣＰＵクロック周波数を、前記携帯情報
端末が初期起動状態及びメモリデータ初期状態にある時
の半分の周波数とすることにより、前記携帯情報端末が
前記アプリケーションソフトを使用する時のＣＰＵコア
電圧が、前記携帯情報端末が初期起動状態及びメモリデ
ータ初期化状態にある時のＣＰＵコア電圧より低くなる
ように設定するように制御したことを特徴とする請求項
１に記載のＣＰＵコア電圧切替え回路に存する。請求項
３記載の発明の要旨は、前記携帯情報端末が初期起動状
態及びメモリデータ初期化状態にある時には、前記ＣＰ
Ｕクロック周波数を３３ＭＨＺとし、前記アプリケーシ
ョンソフトを使用する時には、前記ＣＰＵクロック周波
数を１６．５ＭＨＺとすることを特徴とする請求項１ま
たは２に記載のＣＰＵコア電圧切替え回路に存する。請
求項４記載の発明の要旨は、前記携帯情報端末が初期起
動状態及びメモリデータ初期状態にある時には、前記Ｃ
ＰＵクロック周波数を３３ＭＨＺとすることによりＣＰ
Ｕコア電圧を２．７Ｖに設定し、前記携帯情報端末が前
記アプリケーションソフトを使用する時には、前記ＣＰ
Ｕクロック周波数を１６．５ＭＨＺとすることによりＣ
ＰＵコア電圧を２．０Ｖに設定するように制御したこと
を特徴とする請求項１〜３のいずれかに記載のＣＰＵコ
ア電圧切替え回路に存する。請求項５記載の発明の要旨
は、高電圧を表す電圧制御信号の到来に応じて入力電圧
をＣＰＵコア電圧として出力するゲート手段と、低電圧
を表す電圧制御信号の到来に応じて入力電圧を低下させ
てＣＰＵコア電圧として出力する電圧降下手段と、前記
携帯情報端末に外部から入力される制御信号に応じて、
前記制御信号が前記携帯情報端末が初期起動状態及びメ
モリデータ初期化状態にあることを示していれば前記Ｃ
ＰＵクロック周波数を高くし、前記ゲート手段に前記高
電圧を表す電圧制御信号を出力し、前記制御信号が前記
アプリケーションソフトを使用している状態にあること
を示していれば前記ＣＰＵクロック周波数を低くし、前
記電圧降下手段に前記低電圧を表す電圧制御信号を出力
する電圧切替え制御手段とを備えることを特徴とする請
求項１〜４のいずれかに記載のＣＰＵコア電圧切替え回
路に存する。請求項６記載の発明の要旨は、前記ゲート
手段は、ソース端子（Ｓ）に入力電圧を入力し、ゲート
端子（Ｇ）に前記高電圧を表す電圧制御信号を入力し、
ドレイン端子（Ｄ）電圧をＣＰＵコア電圧として出力す
る電界効果トランジスタであることを特徴とする請求項
５に記載のＣＰＵコア電圧切替え回路に存する。請求項
７記載の発明の要旨は、前記電圧降下手段は、入力端子
に入力電圧を入力し、制御端子に前記低電圧を表す電圧
制御信号を入力し、出力端子電圧をＣＰＵコア電圧とし
て出力するレギュレータであることを特徴とする請求項
５または６に記載のＣＰＵコア電圧切替え回路に存す
る。請求項８記載の発明の要旨は、前記電圧切替え制御
手段は、前記制御信号が前記携帯情報端末が初期起動状
態及びメモリデータ初期化状態にあることを示していれ
ば前記ＣＰＵクロック周波数を高くし、前記制御信号が
前記アプリケーションソフトを使用している状態にある
ことを示していれば前記ＣＰＵクロック周波数を低く制
御する混成ＩＣと、前記ＣＰＵクロック周波数に応じ
て、前記ＣＰＵクロック周波数が高ければ前記ゲート手
段に高電圧を表す電圧制御信号を出力し、前記ＣＰＵク
ロック周波数が低ければ前記ゲート手段に低電圧を表す
電圧制御信号を出力するＲＳフリップフロップ及びＯＲ
回路とを備えることを特徴とする請求項５〜７に記載の
ＣＰＵコア電圧切替え回路に存する。請求項９記載の発
明の要旨は、前記混成ＩＣは、ＣＰＵと、システムコン
トローラとを備えることを特徴とする請求項５〜８に記
載のＣＰＵコア電圧切替え回路に存する。請求項１０記
載の発明の要旨は、前記混成ＩＣは、前記制御信号が前
記携帯情報端末が初期起動状態及びメモリデータ初期化
状態にあることを示していれば前記ＣＰＵクロック周波
数を３３ＭＨＺにし、前記制御信号が前記アプリケーシ
ョンソフトを使用している状態にあることを示していれ
ば前記ＣＰＵクロック周波数を１６．５ＭＨＺに制御す
ることを特徴とする請求項５〜９に記載のＣＰＵコア電
圧切替え回路に存する。請求項１１記載の発明の要旨
は、ゲート手段は、高電圧を表す電圧制御信号の到来に
応じて入力電圧を２．７ＶのＣＰＵコア電圧として出力
することを特徴とする請求項１０に記載のＣＰＵコア電
圧切替え回路に存する。請求項１２記載の発明の要旨
は、電圧降下手段は、前記低電圧を表す電圧制御信号の
到来に応じて入力電圧を低下させて２．０ＶのＣＰＵコ
ア電圧として出力することを特徴とする請求項１０また
は１１に記載のＣＰＵコア電圧切替え回路に存する。請
求項１３記載の発明の要旨は、請求項１〜１２に記載の
ＣＰＵコア電圧切替え回路を備えた携帯情報端末に存す
る。
【０００５】
【発明の実施の形態】本発明回路は、本発明回路が備わ
る装置（例えば携帯情報端末）を、初期起動時及びメモ
リデータ初期化時にはＣＰＵコア電圧を２．７Ｖで駆動
し、アプリケーションソフトの使用時にはＣＰＵコア電
圧を、２．０Ｖで駆動する。さらに詳しく説明すると、
本発明回路は、本回路が備わる装置が初期起動時及びメ
モリデータ初期化時には、ＣＰＵ ＣＬＫ周波数をｆ＝
３３ＭＨＺとすることによりＣＰＵコア電圧を２．７Ｖ
に設定し、アプリケーション使用時には、ＣＰＵ ＣＬ
Ｋ周波数をｆ／２＝１６．５ＭＨＺとすることによりＣ
ＰＵコア電圧を２．０Ｖに設定するように制御した回路
である。
る装置（例えば携帯情報端末）を、初期起動時及びメモ
リデータ初期化時にはＣＰＵコア電圧を２．７Ｖで駆動
し、アプリケーションソフトの使用時にはＣＰＵコア電
圧を、２．０Ｖで駆動する。さらに詳しく説明すると、
本発明回路は、本回路が備わる装置が初期起動時及びメ
モリデータ初期化時には、ＣＰＵ ＣＬＫ周波数をｆ＝
３３ＭＨＺとすることによりＣＰＵコア電圧を２．７Ｖ
に設定し、アプリケーション使用時には、ＣＰＵ ＣＬ
Ｋ周波数をｆ／２＝１６．５ＭＨＺとすることによりＣ
ＰＵコア電圧を２．０Ｖに設定するように制御した回路
である。
【０００６】後述する電圧切替え制御回路２には、電圧
切替えのトリガとなる信号（後に説明する制御信号：Ｓ
ＵＳＰＥＮＤ信号となる）が、初期起動時及びメモリデ
ータ初期化時からアプリケーション使用画面に移行する
間に変化するようにあらかじめ図示しない外部のスイッ
チにより入力される制御信号により制御されている。す
なわち、このスイッチ制御によりアプリケーション画面
が立ち上がる直前に画面をＯＦＦした後にＯＮする（キ
ー操作で電源ＯＦＦ→ＯＮしたモードと同様）制御を行
い、このスイッチ制御に依存して機械的に電圧の切替え
制御を実現している。
切替えのトリガとなる信号（後に説明する制御信号：Ｓ
ＵＳＰＥＮＤ信号となる）が、初期起動時及びメモリデ
ータ初期化時からアプリケーション使用画面に移行する
間に変化するようにあらかじめ図示しない外部のスイッ
チにより入力される制御信号により制御されている。す
なわち、このスイッチ制御によりアプリケーション画面
が立ち上がる直前に画面をＯＦＦした後にＯＮする（キ
ー操作で電源ＯＦＦ→ＯＮしたモードと同様）制御を行
い、このスイッチ制御に依存して機械的に電圧の切替え
制御を実現している。
【０００７】以下、本発明の実施の形態について図面を
参照して説明する。図１は本発明の実施の形態を示すブ
ロック図であり、電圧回路１と電圧切替え制御回路２と
切替えスイッチ３（本実施の形態に於いてはＦＥＴ：電
界効果トランジスタ）から構成される。
参照して説明する。図１は本発明の実施の形態を示すブ
ロック図であり、電圧回路１と電圧切替え制御回路２と
切替えスイッチ３（本実施の形態に於いてはＦＥＴ：電
界効果トランジスタ）から構成される。
【０００８】電圧回路１は、図１及び図２に示すよう
に、ＤＣ／ＤＣコンバータ１−１とレギュレータ１−２
より構成される。また電圧切替え制御回路２は、図３に
示すように、ＣＰＵ２−１０１とシステムコントローラ
２−１０２からなる混成ＩＣ２−１と、ＲＳフリップフ
ロップ２−２とＯＲ回路２−３より構成される。
に、ＤＣ／ＤＣコンバータ１−１とレギュレータ１−２
より構成される。また電圧切替え制御回路２は、図３に
示すように、ＣＰＵ２−１０１とシステムコントローラ
２−１０２からなる混成ＩＣ２−１と、ＲＳフリップフ
ロップ２−２とＯＲ回路２−３より構成される。
【０００９】電圧回路１及び切替えスイッチ３の動作に
ついて図２及び図３を用いて説明する。装置が初期起動
時（ＣＰＵ ＣＬＫがｆ＝３３ＭＨＺで駆動時）には、
（Ｓｔｅｐｄｏｗｎ）ＤＣ／ＤＣコンバータ１−１（こ
こでは２．７Ｖとする）の入力に入力電圧（電池４の電
圧）が印加されると、出力信号１０７（２．７Ｖ）が出
力される。この時レギュレータ１−２は出力停止状態で
あり、切替えスイッチ３がＯＮ状態であるためＣＰＵコ
ア電圧１０８には、出力信号１０７がそのまま出力され
る。
ついて図２及び図３を用いて説明する。装置が初期起動
時（ＣＰＵ ＣＬＫがｆ＝３３ＭＨＺで駆動時）には、
（Ｓｔｅｐｄｏｗｎ）ＤＣ／ＤＣコンバータ１−１（こ
こでは２．７Ｖとする）の入力に入力電圧（電池４の電
圧）が印加されると、出力信号１０７（２．７Ｖ）が出
力される。この時レギュレータ１−２は出力停止状態で
あり、切替えスイッチ３がＯＮ状態であるためＣＰＵコ
ア電圧１０８には、出力信号１０７がそのまま出力され
る。
【００１０】次に初期起動時からアプリケーション使用
画面に移行する間には、図示しない外部のスイッチから
の制御信号により、ＳＵＳＰＥＮＤ信号（サスペンド信
号）１０２が変化し、この信号をトリガに電圧切替え制
御回路２のＲＳフリップフロップ２−２（図３）の出力
信号であるＳＥＬＥＣＴ１信号１０４及び出力信号１０
０が変化する。この時、切替えスイッチ３はＯＦＦ状態
であり、レギュレータ１−２は出力状態であるためにＣ
ＰＵコア電圧１０８は、レギュレータ１−２の出力電圧
がそのまま出力される。
画面に移行する間には、図示しない外部のスイッチから
の制御信号により、ＳＵＳＰＥＮＤ信号（サスペンド信
号）１０２が変化し、この信号をトリガに電圧切替え制
御回路２のＲＳフリップフロップ２−２（図３）の出力
信号であるＳＥＬＥＣＴ１信号１０４及び出力信号１０
０が変化する。この時、切替えスイッチ３はＯＦＦ状態
であり、レギュレータ１−２は出力状態であるためにＣ
ＰＵコア電圧１０８は、レギュレータ１−２の出力電圧
がそのまま出力される。
【００１１】電圧切替え制御回路２の動作について図３
を用いて説明する。電圧切替え制御回路２は、ＣＰＵ２
−１０１とシステムコントローラ２−１０２からなる混
成ＩＣ（ＭＣＭ：Ｐｈｏｅｎｉｘ−ＨＢ）２−１と、Ｒ
Ｓフリップフロップ（ＨＣ７４）２−２から構成され
る。ＲＳフリップフロップ２−２の入力には、ＶＰ３Ｓ
信号１０１と混成ＩＣ２−１の出力信号であるＳＵＳＰ
ＥＮＤ信号１０２とＰＨＮＸＰＷＲＧＤ１信号（リセッ
ト信号）１０３がそれぞれ入力される。
を用いて説明する。電圧切替え制御回路２は、ＣＰＵ２
−１０１とシステムコントローラ２−１０２からなる混
成ＩＣ（ＭＣＭ：Ｐｈｏｅｎｉｘ−ＨＢ）２−１と、Ｒ
Ｓフリップフロップ（ＨＣ７４）２−２から構成され
る。ＲＳフリップフロップ２−２の入力には、ＶＰ３Ｓ
信号１０１と混成ＩＣ２−１の出力信号であるＳＵＳＰ
ＥＮＤ信号１０２とＰＨＮＸＰＷＲＧＤ１信号（リセッ
ト信号）１０３がそれぞれ入力される。
【００１２】ＲＳフリップフロップ２−２は、ＳＵＳＰ
ＥＮＤ信号（サスペンド信号）１０２の立ち上がりエッ
ジにてＲＳフリップフロップ２−２の出力信号であるＳ
ＥＬＥＣＴ１信号１０４とＳＥＬＥＣＴ２信号１０５を
生成する。
ＥＮＤ信号（サスペンド信号）１０２の立ち上がりエッ
ジにてＲＳフリップフロップ２−２の出力信号であるＳ
ＥＬＥＣＴ１信号１０４とＳＥＬＥＣＴ２信号１０５を
生成する。
【００１３】実施の形態に係るＣＰＵコア電圧切替え回
路は上記の如く構成されているので、消費電力が低減で
きるという効果を奏する。
路は上記の如く構成されているので、消費電力が低減で
きるという効果を奏する。
【００１４】なお、本実施の形態においては、本発明は
それに限定されず、本発明を適用する上で好適な形態に
適用することができる。
それに限定されず、本発明を適用する上で好適な形態に
適用することができる。
【００１５】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
【００１６】なお、各図において、同一構成要素には同
一符号を付している。
一符号を付している。
【００１７】
【発明の効果】本発明は以上のように構成されているの
で、低消費電力のＣＰＵコア電圧切替え回路を提供でき
るという効果を奏する。
で、低消費電力のＣＰＵコア電圧切替え回路を提供でき
るという効果を奏する。
【図１】本発明の実施の形態を表す電気回路のブロック
図である。
図である。
【図２】図１に示した電圧回路１及び、切替えスイッチ
３を表す電気回路図である。
３を表す電気回路図である。
【図３】図１に示した電圧切替え制御回路２の内部回路
を表す電気回路図である。
を表す電気回路図である。
１ 電圧回路 １−１ ＤＣ／ＤＣコンバータ １−２ レギュレータ ２ 電圧切替え制御回路 ２−１ 混成ＩＣ ２−１０１ ＣＰＵ ２−１０２ システムコントローラ ２−２ ＲＳフリップフロップ ２−３ ＯＲ回路 ３ 切替えスイッチ ４ 電池 １００ 出力信号 １０１ ＶＰ３Ｓ信号 １０２ ＳＵＳＰＥＮＤ信号 １０３ ＰＨＮＸＰＷＲＧＤ１信号 １０４ ＳＥＬＥＣＴ１信号 １０５ ＳＥＬＥＣＴ２信号 １０６ 入力電圧 １０７ 出力信号 １０８ ＣＰＵコア電圧
Claims (13)
- 【請求項１】 携帯情報端末に備えられるＣＰＵコア電
圧切替え回路であって、 前記携帯情報端末が、アプリケーションソフトを使用す
る時には、ＣＰＵクロック周波数を、初期起動状態及び
メモリデータ初期化状態にある時の半分の周波数とする
ことを特徴とするＣＰＵコア電圧切替え回路。 - 【請求項２】 前記携帯情報端末が前記アプリケーショ
ンソフトを使用する時には、前記ＣＰＵクロック周波数
を、前記携帯情報端末が初期起動状態及びメモリデータ
初期状態にある時の半分の周波数とすることにより、前
記携帯情報端末が前記アプリケーションソフトを使用す
る時のＣＰＵコア電圧が、前記携帯情報端末が初期起動
状態及びメモリデータ初期化状態にある時のＣＰＵコア
電圧より低くなるように設定するように制御したことを
特徴とする請求項１に記載のＣＰＵコア電圧切替え回
路。 - 【請求項３】 前記携帯情報端末が初期起動状態及びメ
モリデータ初期化状態にある時には、前記ＣＰＵクロッ
ク周波数を３３ＭＨＺとし、前記アプリケーションソフ
トを使用する時には、前記ＣＰＵクロック周波数を１
６．５ＭＨＺとすることを特徴とする請求項１または２
に記載のＣＰＵコア電圧切替え回路。 - 【請求項４】 前記携帯情報端末が初期起動状態及びメ
モリデータ初期状態にある時には、前記ＣＰＵクロック
周波数を３３ＭＨＺとすることによりＣＰＵコア電圧を
２．７Ｖに設定し、前記携帯情報端末が前記アプリケー
ションソフトを使用する時には、前記ＣＰＵクロック周
波数を１６．５ＭＨＺとすることによりＣＰＵコア電圧
を２．０Ｖに設定するように制御したことを特徴とする
請求項１〜３のいずれかに記載のＣＰＵコア電圧切替え
回路。 - 【請求項５】 高電圧を表す電圧制御信号の到来に応じ
て入力電圧をＣＰＵコア電圧として出力するゲート手段
と、 低電圧を表す電圧制御信号の到来に応じて入力電圧を低
下させてＣＰＵコア電圧として出力する電圧降下手段
と、 前記携帯情報端末に外部から入力される制御信号に応じ
て、前記制御信号が前記携帯情報端末が初期起動状態及
びメモリデータ初期化状態にあることを示していれば前
記ＣＰＵクロック周波数を高くし、前記ゲート手段に前
記高電圧を表す電圧制御信号を出力し、前記制御信号が
前記アプリケーションソフトを使用している状態にある
ことを示していれば前記ＣＰＵクロック周波数を低く
し、前記電圧降下手段に前記低電圧を表す電圧制御信号
を出力する電圧切替え制御手段とを備えることを特徴と
する請求項１〜４のいずれかに記載のＣＰＵコア電圧切
替え回路。 - 【請求項６】 前記ゲート手段は、ソース端子（Ｓ）に
入力電圧を入力し、ゲート端子（Ｇ）に前記高電圧を表
す電圧制御信号を入力し、ドレイン端子（Ｄ）電圧をＣ
ＰＵコア電圧として出力する電界効果トランジスタであ
ることを特徴とする請求項５に記載のＣＰＵコア電圧切
替え回路。 - 【請求項７】 前記電圧降下手段は、入力端子に入力電
圧を入力し、制御端子に前記低電圧を表す電圧制御信号
を入力し、出力端子電圧をＣＰＵコア電圧として出力す
るレギュレータであることを特徴とする請求項５または
６に記載のＣＰＵコア電圧切替え回路。 - 【請求項８】 前記電圧切替え制御手段は、 前記制御信号が前記携帯情報端末が初期起動状態及びメ
モリデータ初期化状態にあることを示していれば前記Ｃ
ＰＵクロック周波数を高くし、前記制御信号が前記アプ
リケーションソフトを使用している状態にあることを示
していれば前記ＣＰＵクロック周波数を低く制御する混
成ＩＣと、 前記ＣＰＵクロック周波数に応じて、前記ＣＰＵクロッ
ク周波数が高ければ前記ゲート手段に高電圧を表す電圧
制御信号を出力し、前記ＣＰＵクロック周波数が低けれ
ば前記ゲート手段に低電圧を表す電圧制御信号を出力す
るＲＳフリップフロップ及びＯＲ回路とを備えることを
特徴とする請求項５〜７に記載のＣＰＵコア電圧切替え
回路。 - 【請求項９】 前記混成ＩＣは、ＣＰＵと、システムコ
ントローラとを備えることを特徴とする請求項５〜８に
記載のＣＰＵコア電圧切替え回路。 - 【請求項１０】 前記混成ＩＣは、 前記制御信号が前記携帯情報端末が初期起動状態及びメ
モリデータ初期化状態にあることを示していれば前記Ｃ
ＰＵクロック周波数を３３ＭＨＺにし、前記制御信号が
前記アプリケーションソフトを使用している状態にある
ことを示していれば前記ＣＰＵクロック周波数を１６．
５ＭＨＺに制御することを特徴とする請求項５〜９に記
載のＣＰＵコア電圧切替え回路。 - 【請求項１１】 ゲート手段は、高電圧を表す電圧制御
信号の到来に応じて入力電圧を２．７ＶのＣＰＵコア電
圧として出力することを特徴とする請求項１０に記載の
ＣＰＵコア電圧切替え回路。 - 【請求項１２】 電圧降下手段は、前記低電圧を表す電
圧制御信号の到来に応じて入力電圧を低下させて２．０
ＶのＣＰＵコア電圧として出力することを特徴とする請
求項１０または１１に記載のＣＰＵコア電圧切替え回
路。 - 【請求項１３】 請求項１〜１２に記載のＣＰＵコア電
圧切替え回路を備えた携帯情報端末。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35526499A JP2001175368A (ja) | 1999-12-15 | 1999-12-15 | Ｃｐｕコア電圧切替え回路 |
| US09/736,563 US6388432B2 (en) | 1999-12-15 | 2000-12-13 | CPU core voltage switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35526499A JP2001175368A (ja) | 1999-12-15 | 1999-12-15 | Ｃｐｕコア電圧切替え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001175368A true JP2001175368A (ja) | 2001-06-29 |
Family
ID=18442929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35526499A Pending JP2001175368A (ja) | 1999-12-15 | 1999-12-15 | Ｃｐｕコア電圧切替え回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6388432B2 (ja) |
| JP (1) | JP2001175368A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776002B1 (ko) * | 2001-07-18 | 2007-11-19 | 삼성전자주식회사 | 컴퓨터시스템 및 그 제어방법 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7100061B2 (en) * | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
| US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
| US7260731B1 (en) * | 2000-10-23 | 2007-08-21 | Transmeta Corporation | Saving power when in or transitioning to a static mode of a processor |
| JP3817446B2 (ja) * | 2001-02-15 | 2006-09-06 | 株式会社リコー | 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法 |
| JP2003284322A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 電圧監視回路を具備する半導体装置 |
| US7336090B1 (en) | 2002-04-16 | 2008-02-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
| US7941675B2 (en) * | 2002-12-31 | 2011-05-10 | Burr James B | Adaptive power control |
| US7180322B1 (en) * | 2002-04-16 | 2007-02-20 | Transmeta Corporation | Closed loop feedback control of integrated circuits |
| US7953990B2 (en) * | 2002-12-31 | 2011-05-31 | Stewart Thomas E | Adaptive power control based on post package characterization of integrated circuits |
| US7786756B1 (en) | 2002-12-31 | 2010-08-31 | Vjekoslav Svilan | Method and system for latchup suppression |
| US7205758B1 (en) * | 2004-02-02 | 2007-04-17 | Transmeta Corporation | Systems and methods for adjusting threshold voltage |
| US7642835B1 (en) * | 2003-11-12 | 2010-01-05 | Robert Fu | System for substrate potential regulation during power-up in integrated circuits |
| US7949864B1 (en) | 2002-12-31 | 2011-05-24 | Vjekoslav Svilan | Balanced adaptive body bias control |
| US7228242B2 (en) * | 2002-12-31 | 2007-06-05 | Transmeta Corporation | Adaptive power control based on pre package characterization of integrated circuits |
| US6900621B1 (en) * | 2003-07-03 | 2005-05-31 | Inovys | Digitally controlled modular power supply for automated test equipment |
| US7692477B1 (en) * | 2003-12-23 | 2010-04-06 | Tien-Min Chen | Precise control component for a substrate potential regulation circuit |
| US7129771B1 (en) | 2003-12-23 | 2006-10-31 | Transmeta Corporation | Servo loop for well bias voltage source |
| US7649402B1 (en) | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| US7012461B1 (en) | 2003-12-23 | 2006-03-14 | Transmeta Corporation | Stabilization component for a substrate potential regulation circuit |
| US7859062B1 (en) | 2004-02-02 | 2010-12-28 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
| US7816742B1 (en) | 2004-09-30 | 2010-10-19 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
| US7774625B1 (en) | 2004-06-22 | 2010-08-10 | Eric Chien-Li Sheng | Adaptive voltage control by accessing information stored within and specific to a microprocessor |
| US7562233B1 (en) * | 2004-06-22 | 2009-07-14 | Transmeta Corporation | Adaptive control of operating and body bias voltages |
| KR100736748B1 (ko) * | 2005-09-14 | 2007-07-09 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
| US8099619B2 (en) | 2006-09-28 | 2012-01-17 | Intel Corporation | Voltage regulator with drive override |
| TWM313812U (en) * | 2006-11-27 | 2007-06-11 | Micro Star Int Co Ltd | Computer device with over voltage protection |
| US9698672B2 (en) * | 2014-06-16 | 2017-07-04 | City University Of Hong Kong | Input filter for a power electronic system |
| US9893628B2 (en) * | 2015-10-30 | 2018-02-13 | Apple Inc. | AC-DC power converters with improved voltage output level transitions |
| CN106020893B (zh) * | 2016-05-26 | 2019-03-15 | 北京小米移动软件有限公司 | 应用安装的方法及装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5166466A (ja) * | 1974-12-05 | 1976-06-09 | Nippon Electronics Memory Ind | |
| JPS54148430A (en) | 1978-05-15 | 1979-11-20 | Nec Corp | Digital device |
| US4686616A (en) * | 1986-10-03 | 1987-08-11 | Intecolor Corporation | Power supply operable on varying inputs |
| JPH05108193A (ja) | 1991-10-15 | 1993-04-30 | Nec Corp | マイクロコンピユータ |
| JPH0781186A (ja) | 1993-06-30 | 1995-03-28 | Canon Inc | 情報処理システムの省電力化装置 |
| JP3385811B2 (ja) | 1994-07-20 | 2003-03-10 | セイコーエプソン株式会社 | 半導体装置、マイクロコンピュータおよび電子機器 |
| JPH11107846A (ja) * | 1997-10-07 | 1999-04-20 | Jatco Corp | 車両用制御装置 |
| US6085277A (en) * | 1997-10-15 | 2000-07-04 | International Business Machines Corporation | Interrupt and message batching apparatus and method |
-
1999
- 1999-12-15 JP JP35526499A patent/JP2001175368A/ja active Pending
-
2000
- 2000-12-13 US US09/736,563 patent/US6388432B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776002B1 (ko) * | 2001-07-18 | 2007-11-19 | 삼성전자주식회사 | 컴퓨터시스템 및 그 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6388432B2 (en) | 2002-05-14 |
| US20010004207A1 (en) | 2001-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001175368A (ja) | Ｃｐｕコア電圧切替え回路 | |
| JP4265195B2 (ja) | 半導体装置 | |
| KR100958044B1 (ko) | Ｃｐｕ 파워 다운 방법 및 그 장치 | |
| JP2002091637A (ja) | 低電力オーディオプロセッサ | |
| US20050198418A1 (en) | Multilayer system and clock control method | |
| JP2002351737A (ja) | 半導体記憶装置 | |
| SE516923C2 (sv) | En och samma skärm drivs i två moder,som inte kan användas samtidigt | |
| US9781679B2 (en) | Electronic systems and method of operating electronic systems | |
| JPH10149237A (ja) | 半導体回路 | |
| KR20050065394A (ko) | 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치 | |
| US20030231171A1 (en) | Electronic apparatus and suspend/resume method | |
| KR100661174B1 (ko) | 절전을 위한 클럭의 자동 온/오프가 가능한 모듈장치 및 그클럭 자동 온/오프방법 | |
| US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| JPH10208485A (ja) | 同期型半導体装置の内部クロック発生回路 | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| JP2002007988A (ja) | ＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）カード | |
| JP2003150283A (ja) | 電力制御装置及び電力制御方法 | |
| JP4965161B2 (ja) | メモリーカードコントローラ | |
| JP2009009386A (ja) | 情報処理装置 | |
| WO2023197216A9 (zh) | 驱动电路、电子设备及其通信方法 | |
| JP4347661B2 (ja) | スイッチングレギュレータ | |
| JPH09138720A (ja) | 表示制御装置 | |
| JP2000105639A (ja) | 省電力化回路 | |
| JP2011028178A (ja) | 電子機器 | |
| JP2002007987A (ja) | ＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）カード |