JP2003150283A - 電力制御装置及び電力制御方法 - Google Patents
電力制御装置及び電力制御方法Info
- Publication number
- JP2003150283A JP2003150283A JP2001344824A JP2001344824A JP2003150283A JP 2003150283 A JP2003150283 A JP 2003150283A JP 2001344824 A JP2001344824 A JP 2001344824A JP 2001344824 A JP2001344824 A JP 2001344824A JP 2003150283 A JP2003150283 A JP 2003150283A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- power
- control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 クロック周波数と動作電圧を動的に制御する
場合、誤動作を防止するとともに、処理性能の劣化を防
止する電力制御装置を提供する。 【解決手段】 電力制御装置は、制御装置システムの動
作周波数及び動作電圧の可変制御を実行する周波数／電
圧制御回路１と、上記周波数／電圧制御回路１を制御す
る回路制御部２−１とを備え、上記周波数／電圧制御回
路１は、動作周波数の制御を行う発信回路１−１と、動
作電圧の制御を行う電圧制御部１−２と、周波数／電圧
設定部１−３とを有し、周波数／電圧設定部１−３は、
電圧設定ビットフィールド１―３−１と周波数設定ビッ
トフィールド１−３−２と、制御有効ビット１−３−３
とから構成されるレジスタであり、上記回路制御部２−
１は、制御有効ビット１−３−３を用いて、周波数／電
圧設定部１−３にリード動作が実行されたことにより、
ＣＰＵ２の動作を停止させるように制御する。
場合、誤動作を防止するとともに、処理性能の劣化を防
止する電力制御装置を提供する。 【解決手段】 電力制御装置は、制御装置システムの動
作周波数及び動作電圧の可変制御を実行する周波数／電
圧制御回路１と、上記周波数／電圧制御回路１を制御す
る回路制御部２−１とを備え、上記周波数／電圧制御回
路１は、動作周波数の制御を行う発信回路１−１と、動
作電圧の制御を行う電圧制御部１−２と、周波数／電圧
設定部１−３とを有し、周波数／電圧設定部１−３は、
電圧設定ビットフィールド１―３−１と周波数設定ビッ
トフィールド１−３−２と、制御有効ビット１−３−３
とから構成されるレジスタであり、上記回路制御部２−
１は、制御有効ビット１−３−３を用いて、周波数／電
圧設定部１−３にリード動作が実行されたことにより、
ＣＰＵ２の動作を停止させるように制御する。
Description
【０００１】
【発明の属する技術分野】この発明は、制御装置、情報
通信機器などにおいて、機器の消費電力を極力低減する
低電力方式技術に関するものである。
通信機器などにおいて、機器の消費電力を極力低減する
低電力方式技術に関するものである。
【０００２】
【従来の技術】近年の携帯電話、モバイルコンピュータ
や電子手帳などの情報通信機器は、小型化の一途を辿っ
ている。こうした情報通信機器は、主にバッテリにて動
作するため、消費電力は最小限に抑えることが要求され
る。
や電子手帳などの情報通信機器は、小型化の一途を辿っ
ている。こうした情報通信機器は、主にバッテリにて動
作するため、消費電力は最小限に抑えることが要求され
る。
【０００３】このような低電力型の情報通信機器では、
機器が使用されていない場合に電源電圧及びクロック発
信を下げて（或いは、停止して）電力を抑える方法がと
られている。
機器が使用されていない場合に電源電圧及びクロック発
信を下げて（或いは、停止して）電力を抑える方法がと
られている。
【０００４】さらに、上記に加えて、機器の使用中にお
いても電源電圧及びクロック発信を必要最低限に抑えな
がら動作する方法が考案されている。この方法は、機器
の処理負荷に応じたクロック周波数及び動作電圧を動的
に制御する、より洗練された方式である。
いても電源電圧及びクロック発信を必要最低限に抑えな
がら動作する方法が考案されている。この方法は、機器
の処理負荷に応じたクロック周波数及び動作電圧を動的
に制御する、より洗練された方式である。
【０００５】一般に、電子デバイスの消費電力（Ｐ）と
動作周波数（ｆ）、動作電圧（Ｖ）、トランジスタのゲ
ート遅延（τ）は、以下の関係で示される。
動作周波数（ｆ）、動作電圧（Ｖ）、トランジスタのゲ
ート遅延（τ）は、以下の関係で示される。
【０００６】
【数１】
【０００７】ここで、Ｃは電子デバイスの負荷容量、Ｋ
は比例定数であり、Ｖthは閾電圧、αはＣＭＯＳトラン
ジスタ電子移動度（１〜２の値を示す）である。［１］
式より消費電力は、動作電圧の２乗に比例するため、動
作電圧を下げる事は低電力化に大きく影響する。但し、
動作電圧を下げた場合、ゲート遅延が［２］式に従って
大きくなるため、動作周波数を下げる必要が生じ、機器
の処理性能とのトレードオフとなる。
は比例定数であり、Ｖthは閾電圧、αはＣＭＯＳトラン
ジスタ電子移動度（１〜２の値を示す）である。［１］
式より消費電力は、動作電圧の２乗に比例するため、動
作電圧を下げる事は低電力化に大きく影響する。但し、
動作電圧を下げた場合、ゲート遅延が［２］式に従って
大きくなるため、動作周波数を下げる必要が生じ、機器
の処理性能とのトレードオフとなる。
【０００８】機器の動作中にクロック周波数と動作電圧
を動的に制御する方法の場合、機器の処理負荷はＯＳ
（オペレーションシステム）などのＳ／Ｗ（ソフトウェ
ア）により見積もられ、所望のクロック周波数が決定さ
れる。一方、電子デバイスの動作電圧（最低値）は、電
子デバイスの製造プロセスやトランジスタの特性、周囲
温度などに依存する。
を動的に制御する方法の場合、機器の処理負荷はＯＳ
（オペレーションシステム）などのＳ／Ｗ（ソフトウェ
ア）により見積もられ、所望のクロック周波数が決定さ
れる。一方、電子デバイスの動作電圧（最低値）は、電
子デバイスの製造プロセスやトランジスタの特性、周囲
温度などに依存する。
【０００９】
【発明が解決しようとする課題】クロック周波数と動作
電圧を動的に制御する場合、クロック周波数と動作電圧
の変動中は電子デバイスが誤動作を発生する危険がある
ため、機器の処理を一時停止する必要がある。この処理
の停止は性能劣化につながるため、最小限に抑える必要
がある。通常、装置の再起動通知は、割込みによって行
われるため、割込み処理のオーバーヘッドが処理性能を
劣化させるという課題がある。
電圧を動的に制御する場合、クロック周波数と動作電圧
の変動中は電子デバイスが誤動作を発生する危険がある
ため、機器の処理を一時停止する必要がある。この処理
の停止は性能劣化につながるため、最小限に抑える必要
がある。通常、装置の再起動通知は、割込みによって行
われるため、割込み処理のオーバーヘッドが処理性能を
劣化させるという課題がある。
【００１０】そこで、クロック周波数と動作電圧を動的
に制御する場合、処理性能の劣化を防止する電力制御装
置を提供することを目的とする。
に制御する場合、処理性能の劣化を防止する電力制御装
置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る電力制御
装置は、電力を制御する電力制御回路と、上記電力制御
回路を制御する回路制御部とを備え、上記電力制御回路
は、所定の電力の値を設定する電力設定フィールドと、
電力を制御する電力制御部と、上記電力制御部が電力の
制御を実施している状態であることを示す有効状態を設
定する制御有効フィールドとを備え、上記電力制御部
は、上記制御有効フィールドが有効状態に設定されてい
る場合に、電力の制御を実行し、上記回路制御部は、上
記電力制御回路の外部から上記電力制御回路へ所定の動
作が実施された場合に、上記制御有効フィールドを有効
状態に設定し、上記電力設定フィールドへ設定された電
力の値に電力が到達するまで、所定の動作を停止させる
ことを特徴とする。
装置は、電力を制御する電力制御回路と、上記電力制御
回路を制御する回路制御部とを備え、上記電力制御回路
は、所定の電力の値を設定する電力設定フィールドと、
電力を制御する電力制御部と、上記電力制御部が電力の
制御を実施している状態であることを示す有効状態を設
定する制御有効フィールドとを備え、上記電力制御部
は、上記制御有効フィールドが有効状態に設定されてい
る場合に、電力の制御を実行し、上記回路制御部は、上
記電力制御回路の外部から上記電力制御回路へ所定の動
作が実施された場合に、上記制御有効フィールドを有効
状態に設定し、上記電力設定フィールドへ設定された電
力の値に電力が到達するまで、所定の動作を停止させる
ことを特徴とする。
【００１２】上記電力設定フィールドは、周波数を設定
する周波数設定フィールドと、電圧を設定する電圧設定
フィールドとの少なくともいずれかを有し、上記電力制
御部は、周波数の制御を行う発信回路と、電圧の制御を
行う電圧制御部との少なくともいずれかを有し、上記制
御有効フィールドは、上記発信回路と上記電圧制御部と
の少なくともいずれか一方が有効状態であることを示す
ことを特徴とする。
する周波数設定フィールドと、電圧を設定する電圧設定
フィールドとの少なくともいずれかを有し、上記電力制
御部は、周波数の制御を行う発信回路と、電圧の制御を
行う電圧制御部との少なくともいずれかを有し、上記制
御有効フィールドは、上記発信回路と上記電圧制御部と
の少なくともいずれか一方が有効状態であることを示す
ことを特徴とする。
【００１３】上記所定の動作は、上記制御有効フィール
ドを読み込む動作であり、上記回路制御部は、上記制御
有効フィールドへ読み込み動作が開始された時に、上記
制御有効フィールドを有効状態へ設定するとともに、機
能している動作を停止して待ち状態にすることを特徴と
する。
ドを読み込む動作であり、上記回路制御部は、上記制御
有効フィールドへ読み込み動作が開始された時に、上記
制御有効フィールドを有効状態へ設定するとともに、機
能している動作を停止して待ち状態にすることを特徴と
する。
【００１４】上記電力設定フィールドは、周波数を設定
する周波数設定フィールドを有し、上記電力制御部は、
周波数の制御を行う発信回路と、電圧の制御を行う電圧
制御部とを有し、上記電力制御装置は、さらに、周波数
と上記周波数に対応する電圧との組み合わせを複数記憶
する周波数電圧記憶テーブルを有し、上記制御有効フィ
ールドは、上記発信回路と上記電圧制御部との少なくと
もいずれか一方が有効状態であることを示し、上記電圧
制御部は、上記周波数設定フィールドに設定された周波
数を取得し、上記周波数電圧記憶テーブルから、取得し
た周波数に対応する電圧を取得し、取得した電圧を用い
て電圧を制御することを特徴とする。
する周波数設定フィールドを有し、上記電力制御部は、
周波数の制御を行う発信回路と、電圧の制御を行う電圧
制御部とを有し、上記電力制御装置は、さらに、周波数
と上記周波数に対応する電圧との組み合わせを複数記憶
する周波数電圧記憶テーブルを有し、上記制御有効フィ
ールドは、上記発信回路と上記電圧制御部との少なくと
もいずれか一方が有効状態であることを示し、上記電圧
制御部は、上記周波数設定フィールドに設定された周波
数を取得し、上記周波数電圧記憶テーブルから、取得し
た周波数に対応する電圧を取得し、取得した電圧を用い
て電圧を制御することを特徴とする。
【００１５】上記電力制御装置は、複数の動作が機能す
る装置に備えられ、上記回路制御部は、上記制御有効フ
ィールドへ有効状態が設定されている期間において、機
能しているすべての動作を停止させることを特徴とす
る。
る装置に備えられ、上記回路制御部は、上記制御有効フ
ィールドへ有効状態が設定されている期間において、機
能しているすべての動作を停止させることを特徴とす
る。
【００１６】この発明に係る電力制御方法は、電力の制
御を実施している状態であることを示す有効状態を設定
する制御有効フィールドを備える電力制御回路を用いて
電力を制御する電力制御方法において、上記電力制御回
路へ読み込みの動作が実施された場合に、上記制御有効
フィールドを有効状態に設定し、所定の電力の値に電力
が到達するまで、機能している動作を停止させることを
特徴とする。
御を実施している状態であることを示す有効状態を設定
する制御有効フィールドを備える電力制御回路を用いて
電力を制御する電力制御方法において、上記電力制御回
路へ読み込みの動作が実施された場合に、上記制御有効
フィールドを有効状態に設定し、所定の電力の値に電力
が到達するまで、機能している動作を停止させることを
特徴とする。
【００１７】
【発明の実施の形態】以下に、本発明の使用実施例につ
いて記載する。
いて記載する。
【００１８】実施の形態１．図１は、本発明の実施の形
態１に係わる制御装置の構成の一例を示した図である。
制御装置は、周波数／電圧制御回路（電力制御回路）
１、ＣＰＵ（中央演算処理装置）２、Ｉ／Ｏデバイス
（３−１，３−２）、等がシステムバス４に接続されて
いる構成とする。周波数／電圧制御回路１は、システム
クロック５を出力する発信回路（ＰＬＬ）１−１、シス
テム電源６を出力する電圧制御部１−２、周波数／電圧
設定部１−３などから構成される。また、周波数／電圧
設定部１−３は、周波数設定ビットフィールド（周波数
設定フィールド）１−３−１、電圧設定ビットフィール
ド（電圧設定フィールド）１−３−２、制御有効ビット
（制御有効フィールド）１−３−３から構成されるレジ
スタとする。
態１に係わる制御装置の構成の一例を示した図である。
制御装置は、周波数／電圧制御回路（電力制御回路）
１、ＣＰＵ（中央演算処理装置）２、Ｉ／Ｏデバイス
（３−１，３−２）、等がシステムバス４に接続されて
いる構成とする。周波数／電圧制御回路１は、システム
クロック５を出力する発信回路（ＰＬＬ）１−１、シス
テム電源６を出力する電圧制御部１−２、周波数／電圧
設定部１−３などから構成される。また、周波数／電圧
設定部１−３は、周波数設定ビットフィールド（周波数
設定フィールド）１−３−１、電圧設定ビットフィール
ド（電圧設定フィールド）１−３−２、制御有効ビット
（制御有効フィールド）１−３−３から構成されるレジ
スタとする。
【００１９】この明細書では、「リードセット機能」ま
たは、「リードセット」とは、周波数設定部１−３（周
波数設定部１−３は、少なくとも１−３−３〜１−３−
３のビットフィールドを含む）に対してリードアクセス
を行うと、１−３−３ビットがＨ／Ｗ（ハードウェア）
的に１にセットされる機能をいう。また、「リードセッ
ト動作」とは、制御有効ビット１−３−３へ１を設定す
る動作である。但し、「リードセット動作」は、ＣＰＵ
２によって実行されるリード動作に起因して、周波数／
電圧制御回路１のＨ／Ｗ的な機能にて行われる。この実
施の形態では、周波数／電圧制御回路１のＨ／Ｗ的な機
能は、ＣＰＵ２に備えられる回路制御部２−１によって
実現される。「制御有効ビットを有効状態にする」と
は、上記と同様に、制御有効ビット１−３−３へ１を設
定する動作である。制御有効ビット１−３−３が１の場
合は、発信回路１−１及び電圧制御部１−２の機能が有
効状態であることを示している。制御有効ビット１−３
−３が０（零）の場合は、発信回路１−１及び電圧制御
部１−２が動作していないことを示す。なお、上記有効
状態の値が示す状態は一例であり、これに限られるわけ
ではない。
たは、「リードセット」とは、周波数設定部１−３（周
波数設定部１−３は、少なくとも１−３−３〜１−３−
３のビットフィールドを含む）に対してリードアクセス
を行うと、１−３−３ビットがＨ／Ｗ（ハードウェア）
的に１にセットされる機能をいう。また、「リードセッ
ト動作」とは、制御有効ビット１−３−３へ１を設定す
る動作である。但し、「リードセット動作」は、ＣＰＵ
２によって実行されるリード動作に起因して、周波数／
電圧制御回路１のＨ／Ｗ的な機能にて行われる。この実
施の形態では、周波数／電圧制御回路１のＨ／Ｗ的な機
能は、ＣＰＵ２に備えられる回路制御部２−１によって
実現される。「制御有効ビットを有効状態にする」と
は、上記と同様に、制御有効ビット１−３−３へ１を設
定する動作である。制御有効ビット１−３−３が１の場
合は、発信回路１−１及び電圧制御部１−２の機能が有
効状態であることを示している。制御有効ビット１−３
−３が０（零）の場合は、発信回路１−１及び電圧制御
部１−２が動作していないことを示す。なお、上記有効
状態の値が示す状態は一例であり、これに限られるわけ
ではない。
【００２０】周波数設定ビットフィールド１−３−１及
び電圧設定ビットフィールド１−３−２は、リードライ
ト可能なビットフィールドである。制御有効ビット１−
３−３は、リードセットの機能を有するビットである。
制御有効ビット１−３−３は、周波数／電圧設定部１−
３に対してリードアクセスした場合に１にセットされ
る。また、制御有効ビット１−３−３に対して１をライ
トすることによりクリアされる。制御有効ビット１−３
−３が１にセットされている場合にのみ、発信回路（Ｐ
ＬＬ）１−１及び電圧制御部１−２の機能が有効とな
る。制御有効ビット１−３−３をクリアするタイミング
は、発信回路（ＰＬＬ）１−１及び電圧制御部１−２の
機能を無効にするときであるといえる。
び電圧設定ビットフィールド１−３−２は、リードライ
ト可能なビットフィールドである。制御有効ビット１−
３−３は、リードセットの機能を有するビットである。
制御有効ビット１−３−３は、周波数／電圧設定部１−
３に対してリードアクセスした場合に１にセットされ
る。また、制御有効ビット１−３−３に対して１をライ
トすることによりクリアされる。制御有効ビット１−３
−３が１にセットされている場合にのみ、発信回路（Ｐ
ＬＬ）１−１及び電圧制御部１−２の機能が有効とな
る。制御有効ビット１−３−３をクリアするタイミング
は、発信回路（ＰＬＬ）１−１及び電圧制御部１−２の
機能を無効にするときであるといえる。
【００２１】ＣＰＵ２上で動作するＳ／Ｗは、周波数設
定ビットフィールド１−３−１及び電圧設定ビットフィ
ールド１−３−２に対して、それぞれ所望の周波数及び
電圧を設定する。その後、リードセット動作である制御
有効ビットを有効状態とするために、周波数／電圧設定
部１−３に対してリード動作を行う。
定ビットフィールド１−３−１及び電圧設定ビットフィ
ールド１−３−２に対して、それぞれ所望の周波数及び
電圧を設定する。その後、リードセット動作である制御
有効ビットを有効状態とするために、周波数／電圧設定
部１−３に対してリード動作を行う。
【００２２】図２を用いて動作の一例を説明する。周波
数／電圧制御回路１は、周波数／電圧設定部１−３に対
するリード動作が開始された時点（Ｓ１２）で、制御有
効ビット１−３−３が１にセットされる（Ｓ１３）。発
信回路１−１及び電圧制御部１−２は、設定された周波
数及び電圧を出力する（Ｓ１４）。周波数／電圧制御回
路１は、システムクロック５及びシステム電源６が設定
値に到達したか否かをチェックする（Ｓ１５）。システ
ムクロック５及びシステム電源６が設定値に到達したら
（Ｓ１５でＹｅｓ）、周波数／電圧制御回路１は、周波
数／電圧設定部１−３のリードデータをＣＰＵ２に対し
て応答する（Ｓ１６）。ＣＰＵ２は、周波数／電圧設定
部１−３のリードデータが返るまで、処理動作をウェイ
トするため、システムクロック５及びシステム電源６の
切替えによる誤動作を防止することができる。
数／電圧制御回路１は、周波数／電圧設定部１−３に対
するリード動作が開始された時点（Ｓ１２）で、制御有
効ビット１−３−３が１にセットされる（Ｓ１３）。発
信回路１−１及び電圧制御部１−２は、設定された周波
数及び電圧を出力する（Ｓ１４）。周波数／電圧制御回
路１は、システムクロック５及びシステム電源６が設定
値に到達したか否かをチェックする（Ｓ１５）。システ
ムクロック５及びシステム電源６が設定値に到達したら
（Ｓ１５でＹｅｓ）、周波数／電圧制御回路１は、周波
数／電圧設定部１−３のリードデータをＣＰＵ２に対し
て応答する（Ｓ１６）。ＣＰＵ２は、周波数／電圧設定
部１−３のリードデータが返るまで、処理動作をウェイ
トするため、システムクロック５及びシステム電源６の
切替えによる誤動作を防止することができる。
【００２３】ここで、リード動作は、ＣＰＵ２が周波数
／電圧制御回路１へリードアクセスを発行（アドレス情
報を通知）し、リードデータがＣＰＵ２へ帰るまでの一
連の処理と定義する。具体的なリード動作の一例を下記
に記す。周波数／電圧制御回路１にリードアドレスが到
達した時点で、制御有効ビット１−３−３が１にセット
される。その後（しばらくしてから）、リードデータ
（１−３−３が１にセットされた内容及び、１−３−
１，１−３−２の内容）がＣＰＵ２へ転送される。ＣＰ
Ｕ２からみると、アドレスを発行してから、データが返
ってくるまでの間、リード動作が停止状態（待ち状態）
となり、これを「ウェイト状態」とした。なお、リード
動作は中止されるわけではない。
／電圧制御回路１へリードアクセスを発行（アドレス情
報を通知）し、リードデータがＣＰＵ２へ帰るまでの一
連の処理と定義する。具体的なリード動作の一例を下記
に記す。周波数／電圧制御回路１にリードアドレスが到
達した時点で、制御有効ビット１−３−３が１にセット
される。その後（しばらくしてから）、リードデータ
（１−３−３が１にセットされた内容及び、１−３−
１，１−３−２の内容）がＣＰＵ２へ転送される。ＣＰ
Ｕ２からみると、アドレスを発行してから、データが返
ってくるまでの間、リード動作が停止状態（待ち状態）
となり、これを「ウェイト状態」とした。なお、リード
動作は中止されるわけではない。
【００２４】また、上記リードデータは、周波数／電圧
設定部１−３の全データ（１−３−１と１−３−２と１
−３−３（リードアクセスにより１にセットされてい
る））である。この実施の形態では、１−３−１〜１−
３−３を含む周波数／電圧設定部１−３は、ＣＰＵ２上
で動作するＳ／Ｗからは、１つのレジスタとして取り扱
われる例を説明した。
設定部１−３の全データ（１−３−１と１−３−２と１
−３−３（リードアクセスにより１にセットされてい
る））である。この実施の形態では、１−３−１〜１−
３−３を含む周波数／電圧設定部１−３は、ＣＰＵ２上
で動作するＳ／Ｗからは、１つのレジスタとして取り扱
われる例を説明した。
【００２５】制御有効ビット１−３−３が１にセットさ
れている状態であれば、周波数設定ビットフィールド１
−３−１及び電圧設定ビットフィールドに設定した時点
で、システムクロック及びシステム電源は、それぞれの
値に変更される。この場合は、ＣＰＵ２の処理に誤動作
を起こす危険性を防止するため、以下に示す設定フロー
を守る必要が生じる。
れている状態であれば、周波数設定ビットフィールド１
−３−１及び電圧設定ビットフィールドに設定した時点
で、システムクロック及びシステム電源は、それぞれの
値に変更される。この場合は、ＣＰＵ２の処理に誤動作
を起こす危険性を防止するため、以下に示す設定フロー
を守る必要が生じる。
【００２６】先ず、周波数を現状値より下げる場合の処
理フローは、以下の通り。 （１）ＣＰＵは、周波数設定ビットフィールド１−３−
１に所望の周波数を設定する。 （２）発信回路１−１は、システムクロックを設定され
た周波数まで下げる。 （３）ＣＰＵは、（２）の処理が完了後、電圧数設定ビ
ットフィールド１−３−２に所望の電圧を設定する。 （４）電圧制御部１−２は、システム電源を設定された
電圧値まで下げる。
理フローは、以下の通り。 （１）ＣＰＵは、周波数設定ビットフィールド１−３−
１に所望の周波数を設定する。 （２）発信回路１−１は、システムクロックを設定され
た周波数まで下げる。 （３）ＣＰＵは、（２）の処理が完了後、電圧数設定ビ
ットフィールド１−３−２に所望の電圧を設定する。 （４）電圧制御部１−２は、システム電源を設定された
電圧値まで下げる。
【００２７】次に、周波数を現状値より上げる場合の処
理フローは、以下の通り。 （１）ＣＰＵは、電圧数設定ビットフィールド１−３−
２に所望の電圧を設定する。 （２）電圧制御部１−２は、システム電源を設定された
電圧値まで上げる。 （３）ＣＰＵは、（２）の処理が完了後、周波数設定ビ
ットフィールド１−３−１に所望の周波数を設定する。 （４）発信回路１−１は、システムクロックを設定され
た周波数まで上げる。
理フローは、以下の通り。 （１）ＣＰＵは、電圧数設定ビットフィールド１−３−
２に所望の電圧を設定する。 （２）電圧制御部１−２は、システム電源を設定された
電圧値まで上げる。 （３）ＣＰＵは、（２）の処理が完了後、周波数設定ビ
ットフィールド１−３−１に所望の周波数を設定する。 （４）発信回路１−１は、システムクロックを設定され
た周波数まで上げる。
【００２８】なお、ＣＰＵ２上で動作するＳ／Ｗのう
ち、１−３−１、１−３−２へアクセスするＳ／Ｗは、
一例としては、周波数／電圧を管理する専用のＳ／Ｗ
（おそらくデバイスドライバに相当する）になると考え
られる。この専用のＳ／Ｗがどの様な形でシステムに組
みこまれるかは、そのシステムに依存し、制御装置、情
報通信機器に備えられるアプリケーションでもよいし、
又はＯＳの様な基本ソフトウェアに組み込まれる場合で
あってもかまわない。
ち、１−３−１、１−３−２へアクセスするＳ／Ｗは、
一例としては、周波数／電圧を管理する専用のＳ／Ｗ
（おそらくデバイスドライバに相当する）になると考え
られる。この専用のＳ／Ｗがどの様な形でシステムに組
みこまれるかは、そのシステムに依存し、制御装置、情
報通信機器に備えられるアプリケーションでもよいし、
又はＯＳの様な基本ソフトウェアに組み込まれる場合で
あってもかまわない。
【００２９】このように、この実施の形態の電力制御装
置及び方法によれば、周波数／電圧切替えの制御有効ビ
ットをリードセットとする。周波数及び電圧の切替え処
理が完了するまで、ＣＰＵはリードデータをウェイトす
る状態となるため、誤動作を生じることが無くなる。
置及び方法によれば、周波数／電圧切替えの制御有効ビ
ットをリードセットとする。周波数及び電圧の切替え処
理が完了するまで、ＣＰＵはリードデータをウェイトす
る状態となるため、誤動作を生じることが無くなる。
【００３０】以上のように、この実施の形態の電力制御
装置は、制御装置システムの動作周波数及び動作電圧の
可変制御を実行する周波数／電圧制御回路において、前
記周波数／電圧制御回路は、前記制御装置システムの動
作周波数の制御を行う発信回路と、前記制御装置システ
ムの動作電圧の制御を行う電圧制御部と、周波数／電圧
設定部とを備え、前記周波数／電圧設定部は、電圧設定
ビットフィールドと、周波数設定ビットフィールドと、
制御有効ビットとを備えるレジスタ構成であり、前記制
御有効ビットがリードセット機能を有することを特徴と
する。
装置は、制御装置システムの動作周波数及び動作電圧の
可変制御を実行する周波数／電圧制御回路において、前
記周波数／電圧制御回路は、前記制御装置システムの動
作周波数の制御を行う発信回路と、前記制御装置システ
ムの動作電圧の制御を行う電圧制御部と、周波数／電圧
設定部とを備え、前記周波数／電圧設定部は、電圧設定
ビットフィールドと、周波数設定ビットフィールドと、
制御有効ビットとを備えるレジスタ構成であり、前記制
御有効ビットがリードセット機能を有することを特徴と
する。
【００３１】実施の形態２．図３は、本発明の実施の形
態２に係わる制御装置の構成の一例を示した図である。
制御装置は、周波数／電圧制御回路１、ＣＰＵ２、Ｉ／
Ｏデバイス（３−１，３−２）、等がシステムバス４に
接続され、さらに、ＣＰＵ２の周波数−電圧の設定情報
が格納される、周波数−電圧記憶回路７を備える構成と
する。周波数／電圧制御回路１は、システムクロック５
を出力する発信回路（ＰＬＬ）１−１、システム電源６
を出力する電圧制御部１−２、電圧設定部１−４、周波
数設定部１−３などから構成される。
態２に係わる制御装置の構成の一例を示した図である。
制御装置は、周波数／電圧制御回路１、ＣＰＵ２、Ｉ／
Ｏデバイス（３−１，３−２）、等がシステムバス４に
接続され、さらに、ＣＰＵ２の周波数−電圧の設定情報
が格納される、周波数−電圧記憶回路７を備える構成と
する。周波数／電圧制御回路１は、システムクロック５
を出力する発信回路（ＰＬＬ）１−１、システム電源６
を出力する電圧制御部１−２、電圧設定部１−４、周波
数設定部１−３などから構成される。
【００３２】また、周波数設定部１−３は、周波数設定
ビットフィールド１−３−１及び制御有効ビット１−３
−３から構成されるレジスタとする。制御有効ビット１
−３−３の機能は、実施の形態１と同様とする。周波数
−電圧記憶回路は、例えば、システムメモリにて構成さ
れ、ＣＰＵ２が動作可能な周波数−電圧の対応テーブル
（周波数電圧記憶テーブル）が格納される。周波数−電
圧対応テーブルのデータは、電源立上げ時などに設定し
ておく。周波数−電圧対応テーブルは、周波数と上記周
波数に対応する電圧との組み合わせを複数記憶する。こ
の実施の形態では、周波数に対応する電圧の抽出は、周
波数−電圧記憶回路７によって実施される場合を説明し
ているが、これに限られるわけではない。
ビットフィールド１−３−１及び制御有効ビット１−３
−３から構成されるレジスタとする。制御有効ビット１
−３−３の機能は、実施の形態１と同様とする。周波数
−電圧記憶回路は、例えば、システムメモリにて構成さ
れ、ＣＰＵ２が動作可能な周波数−電圧の対応テーブル
（周波数電圧記憶テーブル）が格納される。周波数−電
圧対応テーブルのデータは、電源立上げ時などに設定し
ておく。周波数−電圧対応テーブルは、周波数と上記周
波数に対応する電圧との組み合わせを複数記憶する。こ
の実施の形態では、周波数に対応する電圧の抽出は、周
波数−電圧記憶回路７によって実施される場合を説明し
ているが、これに限られるわけではない。
【００３３】図４を用いて、この実施の形態の電力制御
装置の動作の一例を説明する。図４において、図２と同
じステップ番号の動作は、実施の形態１と同様である。
ＣＰＵ２上で動作するＳ／Ｗは、周波数設定ビットフィ
ールド１−３−１に対して、所望の周波数を設定する
（Ｓ２１）。その後、リードセット動作である制御有効
ビットを有効状態とするために、周波数設定部１−３に
対してリード動作を行う（Ｓ１２）。
装置の動作の一例を説明する。図４において、図２と同
じステップ番号の動作は、実施の形態１と同様である。
ＣＰＵ２上で動作するＳ／Ｗは、周波数設定ビットフィ
ールド１−３−１に対して、所望の周波数を設定する
（Ｓ２１）。その後、リードセット動作である制御有効
ビットを有効状態とするために、周波数設定部１−３に
対してリード動作を行う（Ｓ１２）。
【００３４】周波数設定部１−３に対するリード動作が
開始された時点（Ｓ１２）で、制御有効ビット１−３−
３が１にセットされる（Ｓ１３）。これにより、発信回
路１−１は、設定された周波数のシステムクロック５を
出力する（Ｓ２２）。また、同時に、電圧設定部１−４
は、周波数−電圧記憶回路７を参照して、設定周波数に
対応する電圧値を決定し（Ｓ２３）、電圧制御部１−２
に通知する。電圧制御部１−２は、所定の電圧値をシス
テム電源６として出力する（Ｓ２４）。
開始された時点（Ｓ１２）で、制御有効ビット１−３−
３が１にセットされる（Ｓ１３）。これにより、発信回
路１−１は、設定された周波数のシステムクロック５を
出力する（Ｓ２２）。また、同時に、電圧設定部１−４
は、周波数−電圧記憶回路７を参照して、設定周波数に
対応する電圧値を決定し（Ｓ２３）、電圧制御部１−２
に通知する。電圧制御部１−２は、所定の電圧値をシス
テム電源６として出力する（Ｓ２４）。
【００３５】周波数／電圧制御回路１は、システムクロ
ック５及びシステム電源６が設定値に到達したか否かを
チェックする（Ｓ１５）。システムクロック５及びシス
テム電源６が設定値に到達したら（Ｓ１５でＹｅｓ）、
周波数／電圧制御回路１は、周波数設定部１−３のリー
ドデータをＣＰＵ２に対して応答する（Ｓ１６）。ＣＰ
Ｕ２は、周波数設定部１−３のリードデータが返るま
で、処理動作をウェイト（停止）するため、システムク
ロック５及びシステム電源６の切替えによる誤動作を防
止することができる。
ック５及びシステム電源６が設定値に到達したか否かを
チェックする（Ｓ１５）。システムクロック５及びシス
テム電源６が設定値に到達したら（Ｓ１５でＹｅｓ）、
周波数／電圧制御回路１は、周波数設定部１−３のリー
ドデータをＣＰＵ２に対して応答する（Ｓ１６）。ＣＰ
Ｕ２は、周波数設定部１−３のリードデータが返るま
で、処理動作をウェイト（停止）するため、システムク
ロック５及びシステム電源６の切替えによる誤動作を防
止することができる。
【００３６】このように、この実施の形態の電力制御装
置及び方法によれば、ＯＳ等のＳ／Ｗは所望の周波数を
設定すると、周波数／電圧制御回路が自動的に所定の電
圧に切替える。周波数／電圧制御回路は、あらかじめ記
憶回路に格納された周波数−電圧テーブルの情報に基づ
いて電圧値を決定する。
置及び方法によれば、ＯＳ等のＳ／Ｗは所望の周波数を
設定すると、周波数／電圧制御回路が自動的に所定の電
圧に切替える。周波数／電圧制御回路は、あらかじめ記
憶回路に格納された周波数−電圧テーブルの情報に基づ
いて電圧値を決定する。
【００３７】以上のように、この実施の形態の電力制御
装置は、制御装置システムの動作周波数及び動作電圧の
可変制御を実行する周波数／電圧制御回路において、前
記周波数／電圧制御回路は、前記制御装置システムの動
作周波数の制御を行う発信回路と、前記制御装置システ
ムの動作電圧の制御を行う電圧制御部と、周波数設定部
と、電圧制御部とを備え、前記電圧設定部は、前記周波
数設定部に設定された周波数値を参照して電圧設定値を
決定する機能を備え、前記周波数設定部は、周波数設定
ビットフィールドと、制御有効ビットとを備えるレジス
タ構成であり、前記制御有効ビットがリードセット機能
を有することを特徴とする。
装置は、制御装置システムの動作周波数及び動作電圧の
可変制御を実行する周波数／電圧制御回路において、前
記周波数／電圧制御回路は、前記制御装置システムの動
作周波数の制御を行う発信回路と、前記制御装置システ
ムの動作電圧の制御を行う電圧制御部と、周波数設定部
と、電圧制御部とを備え、前記電圧設定部は、前記周波
数設定部に設定された周波数値を参照して電圧設定値を
決定する機能を備え、前記周波数設定部は、周波数設定
ビットフィールドと、制御有効ビットとを備えるレジス
タ構成であり、前記制御有効ビットがリードセット機能
を有することを特徴とする。
【００３８】実施の形態３．システムの構成は、実施の
形態１又は実施の形態２と同様とする。ＣＰＵ２は、周
波数／電圧制御回路１に対するアクセスとその他のデバ
イス（３−１，３−２など）に対するアクセスとを区別
する機能を備える。そして、ＣＰＵ２が周波数／電圧制
御回路１に対してリードアクセスを実行した場合に限
り、リードデータ返るまで、ＣＰＵ内部の全ての処理を
停止するようにする。これにより、通常動作におけるリ
ードアクセス時に、ＣＰＵ内部処理を停止する必要はな
くなり、処理性能の劣化を低減することが可能となる。
形態１又は実施の形態２と同様とする。ＣＰＵ２は、周
波数／電圧制御回路１に対するアクセスとその他のデバ
イス（３−１，３−２など）に対するアクセスとを区別
する機能を備える。そして、ＣＰＵ２が周波数／電圧制
御回路１に対してリードアクセスを実行した場合に限
り、リードデータ返るまで、ＣＰＵ内部の全ての処理を
停止するようにする。これにより、通常動作におけるリ
ードアクセス時に、ＣＰＵ内部処理を停止する必要はな
くなり、処理性能の劣化を低減することが可能となる。
【００３９】このように、この実施の形態の電力制御装
置及び方法によれば、ＣＰＵは、周波数／電圧制御回路
のリードアクセスの場合に限り、リードデータが返って
くるまで内部処理を完全に停止する。通常のリード動作
の場合は、内部処理が継続可能となり、処理性能の劣化
を低減できる。
置及び方法によれば、ＣＰＵは、周波数／電圧制御回路
のリードアクセスの場合に限り、リードデータが返って
くるまで内部処理を完全に停止する。通常のリード動作
の場合は、内部処理が継続可能となり、処理性能の劣化
を低減できる。
【００４０】以上のように、この実施の形態の電力制御
装置は、実施の形態１及び実施の形態２の電力制御装置
に加え、前記制御システムのＣＰＵは、前記周波数／電
圧制御回路に対してリード動作を行う場合に限り、リー
ド処理が完了するまでの間ＣＰＵ内部における全ての処
理を停止することを特徴とする。
装置は、実施の形態１及び実施の形態２の電力制御装置
に加え、前記制御システムのＣＰＵは、前記周波数／電
圧制御回路に対してリード動作を行う場合に限り、リー
ド処理が完了するまでの間ＣＰＵ内部における全ての処
理を停止することを特徴とする。
【００４１】実施の形態４．上記実施の形態では、電力
を制御する電力制御回路として、周波数と電圧を制御す
る周波数／電圧制御回路１を一例として説明した。しか
しながら、電力制御回路は、これに限られるわけではな
い。所定の電力の値を設定する電力設定フィールドと、
電力を制御する電力制御部と、上記電力制御部が電力の
制御を実施している状態であることを示す有効状態を設
定する制御有効フィールドとを有するものであれば、実
施の形態１から３において説明したリードセット機能を
実現することは可能である。
を制御する電力制御回路として、周波数と電圧を制御す
る周波数／電圧制御回路１を一例として説明した。しか
しながら、電力制御回路は、これに限られるわけではな
い。所定の電力の値を設定する電力設定フィールドと、
電力を制御する電力制御部と、上記電力制御部が電力の
制御を実施している状態であることを示す有効状態を設
定する制御有効フィールドとを有するものであれば、実
施の形態１から３において説明したリードセット機能を
実現することは可能である。
【００４２】また、上記電力制御部は、周波数の制御を
行う発信回路と、電圧の制御を行う電圧制御部との少な
くともいずれかを有しているものでもよい。上記電力設
定フィールドは、上記電力制御部に対応して、周波数を
設定する周波数設定フィールドと、電圧を設定する電圧
設定フィールドとの少なくともいずれかを有していれば
よい。この場合、上記制御有効フィールドは、上記発信
回路と上記電圧制御部との少なくともいずれか一方が有
効状態であることを示すことになる。また、電力制御回
路は、周波数と電圧に限られることなく、電力を制御す
る要素を制御する構成であれば、他のものであってもか
まわない。
行う発信回路と、電圧の制御を行う電圧制御部との少な
くともいずれかを有しているものでもよい。上記電力設
定フィールドは、上記電力制御部に対応して、周波数を
設定する周波数設定フィールドと、電圧を設定する電圧
設定フィールドとの少なくともいずれかを有していれば
よい。この場合、上記制御有効フィールドは、上記発信
回路と上記電圧制御部との少なくともいずれか一方が有
効状態であることを示すことになる。また、電力制御回
路は、周波数と電圧に限られることなく、電力を制御す
る要素を制御する構成であれば、他のものであってもか
まわない。
【００４３】実施の形態５．上記実施の形態２では、周
波数−電圧対応テーブルは、周波数を用いて電圧を決定
する構成になっていたが、この逆であってもかまわな
い。すなわち、電圧を用いて、周波数を決定する構成の
テーブルであってもよい。この場合、電圧を設定するこ
とによって、自動的に周波数が決定されることになる。
波数−電圧対応テーブルは、周波数を用いて電圧を決定
する構成になっていたが、この逆であってもかまわな
い。すなわち、電圧を用いて、周波数を決定する構成の
テーブルであってもよい。この場合、電圧を設定するこ
とによって、自動的に周波数が決定されることになる。
【００４４】
【発明の効果】この発明に係る電力制御装置及び方法
は、制御有効ビットをリードセットの動作とすることに
より、システムクロック及びシステム電圧の制御を実行
中は、ＣＰＵがウェイト動作（待ち状態）に入り、実質
的な動作を停止しているため、誤動作を起こす危険性を
防止することができる。
は、制御有効ビットをリードセットの動作とすることに
より、システムクロック及びシステム電圧の制御を実行
中は、ＣＰＵがウェイト動作（待ち状態）に入り、実質
的な動作を停止しているため、誤動作を起こす危険性を
防止することができる。
【００４５】また、ＣＰＵはリードデータをウェイトす
るだけでよく、再起動のための割込み処理などが不要で
ある。これにより、割込み処理のオーバーへッドを低減
できると共に、容易にＣＰＵの一時中断（ウェイト）を
実現することができる。
るだけでよく、再起動のための割込み処理などが不要で
ある。これにより、割込み処理のオーバーへッドを低減
できると共に、容易にＣＰＵの一時中断（ウェイト）を
実現することができる。
【００４６】また、周波数／電圧制御回路に電圧設定部
を備えることにより、ＯＳ等のＳ／Ｗは周波数を設定す
るだけで、自動的に電圧値が設定される。これにより、
処理負荷が軽減される。
を備えることにより、ＯＳ等のＳ／Ｗは周波数を設定す
るだけで、自動的に電圧値が設定される。これにより、
処理負荷が軽減される。
【００４７】さらに、ＣＰＵが周波数／電圧制御回路に
対してリードアクセスを実行した場合に限り、リードデ
ータ返るまで、ＣＰＵ内部の全ての処理を停止するよう
にする。これにより、通常動作におけるリードアクセス
時に、ＣＰＵ内部処理を停止する必要はなくなり、処理
性能の劣化を低減することが可能となる。
対してリードアクセスを実行した場合に限り、リードデ
ータ返るまで、ＣＰＵ内部の全ての処理を停止するよう
にする。これにより、通常動作におけるリードアクセス
時に、ＣＰＵ内部処理を停止する必要はなくなり、処理
性能の劣化を低減することが可能となる。
【図１】 本発明の実施の形態１に係わる制御装置の構
成の一例を示した図。
成の一例を示した図。
【図２】 実施の形態１の電力制御装置の動作の一例を
示すフローチャート図。
示すフローチャート図。
【図３】 本発明の実施の形態２に係わる制御装置の構
成の一例を示した図。
成の一例を示した図。
【図４】 実施の形態２の電力制御装置の動作の一例を
示すフローチャート図。
示すフローチャート図。
１ 周波数／電圧制御回路、１−１ 発信回路（ＰＬ
Ｌ）、１−２ 電圧制御部、１−３ 周波数設定部、１
−３−１ 周波数設定ビットフィールド、１−３−２
電圧設定ビットフィールド、１−３−３ 制御有効ビッ
ト、１−４ 電圧設定部、２ ＣＰＵ、２−１ 回路制
御部、３−１，３−２ Ｉ／Ｏデバイス、４ システム
バス、５ システムクロック、６ システム電源、７
周波数−電圧記憶回路。
Ｌ）、１−２ 電圧制御部、１−３ 周波数設定部、１
−３−１ 周波数設定ビットフィールド、１−３−２
電圧設定ビットフィールド、１−３−３ 制御有効ビッ
ト、１−４ 電圧設定部、２ ＣＰＵ、２−１ 回路制
御部、３−１，３−２ Ｉ／Ｏデバイス、４ システム
バス、５ システムクロック、６ システム電源、７
周波数−電圧記憶回路。
Claims (6)
- 【請求項１】 電力を制御する電力制御回路と、 上記電力制御回路を制御する回路制御部とを備え、 上記電力制御回路は、 所定の電力の値を設定する電力設定フィールドと、 電力を制御する電力制御部と、 上記電力制御部が電力の制御を実施している状態である
ことを示す有効状態を設定する制御有効フィールドとを
備え、 上記電力制御部は、上記制御有効フィールドが有効状態
に設定されている場合に、電力の制御を実行し、 上記回路制御部は、上記電力制御回路の外部から上記電
力制御回路へ所定の動作が実施された場合に、上記制御
有効フィールドを有効状態に設定し、上記電力設定フィ
ールドへ設定された電力の値に電力が到達するまで、所
定の動作を停止させることを特徴とする電力制御装置。 - 【請求項２】 上記電力設定フィールドは、周波数を設
定する周波数設定フィールドと、電圧を設定する電圧設
定フィールドとの少なくともいずれかを有し、 上記電力制御部は、周波数の制御を行う発信回路と、電
圧の制御を行う電圧制御部との少なくともいずれかを有
し、 上記制御有効フィールドは、上記発信回路と上記電圧制
御部との少なくともいずれか一方が有効状態であること
を示すことを特徴とする請求項１記載の電力制御装置。 - 【請求項３】 上記所定の動作は、上記制御有効フィー
ルドを読み込む動作であり、 上記回路制御部は、上記制御有効フィールドへ読み込み
動作が開始された時に、上記制御有効フィールドを有効
状態へ設定するとともに、機能している動作を停止して
待ち状態にすることを特徴とする請求項１または２記載
の電力制御装置。 - 【請求項４】 上記電力設定フィールドは、周波数を設
定する周波数設定フィールドを有し、 上記電力制御部は、周波数の制御を行う発信回路と、電
圧の制御を行う電圧制御部とを有し、 上記電力制御装置は、さらに、周波数と上記周波数に対
応する電圧との組み合わせを複数記憶する周波数電圧記
憶テーブルを有し、 上記制御有効フィールドは、上記発信回路と上記電圧制
御部との少なくともいずれか一方が有効状態であること
を示し、 上記電圧制御部は、上記周波数設定フィールドに設定さ
れた周波数を取得し、上記周波数電圧記憶テーブルか
ら、取得した周波数に対応する電圧を取得し、取得した
電圧を用いて電圧を制御することを特徴とする請求項１
記載の電力制御装置。 - 【請求項５】 上記電力制御装置は、複数の動作が機能
する装置に備えられ、 上記回路制御部は、上記制御有効フィールドへ有効状態
が設定されている期間において、機能しているすべての
動作を停止させることを特徴とする請求項１から４いず
れかに記載の電力制御装置。 - 【請求項６】 電力の制御を実施している状態であるこ
とを示す有効状態を設定する制御有効フィールドを備え
る電力制御回路を用いて電力を制御する電力制御方法に
おいて、 上記電力制御回路へ読み込みの動作が実施された場合
に、上記制御有効フィールドを有効状態に設定し、 所定の電力の値に電力が到達するまで、機能している動
作を停止させることを特徴とする電力制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001344824A JP2003150283A (ja) | 2001-11-09 | 2001-11-09 | 電力制御装置及び電力制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001344824A JP2003150283A (ja) | 2001-11-09 | 2001-11-09 | 電力制御装置及び電力制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003150283A true JP2003150283A (ja) | 2003-05-23 |
Family
ID=19158285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001344824A Pending JP2003150283A (ja) | 2001-11-09 | 2001-11-09 | 電力制御装置及び電力制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003150283A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005124480A1 (en) * | 2004-06-15 | 2005-12-29 | Koninklijke Philips Electronics N.V. | Control scheme for binary control of a performance parameter |
| JP2007102673A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 半導体集積回路装置および消費電力管理装置 |
| JP2009122922A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | データ処理装置 |
| JP2012532383A (ja) * | 2009-07-02 | 2012-12-13 | クアルコム，インコーポレイテッド | 温度補償適応型電圧スケーラ（ａｖｓ）システムおよび方法 |
| US8656197B2 (en) | 2012-03-22 | 2014-02-18 | Fujitsu Limited | Semiconductor device and control method for semiconductor device |
| JP2014139819A (ja) * | 2004-10-15 | 2014-07-31 | Intel Corp | プロセッサ動作電圧の自動動的制御 |
-
2001
- 2001-11-09 JP JP2001344824A patent/JP2003150283A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005124480A1 (en) * | 2004-06-15 | 2005-12-29 | Koninklijke Philips Electronics N.V. | Control scheme for binary control of a performance parameter |
| JP2008507117A (ja) * | 2004-06-15 | 2008-03-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 性能パラメータの２値制御のための制御方式 |
| JP2014139819A (ja) * | 2004-10-15 | 2014-07-31 | Intel Corp | プロセッサ動作電圧の自動動的制御 |
| JP2007102673A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 半導体集積回路装置および消費電力管理装置 |
| JP2009122922A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | データ処理装置 |
| JP2012532383A (ja) * | 2009-07-02 | 2012-12-13 | クアルコム，インコーポレイテッド | 温度補償適応型電圧スケーラ（ａｖｓ）システムおよび方法 |
| US8661274B2 (en) | 2009-07-02 | 2014-02-25 | Qualcomm Incorporated | Temperature compensating adaptive voltage scalers (AVSs), systems, and methods |
| US8656197B2 (en) | 2012-03-22 | 2014-02-18 | Fujitsu Limited | Semiconductor device and control method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7076672B2 (en) | Method and apparatus for performance effective power throttling | |
| US9225343B2 (en) | Electronics device capable of efficient communication between components with asyncronous clocks | |
| JP3883126B2 (ja) | 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 | |
| US7131018B2 (en) | Electronic apparatus and power supplying method | |
| EP2477090A2 (en) | Coordinating performance parameters in multiple circuits | |
| US20190004591A1 (en) | Processor, computing device including the same, and method of selecting low power mode of the same | |
| CN107924225B (zh) | 用于动态地调整存储器状态转变定时器的系统和方法 | |
| EP1670146A2 (en) | Power saving type mobile terminal for reducing power consumption | |
| EP1483650A2 (en) | Method and apparatus for enabling a low power mode for a processor | |
| CN101606135B (zh) | 时钟控制装置、时钟控制方法、时钟控制程序及集成电路 | |
| JP2005235223A (ja) | ダイナミック電圧スケーリングによる低消費電力集積回路装置 | |
| JP2001175368A (ja) | Ｃｐｕコア電圧切替え回路 | |
| KR100493725B1 (ko) | 여러 동작 모드를 갖는 집적 회로 및 그것을 위한 방법 | |
| US10936046B2 (en) | Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device | |
| US6542996B1 (en) | Method of implementing energy-saving suspend-to-RAM mode | |
| US20180239415A1 (en) | Reference Voltage Sub-System Allowing Fast Power Up From Extended Periods of Ultra-Low Power Standby Mode | |
| JP3070527B2 (ja) | 無線携帯端末 | |
| JPH05108195A (ja) | ポータブルコンピユータ | |
| JP2003150283A (ja) | 電力制御装置及び電力制御方法 | |
| US7225346B2 (en) | Information processor, program, storage medium, and control method | |
| KR20050065394A (ko) | 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치 | |
| US7013401B2 (en) | Processor capable of preventing sleep/hold state based on a difference between a processing block address and a writing block address | |
| TW202217497A (zh) | 兩階段動態的電源電壓調整 | |
| KR100934243B1 (ko) | 휴대용 전자기기에서의 씨피유 클럭 주파수 제어방법 | |
| US10497369B2 (en) | Method and system for power savings in voice control of a computing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040518 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041019 |