TW202217497A - 兩階段動態的電源電壓調整 - Google Patents
兩階段動態的電源電壓調整 Download PDFInfo
- Publication number
- TW202217497A TW202217497A TW110135078A TW110135078A TW202217497A TW 202217497 A TW202217497 A TW 202217497A TW 110135078 A TW110135078 A TW 110135078A TW 110135078 A TW110135078 A TW 110135078A TW 202217497 A TW202217497 A TW 202217497A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- logic
- supply voltage
- time interval
- request
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
Abstract
計算設備中的動態的電源電壓調整可以涉及兩個階段。在第一階段中,可以禁用用於調整電源電壓的第一方法。在第一方法保持禁用時,可以接收對於使用第二方法將電源電壓從初始值調整到目標值的請求。若自從用於調整電源電壓的先前的請求以來已經經過時間間隔,則可以回應於該請求而發起第二方法。在第二階段中,在決定電源電壓已經達到目標值時,可以啟用第一方法。
Description
本案係關於兩階段動態的電源電壓調整。
可攜式計算設備(「PCD」)正在成為人們在個人層面和專業層面上的必需品。這些設備可以包括行動電話、平板電腦、掌上電腦、可攜式數位助理(「PDA」)、可攜式遊戲主控台和其他可攜式電子設備。PCD通常包含積體電路或片上系統(「SoC」),這些積體電路或片上系統包括許多部件或子系統,其被設計為一起工作以向使用者交付功能。例如,SoC可以包含任何數量的處理引擎,諸如中央處理單元(「CPU」)、圖形處理單元(「GPU」)、數位訊號處理器(「DSP」)、神經處理單元(「NPU」)、無線收發機單元(亦稱為數據機)等。
由於PCD由電池供電,所以功率管理是重要的考慮因素。有效的PCD功率管理有助於提供長的電池時間以及其他益處。已知多種技術動態地調整電源電壓以嘗試將電池時間最大化。
動態時鐘和電壓縮放(「DCVS」)是如下的技術或方法:經由這種技術或方法,可以動態地(亦即,即時地回應於操作條件的變化)調整處理器操作的頻率和電壓,以在功耗和效能水平之間實現期望的平衡或折衷。當較低的功耗具有高於較高效能的優先順序時,功率控制器可以降低時鐘頻率和電壓,以及當較高效能具有高於較低功耗的優先順序時,功率控制器可以增加時鐘頻率和電壓。
核心功率降低或「CPR」(亦稱為自我調整電壓縮放)是另一種用於動態地調整電源電壓的技術或方法。CPR涉及利用半導體製造參數的變化,該變化可以使得特定的晶片能夠以與製造商所指定的值相比較低的電壓來正常地操作。DCVS和CPR可以彼此結合使用,以分別提供相對粗略的和相對精細的電壓調整。
電壓調節器可以對來自功率控制器的命令進行回應以經由將其輸出處的電壓改變為新值來改變電源電壓。電壓調節器的輸出耦合到為晶片的電子部件供電的電源軌。然而,供電軌電壓不會立即達到新值。確切而言,負載正在消耗的電流量導致供電軌電壓以指數形式改變為新值。一些電源電壓調整方法(包括CPR)無法提供準確的結果,除非在執行該方法時供電軌電壓是平穩的或穩定的。該潛在的問題的常見的解決方案是:功率控制器僅向電壓調節器發出調整供電電壓的命令,若自從功率控制器上次發出此類命令以來已經經過足以確保自從先前的調整以來供電軌電壓已經穩定的時間間隔的話。該時間間隔或延遲是基於最壞情況負載、製程拐點或其他條件的。使控制方法基於最壞情況估計可能是低效的或以其他方式不利的。
揭示用於計算設備中的動態的電源電壓調整的系統、方法、電腦可讀取媒體和其他實例。
一種用於計算設備中的動態的電源電壓調整的示例性方法可以包括:禁用用於調整電源電壓的第一方法;及在該第一方法被禁用時,接收對於使用第二方法將該電源電壓從初始值調整到目標值的請求。該示例性方法可以進一步包括:若自從對於使用該第二方法調整該電源電壓的先前的請求以來已經經過時間間隔,則回應於該請求來發起該第二方法。該示例性方法亦可以包括:決定該電源電壓是否已經達到該目標值;及若該電源電壓已經達到該目標值,則啟用該第一方法。
一種用於計算設備中的動態的電源電壓調整的示例性系統可以包括:核心邏輯、第一電壓調整邏輯以及第二電壓調整邏輯。該第一電壓調整邏輯可以被配置為被啟用和被禁用。該第二電壓調整邏輯可以被配置為:在該第一電壓調整邏輯被禁用時接收用於將電源電壓從初始值調整到目標值的請求。該第二電壓調整邏輯可以進一步被配置為:決定自從用於調整該電源電壓的先前的請求以來是否已經經過時間間隔,以及若已經經過該時間間隔,則向該電壓調節器系統提供該請求。該核心邏輯可以被配置為:在該第一電壓調整邏輯被禁用時,決定該電源電壓是否已經達到該目標值,以及若該電源電壓已經達到該目標值,則啟用該第一電壓調整邏輯。該核心邏輯可以進一步被配置為:在向該電壓調節器系統提供該請求之前禁用該第一電壓調整邏輯。
另一種用於計算設備中的動態的電源電壓調整的示例性系統可以包括:用於在第一電壓調整邏輯被啟用時啟動該第一電壓調整邏輯以及在該第一電壓調整邏輯被禁用時避免啟動該第一電壓調整邏輯的單元。該示例性系統可以進一步包括:用於在該第一電壓調整邏輯被禁用時接收用於將電源電壓從初始值調整到目標值的請求,決定自從用於調整該電源電壓的先前的請求以來是否已經經過時間間隔,以及若已經經過該時間間隔,則啟動第二電壓調整邏輯以向電壓調節器系統提供該請求的單元。該示例性的系統亦可以進一步包括:用於決定該電源電壓是否已經達到該目標值,以及若該電源電壓已經達到該目標值,則啟用該第一電壓調整邏輯的單元。
一種用於計算設備中的動態的電源電壓調整的示例性電腦可讀取媒體可以包括非暫時性電腦可讀取媒體,該非暫時性電腦可讀取媒體具有以電腦可執行形式儲存在其上的指令。該等指令在由該計算設備的處理系統執行時,可以將該處理系統組態為:禁用用於調整電源電壓的第一方法。該等指令可以進一步將該處理系統組態為:在該第一方法被禁用時,接收對於使用第二方法將該電源電壓從初始值調整到目標值的請求。該等指令亦可以進一步將該處理系統組態為:若自從用於調整該電源電壓的先前的請求以來已經經過時間間隔,則回應於該請求發起用於調整該電源電壓的該第二方法。該等指令亦可以進一步將該處理系統組態為:在該第一方法被禁用時,決定該電源電壓是否已經達到該目標值;及若該電源電壓已經達到該目標值,則啟用用於調整該電源電壓的該第一方法。
本文中使用「示例性」一詞來意指「用作示例、實例或說明」。本文中可以將「說明性的」一詞與「示例性的」同義地使用。本文中被描述為「示例性的」任何態樣不一定被解釋為比其他態樣優選或者有優勢。術語「耦合」在本文中可以用於意指經由零個或多個中間元件連接,與術語「直接地連接」形成對比,術語「直接地連接」在本文中可以用於意指在不經由中間元件的情況下連接。
對在處理器上執行的任務、執行緒等的引用意指由任務表示的軟體(指令、資料等)經由處理器以根據本發明所屬領域中具有通常知識者熟知的一般的計算原理的方式、從記憶體中檢索和執行該軟體的部分並且將結果儲存在記憶體中等等來執行。在本文描述的示例性實施例中的一些實施例中,出於清楚的目的,可以省略對此類記憶體的明確的描述。
如圖1所示,在說明性或示例性的實施例中,計算設備100可以包括處理器系統102和電壓調節器系統104。計算設備100可以是其中功率管理作為考慮因素的任何種類,諸如例如可攜式計算設備。處理器系統102可以包括核心邏輯106、第一電壓調整邏輯108和第二電壓調整邏輯110。電壓調節器系統104可以向設備100的一或多個部件供電(亦即,在由負載決定的電流下的電壓)。由電壓調節器系統104供電的部件可以包括核心邏輯106。儘管出於清楚的目的未圖示,但是計算設備100可以包括其他此類核心邏輯,其可以由電壓調節器系統104或不同的電壓調節器系統供電。
第一電壓調整邏輯108和第二電壓調整邏輯110各自可以包括不同類型的電壓調整邏輯,亦即,基於彼此不同的演算法或方法。第一電壓調整邏輯108可以被配置為提供第一步長大小的電壓調整,並且第二電壓調整邏輯110可以被配置為提供第二步長大小的電壓調整(亦即,不同於第一步長大小)。例如,第一電壓調整邏輯108可以被配置為提供與第二電壓調整邏輯110相比較為粗略的電壓調整,並且因此,第二電壓調整邏輯110可以被配置為提供與第一電壓調整邏輯108相比較為精細的電壓調整。如在本案內容中所使用的,術語「粗略的」和「精細的」僅是相對於彼此定義的:粗略的電壓調整包括與精細的電壓調整相比較大的步長,並且精細的電壓調整包括與粗略的電壓調整相比較小的步長。
第一電壓調整邏輯108可以被配置為由核心邏輯106啟用和禁用。當被啟用時,第一電壓調整邏輯108可以向電壓調節器系統104提供電壓調整請求。當被禁用時,第一電壓調整邏輯108可以避免(亦即,被限制)向電壓調節器系統104提供電壓調整請求。
第二電壓調整邏輯110可以被配置為在第一電壓調整邏輯108被禁用時從核心邏輯106接收用於將電源電壓從起始值或初始值調整為結束值或目標值的請求。第二電壓調整邏輯110可以進一步被配置為決定自從來自核心邏輯106的用於調整電源電壓的先前的請求以來是否已經經過時間間隔。若已經經過該時間間隔,則第二電壓調整邏輯110可以向電壓調節器系統104提供請求。僅當第二電壓調整邏輯110決定已經經過該時間間隔時,第二電壓調整邏輯110才可以向電壓調節器系統104提供請求。替代地,核心邏輯106可以基於來自另一元件(諸如第二電壓調整邏輯110或電壓調節器系統104)的指示來決定是否已經經過該時間間隔。在此類實施例中,僅當核心邏輯106接收到關於已經經過該時間間隔的指示時,核心邏輯106才可以向第二電壓調整邏輯110提供請求,而第二電壓調整邏輯110從而可以在不進一步考慮時間間隔的情況下向電壓調節器系統104提供類似的請求。
核心邏輯106可以被配置為以訊號通知或以其他方式決定在第一電壓調整邏輯保持禁用時電源電壓是否已經達到目標值。如下文所描述的,此類電源輸出電壓可能不會從初始值瞬間改變為目標值,而是可能以指數方式達到目標值。若電源電壓已經達到目標值,則核心邏輯106可以啟用第一電壓調整邏輯108。然而,在向第二電壓調整邏輯110提供以上提到的請求之前,核心邏輯106可以禁用第一電壓調整邏輯108。
如圖2所示,在另一示例性實施例中,計算設備200可以包括片上系統(「SoC」)202和功率管理積體電路(「PMIC」)204。SoC 202可以包括處理器206、功率控制邏輯208和CPR控制邏輯210。處理器206可以經由由執行中的軟體配置來提供或體現核心邏輯212。核心邏輯212、功率控制邏輯208、CPR控制邏輯210和PMIC 204可以分別是上文關於圖1所描述的核心邏輯106、第一電壓調整邏輯108、第二電壓調整邏輯110和電壓調節器系統104的實例。儘管出於清楚的目的未圖示,但是PMIC 204可以為一或多個電壓軌供電,該一或多個電壓軌為一或多個SoC子系統(諸如包括核心邏輯212的子系統)供電。此類子系統可以包括一或多個處理器或處理器核。儘管出於清楚的目的未圖示,但是處理器206或其他處理器或處理器核可以包括其他此類核心邏輯。
功率控制邏輯208可以包括DCVS邏輯214。如本發明所屬領域中具有通常知識者所理解的,核心邏輯212可以以一般的方式決定其可以操作以便實現功率與效能平衡的目標電源電壓。核心邏輯212可以向功率控制邏輯208提供用於調整其供電電壓的請求。作為回應,功率控制邏輯208可以向PMIC 204提供用於調整供電電壓的請求。在提供請求時,功率控制邏輯208不僅可以考慮從核心邏輯212接收的請求,亦可以考慮從可以由來自PMIC 204的相同的供電電壓軌供電的其他核心邏輯(未圖示)接收的類似請求。在提供請求時,功率控制邏輯208可以使用DCVS邏輯214,該DCVS邏輯214可以基於DCVS原理或演算法來操作。儘管與本案內容不直接地相關,但是根據DCVS原理,功率控制邏輯208可以結合用於調整供電電壓的請求,提供用於調整被提供給核心邏輯212的時鐘訊號的頻率的請求。由於DCVS邏輯214的此類原理、演算法和其他態樣是公知的,因此本文中不對其進行描述。
類似地,CPR控制邏輯210可以是習知的或公知的,並且可以包括例如CPR邏輯216和CPR電壓調整邏輯218。如本發明所屬領域中具有通常知識者所理解的,CPR邏輯216可以使用從分佈在SoC 202上的感測器(未圖示)接收的資訊作為閉合迴路回饋,以決定是否可以在不對SoC 202的晶片級別操作產生不利影響的情況下降低供電電壓(並且從而節省功率)。例如,感測器可以包括與周圍晶片邏輯具有相同的操作電壓的延遲鏈(未圖示)。使用閉合迴路(亦即,基於回饋的)方法,CPR邏輯216可以決定延遲鏈以期望的時鐘頻率(亦即,周圍的晶片邏輯接著操作的時鐘頻率)正常操作的最低電壓。如本發明所屬領域中具有通常知識者所理解的,在一些實例中,CPR產生精細的電壓調整,與由DCVS產生的粗略的電壓調整相反。然而,在其他實例中,CPR可以產生與CPR相比較為粗略的電壓調整。若CPR邏輯216決定可以在不對SoC 202的操作產生不利影響的情況下降低供電電壓,則CPR電壓調整邏輯218可以向PMIC 204提供用於降低供電電壓的請求。為了使CPR邏輯216產生準確的結果,亦即,為了正確地執行閉合迴路CPR演算法或方法,配備有感測器的SoC電路操作的供電電壓必須是平穩的。儘管出於清楚的目的在圖2中未單獨地示出,但是CPR控制邏輯210包括啟用和禁用CPR邏輯216的啟用和禁用電路或邏輯選通。如下所述,CPR邏輯216被禁用,直到決定供電電壓是平穩的為止。
功率控制邏輯208亦可以包括計時器220。如下文所述,當功率控制邏輯208基於由DCVS邏輯214進行的決定向PMIC 204提供用於調整電源電壓的請求時,功率控制邏輯208可以啟動計時器220。功率控制邏輯208避免發起隨後的此類DCVS電壓調整請求,直到計時器到期或者以其他方式存在關於自從先前此類DCVS電壓調整請求以來已經經過時間間隔的指示為止。儘管在圖2所示的實施例中,計時器220提供關於已經經過時間間隔的指示,但是在其他實施例中,可以以另一種方式提供關於已經經過時間間隔的指示,諸如例如,以PMIC 204提供的訊號的形式。如下文進一步詳細地描述的,可以向PMIC 204提供隨後的DCVS電壓調整請求,即使由PMIC 204供電的對應的電壓軌尚未達到由先前的請求指示的目標值(亦即,在該目標值處變得平穩)。相反,基於由CPR邏輯216進行的決定,CPR控制邏輯210避免(亦即,被禁用)向PMIC 204發出用於調整電源電壓的請求,直到電壓軌變得平穩為止並且CPR邏輯216相應地被重新啟用。如下文關於圖3所描述的,電壓軌通常不會達到平穩值,直到大體上在時間間隔之後為止。相反而言,時間間隔通常比對於電壓軌變得平穩所需要的時間要短。
在圖3中,曲線圖300示出電源(軌)電壓302回應於電壓調整304而從起始值或初始值改變或轉變為結束值或目標值。由於負載(阻抗),供電電壓302以指數方式變化。供電電壓302的轉換速率(亦即,每單位時間的電壓變化)取決於負載所消耗的電流量而變化。負載越小,轉換速率越低,並且因此直到供電電壓302達到目標值的時間量越長。儘管曲線圖300示出回應於降低電壓調節器輸出的調整304而將供電電壓302以指數方式衰減或負向轉換的實例,但是在其他實例(未圖示)中,供電電壓可以回應於增加電壓調節器輸出的調整而以遞增方向或正方向類似地轉換。實際上,在一些實例中,回應於用於增加和降低供電電壓的各種請求,供電電壓可以在一些時間間隔期間增加,而在其他時間間隔期間降低。本案內容使用遞減的供電電壓作為實例,這是因為,由於供電軌(放電路徑)的高阻抗,針對電壓降低的轉換速率通常比針對電壓增加的轉換速率低得多,並且供電電壓達到目標值的時間越長,潛在地問題就越多。
電壓調整304可以包括一系列步長或連續值,電壓調節器以這些步長或連續值設置其輸出並且因此嘗試設置供電軌。儘管在一些實施例中有可能僅經由一次電壓調節器調整(亦即,單個步長)直接到目標值,來將供電軌電壓從初始值轉換為目標值,但是在本文描述的示例性實施例中,PMIC 204(圖2)將轉變分解為多個步長,以幫助將供電軌上的振盪最小化。在圖3中可以注意到,PMIC步長或電壓調整304實際上定義了PMIC轉換速率,其在電壓降低的情況下通常比供電軌轉換速率快;在電壓增加(未圖示)的情況下,供電軌轉換速率可以與PMIC轉換速率匹配或接近匹配。注意的是,在所示的實例中,在時間306處,在最後步長或電壓調整304之後(亦即,當PMIC 204將其輸出電壓調整到目標值時),在供電軌上量測到的供電電壓302仍然沒有達到目標值。確切而言,在所示的實例中,供電電壓302不會達到目標值,直到時間308為止。PMIC 204監測電壓軌,並且可以發出諸如中斷之類的訊號,以指示其已經決定供電電壓302不再改變,即已經穩定。供電電壓302可以在時間308之後保持在目標值處,直到其可以再次以上文描述的方式進行調整為止。
習知的方法可以避免發起任何電壓調整直到供電電壓已經穩定為止。在此類習知的方法中,可以基於最壞情況負載來估計供電電壓已經穩定的時間。這種方法可能是有問題的,因為若CPR本來可以更快地開始,則高估時間可能浪費功率,並且低估時間可能導致CPR不準確(例如,將電壓調整得過低,這可能導致功能故障)。
在示例性的實施例(圖2)中,功率控制邏輯208可以避免向PMIC 204發出DCVS電壓調整請求,直到自從其先前發出此類電壓調整請求以來已經經過一時間間隔之後為止。(若自從SoC 206復位(亦即,當發生系統重置、引導等時)以來,功率控制邏輯208先前未發出任何電壓調整請求,則可以認為經過了該時間間隔。)當功率控制邏輯208向PMIC 204發出DCVS電壓調整請求時,時間間隔可以開始計時。例如,功率控制邏輯208可以與發出DCVS電壓調整請求同時重置上述計時器220,並且計時器220可以在已經經過該時間間隔時發訊號。例如,計時器220可以連續地執行,可由功率控制邏輯208或系統重置而重置,並且在被重置之後繼續計數。時間間隔可以是基於PMIC 204可以將其輸出從初始值逐步調整到目標值所花費的時間的。(PMIC轉換速率(亦即,每單位時間的電壓步長)可以是固定的或預先決定的。)替代地,當PMIC已經將其輸出步進到目標值時,PMIC 204可以提供關於已經經過該時間間隔的指示,而不是使用計時器220。再次參考圖3,注意的是,該時間間隔(其亦可以稱為「步進時間」)可以比供電電壓302變得在時間308處平穩或穩定在目標值處所花費的時間量小得多。在其處供電電壓302已經穩定的時間308與在其處已經經過該時間間隔的時間306之間的差可以稱為「最終穩定時間」
儘管在曲線圖300中未圖示,但是在其他實例中,功率控制邏輯208可以在已經經過時間間隔(步進器時間)之後的任何時間處(諸如在時間306之後),向PMIC 204發出隨後的DCVS電壓調整請求。相反,CPR控制邏輯210可以保持禁用(並且CPR邏輯216不活動),直到在供電電壓302已經穩定的時間308之後為止。因此,CPR控制邏輯210可以避免向PMIC 204提供CPR電壓調整請求,直到供電電壓302已經穩定的時間308之後為止。
在圖4中,序列圖或行為圖400示出可以發生在上文關於圖2描述的元件之間的通訊或指示的示例性序列。儘管出於清楚的目的未在圖2中示出,但是可以經由使用匯流排或其他互連來傳送此類通訊或指示,可以經由匯流排或其他互連在核心邏輯212、功率控制邏輯208、CPR控制邏輯210和PMIC 204之間傳送訊息或其他訊號。PMIC仲裁器402(圖4)可以仲裁PMIC 204與各種其他元件之間的訊息。
核心邏輯212可以向CPR控制邏輯210提供CPR禁用指示404,其指示CPR控制邏輯210將禁用其CPR邏輯216(圖2)。回應於指示404,CPR邏輯216避免(亦即,被限制)活動或處於其正在執行上述閉合迴路CPR電壓降低方法的狀態。當CPR邏輯216被啟用時,其可以變得活動或進入其執行CPR電壓降低方法的狀態。除了被啟用之外,CPR邏輯216亦可以回應於一或多個條件而被啟動(例如,其可以在某些時間處執行CPR),或者替代地,可以回應於被啟用而被啟動,而不考慮任何其他條件。
在向CPR控制邏輯210提供禁用指示404之後,核心邏輯212可以向功率控制邏輯208提供電壓改變請求指示406。電壓改變請求指示406包括對目標(電壓)值的指示。出於清楚地描述示例性序列的目的,該電壓改變請求指示406可以稱為「第一」電壓改變請求指示,並且該目標電壓可以稱為「第一」目標值。作為回應,功率控制邏輯208可以(經由PMIC仲裁器402)向PMIC 204提供類似的電壓改變請求指示408。回應於電壓改變請求指示408,PMIC 204可以使其輸出電壓朝著第一目標值步進。如上文關於圖3所描述的,回應於PMIC輸出,電源軌可以開始朝著第一目標值轉換。
與向PMIC 204提供電壓改變請求指示408同時地,功率控制邏輯208可以啟動上述計時器220(圖2)。當已經經過上述時間間隔或步進器時間時,計時器220可以輸出指示410。回應於指示410,功率控制邏輯208可以向核心邏輯212提供指示412,其指示已經經過時間間隔。如上文所描述的,時間間隔是PMIC 204將其輸出步進到目標值所花費的時間量。
在提供電壓改變請求指示406與接收到關於已經經過時間間隔的指示412之間,核心邏輯212避免向功率控制邏輯208提供隨後的(例如,「第二」)電壓改變請求指示。然而,在接收到指示412之後的任何時間處,核心邏輯212可以向功率控制邏輯208提供隨後的或第二電壓改變請求指示414。此類第二電壓改變請求指示414可以包括對新的或第二目標值的指示。作為回應,功率控制邏輯208可以(經由PMIC仲裁器402)向PMIC 204提供類似的電壓改變請求指示416。回應於電壓改變請求指示416,PMIC 204可以將其輸出電壓朝著新的或第二目標值步進。如上文關於圖3所描述的,回應於PMIC輸出,電源軌可以開始朝著新的或第二目標值轉換。注意的是,在該第二電壓改變請求指示416的時間處,電源軌電壓可能尚未達到先前請求的或第一目標值。
在向PMIC 204提供第二電壓改變請求指示416之後,功率控制邏輯208可以再次啟動上述計時器220(圖2)。當已經經過上述時間間隔或步進器時間時,計時器220可以再次輸出指示418。回應於指示418,功率控制邏輯208可以向核心邏輯212提供指示420,其指示已經經過時間間隔。
在提供第二電壓改變請求指示414與接收到關於已經經過時間間隔的指示420之間,核心邏輯212避免向功率控制邏輯208提供隨後的(例如,「第三」)電壓改變請求指示。儘管核心邏輯212可以在接收到指示420之後提供此類第三電壓改變請求,但是在圖4所示的實例中不會發生這種情況。確切而言,在任何此類隨後的電壓改變請求之前,PMIC 204提供關於供電電壓已經穩定(即已經變得穩定在目標值處)的指示422。在將其輸出步進到目標值之後,PMIC 204可以經由繼續量測供電軌電壓來監測供電軌。當PMIC 204決定供電軌電壓已經達到目標值時,PMIC 204可以發出指示422,其可以是例如中斷的形式。中斷可以從PMIC 204傳送到SoC 406上的PMIC仲裁器402(圖2)。PMIC仲裁器402可以向功率控制邏輯208提供關於供電電壓已經穩定在目標值處的類似的指示424。回應於指示424,功率控制邏輯208可以從而向核心邏輯212提供關於供電電壓已經穩定在目標值處的類似的指示426。
儘管在圖4所示的實例中,在核心邏輯212接收到關於供電電壓已經穩定的指示424之前核心邏輯212提供第二電壓改變請求指示414,但是在其他示例性的序列(未圖示)中,核心邏輯212可以在提供第二電壓改變請求指示之前接收關於供電電壓已經穩定的此類指示。只要在先前的電壓改變請求與隨後的(下一個)電壓改變請求之間已經經過了大於或等於時間間隔的時間量,核心邏輯212就可以提供任何數量的連續的電壓改變請求。
回應於關於供電電壓已經穩定在目標值處的指示426,核心邏輯212可以向CPR控制邏輯210提供CPR啟用指示418,其指示CPR控制邏輯210將啟用其CPR邏輯216(圖2)。指示404使得CPR邏輯216能夠變得活動或者處於其正在執行上述閉合迴路CPR電壓降低方法的狀態。作為執行CPR方法的結果,CPR控制邏輯210可以(經由PMIC仲裁器402)向PMIC 204提供電壓改變請求指示430。
儘管在本文描述的示例性實施例中,兩種電壓調整方法是DCVS和CPR,但是在其他實施例中,電壓調整方法可以是任何其他類型。在一些實施例中,例如,第一電壓調整方法可以提供粗略的電壓調整,而第二電壓調整方法可以提供精細的電壓調整。
如圖5所示,用於計算設備中的動態的電源電壓調整的方法500可以包括以下內容。應當理解的是,方法500表示實例或實施例,並且在其他實施例中,以下描述的步驟或動作中的一些步驟或動作或類似的步驟或動作可以按照與示例性方法500中不同的次序發生,或者可以省略。出於實例的目的,可以關於計算設備100(圖1)或200(圖2)中的一者或兩者來描述方法500。然而,方法500或相關的方法可以應用於其他計算設備、系統等。
如經由方塊502所指示的,可以禁用用於調整電源電壓的第一方法。第一方法可以是例如CPR。如經由方塊504所指示的,可以接收對於使用第二方法將電源電壓從初始值調整為目標值的請求。第二方法可以是例如DCVS。如經由方塊506所指示的,若自從對於使用第二方法調整電源電壓的先前的請求以來已經經過預先決定的時間間隔,則可以回應於該請求來發起第二方法。如經由方塊508所指示的,可以決定電源電壓是否已經達到目標值。如經由方塊510所指示的,若決定電源電壓已經達到目標值,則可以接著啟用第一方法。如經由方塊512所指示的,一旦啟用,可以發起第一方法(例如,體現第一方法的邏輯可以被啟動以便執行第一方法)。
如圖6所示,可以在可攜式計算設備(「PCD」)600中提供用於計算設備中的動態的電源電壓調整的系統和方法的示例性實施例。PCD 600可以是計算設備100(圖1)或200(圖2)的實例。
PCD 600可以包括SoC 602,其可以是上述SoC 202(圖2)的實例。SoC 602可以包括CPU 604、GPU 606、DSP 607、類比訊號處理器608或其他處理器。CPU 604可以包括多個核心,諸如第一核心604A、第二核心604B等、到第N核心604N。在SoC 602的一些實例中,CPU 604可以稱為應用處理器。CPU 604、GPU 606、DSP 607或其他處理器可以是上述處理器206(圖2)的實例,並且除此之外,可以控制上文關於圖4-5描述的方法的各個態樣。例如,上述核心邏輯106(圖1)或212(圖2)可以包括在CPU 604上執行的程序或執行緒。此外,例如,DCVS方法可以體現在CPU 604上執行的作業系統核心的一部分中。
顯示控制器610和觸控式螢幕控制器612可以耦合到CPU 604。在SoC 602外部的觸控式螢幕顯示器614可以耦合到顯示控制器610和觸控式螢幕控制器612。PCD 600可以進一步包括耦合到CPU 604的視訊解碼器616。視訊放大器618可以耦合到視訊解碼器616和觸控式螢幕顯示器614。視訊連接埠620可以耦合到視訊放大器618。通用序列匯流排(「USB」)控制器622亦可以耦合到CPU 604,並且USB埠624可以耦合到USB控制器622。用戶身份模組(「SIM」)卡626亦可以耦合到CPU 604。
一或多個記憶體可以耦合到CPU 604。一或多個記憶體可以包括揮發性記憶體和非揮發性記憶體兩者。揮發性記憶體的實例包括靜態隨機存取記憶體(「SRAM」)628和動態RAM(「DRAM」)630和631。此類記憶體可以在SoC 602外部(諸如DRAM 630)、或者在SoC 602內部(諸如DRAM 631)。耦合到CPU 604的DRAM控制器632可以控制向DRAM 630和631寫入資料以及從DRAM 630和631讀取資料。在其他實施例中,此類DRAM控制器可以被包括在諸如CPU 604之類的處理器內。
身歷聲音訊轉碼器634可以耦合到類比訊號處理器608。進一步地,音訊放大器636可以耦合到身歷聲音訊轉碼器634。第一身歷聲揚聲器638和第二身歷聲揚聲器640可以分別耦合到音訊放大器636。另外,麥克風放大器642可以耦合到身歷聲音訊轉碼器634,並且麥克風644可以耦合到麥克風放大器642。調頻(「FM」)無線電調諧器646可以耦合到身歷聲音訊轉碼器634。FM天線648可以耦合到FM無線電調諧器646。進一步地,身歷聲耳機650可以耦合到身歷聲音訊轉碼器634。可以耦合到CPU 604的其他設備包括一或多個數位(例如,CCD或CMOS)照相機652。另外,小鍵盤660、具有麥克風的單聲道耳機662以及振動器設備664可以耦合到類比訊號處理器608。
射頻(RF)收發機或數據機654可以耦合到類比訊號處理器608和CPU 604。RF開關656可以耦合到數據機654和RF天線658。
SoC 602可以具有一或多個內部或片上熱感測器670A,並且可以耦合到一或多個外部或片外熱感測器670B。類比數位轉換器(「ADC」)控制器672可以將由熱感測器670A和670B產生的電壓降轉換為數位訊號。
電源674和電源管理積體電路(「PMIC」)676可以經由一或多個電壓軌(未圖示)向SoC 602供電。PMIC 676可以是上述PMIC 204(圖2)的實例。SoC 602可以包括CPR控制邏輯678,其可以是上述CPR控制邏輯210(圖2)的實例。
韌體或軟體可以被儲存在上述記憶體中的任何記憶體(諸如DRAM 630或631、SRAM 628等)中,或者可以被儲存在可由軟體或韌體在其上執行的處理器硬體直接存取的本機存放區器中。對此類韌體或軟體的執行可以控制上文關於圖4-5描述的方法中的任何方法的各態樣或配置上文關於圖1-2描述的系統中的任何系統的各態樣。具有以電腦可讀形式儲存在其中以用於由處理器硬體執行的韌體或軟體的任何此類記憶體或其他非暫時性儲存媒體可以是「電腦可讀取媒體」的實例,如該術語在專利詞典中被理解的。
對於本發明所屬領域具有通常知識者來說,替代的實施例將變得顯而易見。因此,儘管已經詳細示出和描述了所選擇的態樣,但是將理解的是,其中可以進行各種替換和改變。
100:計算設備
102:處理器系統
104:電壓調節器系統
106:核心邏輯
108:第一電壓調整邏輯
110:第二電壓調整邏輯
200:計算設備
202:片上系統(「SoC」)
204:功率管理積體電路(「PMIC」)
206:處理器
208:功率控制邏輯
210:CPR控制邏輯
212:核心邏輯
214:DCVS邏輯
216:CPR邏輯
218:CPR電壓調整邏輯
220:計時器
300:曲線圖
302:供電電壓
304:調整
306:時間
308:時間
400:圖
402:PMIC仲裁器
404:指示
406:電壓改變請求指示
408:電壓改變請求指示
410:指示
412:指示
414:指示
416:指示
418:指示
420:指示
422:指示
424:指示
426:指示
428:指示
430:指示
500:方法
502:方塊
504:方塊
506:方塊
508:方塊
510:方塊
512:方塊
600:PCD
602:SoC
604:CPU
604A:第一核心
604B:第二核心
604N:第N核心
606:GPU
607:DSP
608:類比訊號處理器
610:控制器
612:觸控式螢幕控制器
614:觸控式螢幕顯示器
616:視訊解碼器
618:視訊放大器
620:視訊連接埠
622:USB控制器
624:USB埠
626:用戶身份模組(「SIM」)卡
628:靜態隨機存取記憶體(「SRAM」)
630:動態RAM(「DRAM」)
631:動態RAM(「DRAM」)
632:DRAM控制器
634:身歷聲音訊轉碼器
636:音訊放大器
638:第一身歷聲揚聲器
640:第二身歷聲揚聲器
642:麥克風放大器
644:麥克風
646:FM無線電調諧器
648:FM天線
650:身歷聲耳機
652:數位照相機
654:射頻(RF)收發機或數據機
656:RF開關
658:RF天線
660:小鍵盤
662:單聲道耳機
664:振動器設備
670A:熱感測器
670B:熱感測器
672:類比數位轉換器(「ADC」)控制器
674:電源
676:電源管理積體電路(「PMIC」)
在附圖中,除非另外地指示,否則遍及各個視圖,相似的元件符號代表相似的部分。對於具有諸如「102A」或「102B」的字母字元命名的元件符號,字母字元命名可以區分出現在同一附圖中的兩個相似的部分或元素。當意欲使元件符號涵蓋在所有附圖中具有相同的元件符號的所有部分時,可以省略元件符號的字母字元命名。
圖1是示出根據示例性實施例的計算設備中的動態的電源電壓調整系統的方塊圖。
圖2是示出根據示例性實施例的計算設備中的另一動態的電源電壓調整系統的方塊圖。
圖3是示出根據示例性實施例的電源電壓從起始值或初始值以指數形式降低到結束值或目標值的示例的曲線圖。
圖4是示出根據示例性實施例的用於計算設備中的動態的電源電壓調整的方法的行為圖。
圖5是示出根據示例性實施例的用於計算設備中的動態的電源電壓調整的方法的流程圖。
圖6是示出根據示例性實施例的計算設備的方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:計算設備
102:處理器系統
104:電壓調節器系統
106:核心邏輯
108:第一電壓調整邏輯
110:第二電壓調整邏輯
Claims (30)
- 一種用於一計算設備中的動態的電源電壓調整的方法,包括以下步驟: 禁用用於調整一電源電壓的一第一方法; 在該第一方法被禁用時,接收對於使用一第二方法將該電源電壓從一初始值調整到一目標值的一請求; 在該第一方法被禁用時,回應於該請求以及關於自從用於調整該電源電壓的一先前的請求以來已經經過一時間間隔的一指示,發起該第二方法; 在該第一方法被禁用時,決定該電源電壓是否已經達到該目標值;及 回應於決定該電源電壓已經達到該目標值,啟用該第一方法。
- 根據請求項1之方法,亦包括以下步驟:與發起該第二方法同時地啟動一計時器,其中關於已經經過該時間間隔的該指示包括該計時器的一輸出。
- 根據請求項1之方法,亦包括以下步驟:從一電壓調節器系統接收關於已經經過該時間間隔的該指示。
- 根據請求項1之方法,其中該第二方法包括:一電壓調節器在該時間間隔期間經由複數個中間電壓位準將該電源電壓步進。
- 根據請求項1之方法,亦包括以下步驟:在啟用該第一方法之後發起該第一方法。
- 根據請求項1之方法,其中該第一方法包括精細的電壓調整方法,並且該第二方法包括一粗略的電壓調整方法。
- 根據請求項1之方法,其中該第一方法包括核心功率降低(CPR),並且該第二方法包括動態的時鐘和電壓縮放(DCVS)。
- 根據請求項1之方法,其中發起該第二方法包括一片上系統(SoC)向一功率管理積體電路(PMIC)發訊號。
- 根據請求項8之方法,其中決定該電源電壓是否已經達到該目標值包括:決定該PMIC是否向該SoC提供指示該電源電壓已經達到該目標值的一訊號。
- 一種用於一計算設備中的動態的電源電壓調整的系統,包括: 第一電壓調整邏輯,其被配置為:被啟用以向一電壓調節器系統提供電壓調整請求,以及被禁用向該電壓調節器系統提供電壓調整請求; 第二電壓調整邏輯,其被配置為:在該第一電壓調整邏輯被禁用時接收用於將一電源電壓從一初始值調整到一目標值的一請求,該第二電壓調整邏輯亦被配置為:決定自從用於調整該電源電壓的一先前的請求以來是否已經經過一時間間隔,以及若已經經過該時間間隔,則向該電壓調節器系統提供該請求;及 核心邏輯,其被配置為:在該第一電壓調整邏輯被禁用時,決定該電源電壓是否已經達到該目標值,以及若該電源電壓已經達到該目標值,則啟用該第一電壓調整邏輯,該核心邏輯亦被配置為:在向該第二電壓調整邏輯提供該請求之前禁用該第一電壓調整邏輯。
- 根據請求項10之系統,亦包括:一計時器,其被配置為對該時間間隔進行定時,該時間間隔與向該電壓調節器系統的該請求同時開始。
- 根據請求項10之系統,其中該第二電壓調節系統被配置為:基於來自該電壓調節器系統的一訊號來決定是否已經經過該時間間隔。
- 根據請求項10之系統,其中該請求包括關於該電壓調節器系統在該時間間隔期間經由複數個中間電壓位準將該電源電壓步進的一指示。
- 根據請求項10之系統,其中該第一電壓調整邏輯亦被配置為:在該第一電壓調整邏輯被啟用時向該電壓調節器系統提供一電壓調整請求。
- 根據請求項10之系統,其中該第一電壓調整邏輯被配置為發起精細的電壓調整,並且該第二電壓調整邏輯被配置為發起粗略的電壓調整。
- 根據請求項10之系統,其中該第一電壓調整邏輯包括核心功率降低(CPR)邏輯,並且該第二電壓調整邏輯包括動態的時鐘和電壓縮放(DCVS)邏輯。
- 根據請求項10之系統,其中該核心邏輯、該第一電壓調整邏輯和該第二電壓調整邏輯被包括在一片上系統(SoC)中,並且該電壓調節器系統被包括在一功率管理積體電路(PMIC)中。
- 根據請求項17之系統,其中該核心邏輯被配置為:回應於由該PMIC提供的一訊號,決定該電源電壓是否已經達到該目標值。
- 一種用於一計算設備中的動態的電源電壓調整的系統,包括: 用於在第一電壓調整邏輯被啟用時啟動該第一電壓調整邏輯以及用於在該第一電壓調整邏輯被禁用時避免啟動該第一電壓調整邏輯的單元; 用於在該第一電壓調整邏輯被禁用時接收用於將一電源電壓從一初始值調整到一目標值的一請求、用於決定自從用於調整該電源電壓的一先前的請求以來是否已經經過一時間間隔、以及若已經經過該時間間隔,則用於啟動第二電壓調整邏輯以向一電壓調節器系統提供該請求的單元;及 用於決定該電源電壓是否已經達到該目標值,以及若該電源電壓已經達到該目標值,則用於啟用該第一電壓調整邏輯的單元。
- 根據請求項19之系統,亦包括:用於與啟動該第二電壓調整邏輯同時地開始對該時間間隔進行計時的單元。
- 根據請求項19之系統,其中該用於接收該請求和決定是否已經經過該時間間隔的單元包括:用於從該電壓調節器系統接收回應於該先前的請求的一訊號的單元。
- 根據請求項19之系統,其中啟動該第二電壓調整邏輯包括:向一電壓調節器提供用於在該時間間隔期間經由複數個中間電壓位準將該電源電壓步進的一指示。
- 根據請求項19之系統,該用於決定和啟用的單元亦用於在啟用該第一電壓調整邏輯之後啟動該第一電壓調整邏輯。
- 根據請求項19之系統,其中該第一電壓調整邏輯包括核心功率降低(CPR)邏輯,並且該第二電壓調整邏輯包括動態的時鐘和電壓縮放(DCVS)邏輯。
- 一種用於一計算設備中的動態的電源電壓調整的電腦可讀取媒體,該電腦可讀取媒體包括一非暫時性電腦可讀取媒體,該非暫時性電腦可讀取媒體具有以電腦可執行形式儲存在其上的指令,該等指令在由該計算設備的一處理系統執行時,將該處理系統組態為進行以下操作: 禁用用於調整一電源電壓的一第一方法; 在該第一方法被禁用時,接收對於使用一第二方法將該電源電壓從一初始值調整到一目標值的一請求; 在該第一方法被禁用時,回應於該請求以及關於自從用於調整該電源電壓的一先前的請求以來已經經過一時間間隔的一指示,發起該第二方法; 在該第一方法被禁用時,決定該電源電壓是否已經達到該目標值;及 回應於決定該電源電壓已經達到該目標值,啟用該第一方法。
- 根據請求項25之電腦可讀取媒體,亦包括:用於與發起該第二方法同時地啟動一計時器的指令,其中關於已經經過該時間間隔的該指示包括該計時器的一輸出。
- 根據請求項25之電腦可讀取媒體,亦包括:用於從一電壓調節器系統接收關於已經經過該時間間隔的該指示的指令。
- 根據請求項25之電腦可讀取媒體,其中該第二方法包括:一電壓調節器在該時間間隔期間經由複數個中間電壓位準將該電源電壓步進。
- 根據請求項25之電腦可讀取媒體,亦包括:用於在啟用該第一方法之後發起該第一方法的指令。
- 根據請求項25之電腦可讀取媒體,其中該第一方法包括核心功率降低(CPR),並且該第二方法包括動態的時鐘和電壓縮放(DCVS)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/085,505 US11493970B2 (en) | 2020-10-30 | 2020-10-30 | Two-stage dynamic power supply voltage adjustment |
US17/085,505 | 2020-10-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202217497A true TW202217497A (zh) | 2022-05-01 |
Family
ID=78135141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110135078A TW202217497A (zh) | 2020-10-30 | 2021-09-22 | 兩階段動態的電源電壓調整 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11493970B2 (zh) |
EP (1) | EP4237930A1 (zh) |
KR (1) | KR20230097002A (zh) |
CN (1) | CN116348835A (zh) |
TW (1) | TW202217497A (zh) |
WO (1) | WO2022093416A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116540820B (zh) * | 2023-07-04 | 2023-08-29 | 摩尔线程智能科技(北京)有限责任公司 | 电压及频率控制系统、方法、存储介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5534766A (en) * | 1994-04-01 | 1996-07-09 | General Electric Company | Fuzzy logic power supply controller |
US7788508B1 (en) * | 2005-05-26 | 2010-08-31 | National Semiconductor Corporation | System and method for rapidly increasing a rising slew rate of an adjustable supply voltage in adaptive voltage scaling |
US7992015B2 (en) * | 2008-02-05 | 2011-08-02 | Dell Products L.P. | Processor performance state optimization |
US8615687B2 (en) | 2010-07-23 | 2013-12-24 | Arm Limited | Data processing system and method for regulating a voltage supply to functional circuitry of the data processing system |
TW201435561A (zh) * | 2013-03-12 | 2014-09-16 | Hon Hai Prec Ind Co Ltd | 電子裝置 |
US9400308B2 (en) * | 2014-07-03 | 2016-07-26 | Qualcomm Incorporated | Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction |
EP3196732B1 (en) | 2014-12-12 | 2021-03-24 | VIA Alliance Semiconductor Co., Ltd. | System and method for dynamically adjusting voltage frequency |
US9690361B2 (en) * | 2014-12-24 | 2017-06-27 | Intel Corporation | Low-power context-aware control for analog frontend |
US10126766B2 (en) * | 2016-01-26 | 2018-11-13 | Samsung Electronics Co., Ltd. | Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same |
US10078358B2 (en) * | 2016-06-02 | 2018-09-18 | Qualcomm Incorporated | System and method for reducing power delivery network complexity through local power multiplexers |
WO2019000218A1 (en) | 2017-06-27 | 2019-01-03 | Intel Corporation | NOTICE OF ADAPTIVE STABILIZATION TIME IN A VOLTAGE REGULATOR |
US10416692B2 (en) * | 2017-09-19 | 2019-09-17 | Apple Inc. | Method and apparatus for reducing capacitor-induced noise |
US10739846B2 (en) | 2018-12-11 | 2020-08-11 | Nxp B.V. | Closed-loop adaptive voltage, body-biasing and frequency scaling |
-
2020
- 2020-10-30 US US17/085,505 patent/US11493970B2/en active Active
-
2021
- 2021-09-15 KR KR1020237013529A patent/KR20230097002A/ko unknown
- 2021-09-15 WO PCT/US2021/050489 patent/WO2022093416A1/en unknown
- 2021-09-15 EP EP21791120.5A patent/EP4237930A1/en active Pending
- 2021-09-15 CN CN202180071665.XA patent/CN116348835A/zh active Pending
- 2021-09-22 TW TW110135078A patent/TW202217497A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
EP4237930A1 (en) | 2023-09-06 |
CN116348835A (zh) | 2023-06-27 |
WO2022093416A1 (en) | 2022-05-05 |
KR20230097002A (ko) | 2023-06-30 |
US11493970B2 (en) | 2022-11-08 |
US20220137687A1 (en) | 2022-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8959369B2 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
US9733694B2 (en) | Apparatus, system and method for dynamic power management across heterogeneous processors in a shared power domain | |
US9678809B2 (en) | System and method for providing dynamic clock and voltage scaling (DCVS) aware interprocessor communication | |
EP3345070B1 (en) | Systems and methods for dynamically adjusting memory state transition timers | |
US10410688B2 (en) | Managing power state in one power domain based on power states in another power domain | |
US20110078477A1 (en) | Power management method for electronic device | |
US20070006006A1 (en) | System and method of managing clock speed in an electronic device | |
JP6377560B2 (ja) | 情報処理装置、cpu印加電圧制御装置、情報処理装置の制御方法 | |
TW202217497A (zh) | 兩階段動態的電源電壓調整 | |
US10416692B2 (en) | Method and apparatus for reducing capacitor-induced noise | |
US8310291B2 (en) | DLL having a different training interval during a voltage change | |
US10642337B2 (en) | Active power management in a computing device subsystem based on micro-idle duration |