JPH09288527A - 消費電力低減回路 - Google Patents
消費電力低減回路Info
- Publication number
- JPH09288527A JPH09288527A JP8100909A JP10090996A JPH09288527A JP H09288527 A JPH09288527 A JP H09288527A JP 8100909 A JP8100909 A JP 8100909A JP 10090996 A JP10090996 A JP 10090996A JP H09288527 A JPH09288527 A JP H09288527A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- circuit
- power consumption
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＯＳ ＬＳＩの動作周波数と動作電圧の
依存関係を利用し、システムロジックへの供給電圧も可
変にすることにより、より効果的な低消費電力化を実
現。 【解決手段】 周波数を変更可能な発振回路３、電圧を
変更可能なレギュレータ４、システムロジックが動作可
能な周波数と電源電圧の組み合わせを決定する動作周波
数・動作電圧決定回路２により構成される。消費電力を
低減させるために、周波数を下げるだけでなく、その周
波数にて動作可能な最低電圧をシステムロジックに供給
する。
依存関係を利用し、システムロジックへの供給電圧も可
変にすることにより、より効果的な低消費電力化を実
現。 【解決手段】 周波数を変更可能な発振回路３、電圧を
変更可能なレギュレータ４、システムロジックが動作可
能な周波数と電源電圧の組み合わせを決定する動作周波
数・動作電圧決定回路２により構成される。消費電力を
低減させるために、周波数を下げるだけでなく、その周
波数にて動作可能な最低電圧をシステムロジックに供給
する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧、動作ク
ロック周波数によりその消費電力が変化する機器、例え
ば、パーソナルコンピュータ等に用いられる消費電力低
減回路に関する。
ロック周波数によりその消費電力が変化する機器、例え
ば、パーソナルコンピュータ等に用いられる消費電力低
減回路に関する。
【０００２】
【従来の技術】パーソナルコンピュータ、特にノートタ
イプのパーソナルコンピュータにおいては、バッテリの
長時間駆動を可能とし、また、機器自体が発する熱の放
散を容易とするために、装置の低消費電力化が重要にな
っている。
イプのパーソナルコンピュータにおいては、バッテリの
長時間駆動を可能とし、また、機器自体が発する熱の放
散を容易とするために、装置の低消費電力化が重要にな
っている。
【０００３】従来から、パーソナルコンピュータの消費
電力低減にはさまざまな工夫がなされてきた。消費電力
低減の手法の一つに、ＣＰＵを含むシステムロジックへ
の入力周波数を低くするというものがあった。現在のパ
ーソナルコンピュータで使用されているほとんどのシス
テムロジックは、ＣＭＯＳ ＬＳＩにより構成されてお
り、その消費電力は動作周波数にほぼ比例するので、本
手法は消費電力低減に有効である。この消費電力低減手
法について、図面を参照しながら説明する。
電力低減にはさまざまな工夫がなされてきた。消費電力
低減の手法の一つに、ＣＰＵを含むシステムロジックへ
の入力周波数を低くするというものがあった。現在のパ
ーソナルコンピュータで使用されているほとんどのシス
テムロジックは、ＣＭＯＳ ＬＳＩにより構成されてお
り、その消費電力は動作周波数にほぼ比例するので、本
手法は消費電力低減に有効である。この消費電力低減手
法について、図面を参照しながら説明する。
【０００４】図３は従来のパーソナルコンピュータにお
ける動作周波数低減回路のブロック図である。図３にお
いて、１は周波数制御回路、３は周波数可変発振回路、
６はＣＰＵを含むシステムロジックを示す。また、ａは
コントロール信号、ｄはシステムロジックへの入力クロ
ックを示す。周波数可変発振回路３は、コントロール信
号ａにより、システムロジック６への入力クロックｄの
周波数を変更することができる。
ける動作周波数低減回路のブロック図である。図３にお
いて、１は周波数制御回路、３は周波数可変発振回路、
６はＣＰＵを含むシステムロジックを示す。また、ａは
コントロール信号、ｄはシステムロジックへの入力クロ
ックを示す。周波数可変発振回路３は、コントロール信
号ａにより、システムロジック６への入力クロックｄの
周波数を変更することができる。
【０００５】周波数制御回路１は、システムロジックに
供給すべき周波数を決定し、コントロール信号ａによ
り、周波数可変発振回路３へ伝える。システムロジック
に供給すべき周波数の決定方法についてはいろいろな方
法が提案されているが、ここでは単に、通常動作時は、
システムロジックが動作可能な最大周波数で動作させ、
消費電力を低減したいときには低い周波数で動作させる
ものとして説明する。
供給すべき周波数を決定し、コントロール信号ａによ
り、周波数可変発振回路３へ伝える。システムロジック
に供給すべき周波数の決定方法についてはいろいろな方
法が提案されているが、ここでは単に、通常動作時は、
システムロジックが動作可能な最大周波数で動作させ、
消費電力を低減したいときには低い周波数で動作させる
ものとして説明する。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、消費電力低減の効果が小さいという問題が
ある。その理由は、システムロジックへの供給電圧が固
定されているため、消費電力を低減するために入力周波
数を低くした場合にも、不必要な高い電圧をシステムロ
ジックに供給しているからである。現在ほとんどのシス
テムロジックに使用されているＣＭＯＳ ＬＳＩは、動
作周波数と動作電圧に依存関係があり、動作周波数を低
くしたときには、低い電圧で動作可能である。
の構成では、消費電力低減の効果が小さいという問題が
ある。その理由は、システムロジックへの供給電圧が固
定されているため、消費電力を低減するために入力周波
数を低くした場合にも、不必要な高い電圧をシステムロ
ジックに供給しているからである。現在ほとんどのシス
テムロジックに使用されているＣＭＯＳ ＬＳＩは、動
作周波数と動作電圧に依存関係があり、動作周波数を低
くしたときには、低い電圧で動作可能である。
【０００７】この発明の目的は、ＣＭＯＳ ＬＳＩの動
作周波数と動作電圧の依存関係を利用し、システムロジ
ックへの供給電圧も可変にすることにより、より効果的
な低消費電力回路を実現することである。
作周波数と動作電圧の依存関係を利用し、システムロジ
ックへの供給電圧も可変にすることにより、より効果的
な低消費電力回路を実現することである。
【０００８】
【課題を解決するための手段】この発明の消費電力低減
回路は、周波数を変更可能な発振回路と、電圧を変更可
能な電圧源と、システムロジックが動作可能な周波数と
電源電圧の組み合わせを決定する、動作周波数・動作電
圧決定回路により構成される。
回路は、周波数を変更可能な発振回路と、電圧を変更可
能な電圧源と、システムロジックが動作可能な周波数と
電源電圧の組み合わせを決定する、動作周波数・動作電
圧決定回路により構成される。
【０００９】この発明の構成によれば、システムロジッ
クへの入力周波数及び供給電圧は、動作周波数・動作電
圧決定回路により決定される。本回路は、ＣＭＯＳ Ｌ
ＳＩの動作周波数と動作電圧の依存関係を利用し、所望
の周波数で動作させるための最低動作電圧、あるいは所
望の電圧で動作させるための最高動作周波数を決定する
機能を有する。動作周波数・動作電圧決定回路により決
定された入力周波数及び供給電圧は、周波数可変発振回
路及び電圧可変レギュレータによりそれぞれシステムロ
ジックへ供給される。消費電力を低減したいときには、
周波数を低くするだけでなく、その周波数にて動作可能
な最低電圧をシステムロジックに供給するため、従来の
周波数のみを可変にする方式に比べ、より低消費電力の
効果が大きい。
クへの入力周波数及び供給電圧は、動作周波数・動作電
圧決定回路により決定される。本回路は、ＣＭＯＳ Ｌ
ＳＩの動作周波数と動作電圧の依存関係を利用し、所望
の周波数で動作させるための最低動作電圧、あるいは所
望の電圧で動作させるための最高動作周波数を決定する
機能を有する。動作周波数・動作電圧決定回路により決
定された入力周波数及び供給電圧は、周波数可変発振回
路及び電圧可変レギュレータによりそれぞれシステムロ
ジックへ供給される。消費電力を低減したいときには、
周波数を低くするだけでなく、その周波数にて動作可能
な最低電圧をシステムロジックに供給するため、従来の
周波数のみを可変にする方式に比べ、より低消費電力の
効果が大きい。
【００１０】
【発明の実施の形態】この発明の第一の実施形態につい
て図面を参照して説明する。図１は、この発明の第一の
実施例の消費電力低減回路のブロック図であり、１は周
波数制御回路、２は動作周波数・動作電圧決定回路、３
は周波数発振回路、４は電圧可変レギュレータ、５はバ
ッテリ、６はシステムロジックを示す。
て図面を参照して説明する。図１は、この発明の第一の
実施例の消費電力低減回路のブロック図であり、１は周
波数制御回路、２は動作周波数・動作電圧決定回路、３
は周波数発振回路、４は電圧可変レギュレータ、５はバ
ッテリ、６はシステムロジックを示す。
【００１１】また、ａは周波数制御回路１により決定さ
れたコントロール信号、ｂは動作周波数・動作電圧決定
回路２により決定された周波数コントロール信号、ｃは
同じく動作周波数・動作電圧決定回路２により決定され
た電圧コントロール回路、ｄは周波数可変発振回路３に
よ生成されたシステムロジックへの入力クロック、ｅは
４の電圧可変レギュレータ４により生成された入力電
圧、ｆはバッテリ５から電圧可変レギュレータ４へ供給
する電源電圧を示す。
れたコントロール信号、ｂは動作周波数・動作電圧決定
回路２により決定された周波数コントロール信号、ｃは
同じく動作周波数・動作電圧決定回路２により決定され
た電圧コントロール回路、ｄは周波数可変発振回路３に
よ生成されたシステムロジックへの入力クロック、ｅは
４の電圧可変レギュレータ４により生成された入力電
圧、ｆはバッテリ５から電圧可変レギュレータ４へ供給
する電源電圧を示す。
【００１２】図３に示した従来技術との相違は、動作周
波数・動作電圧決定回路２、電圧可変レギュレータ４を
設けたことである。以上のように構成された消費電力低
減回路について以下にその動作を説明する。
波数・動作電圧決定回路２、電圧可変レギュレータ４を
設けたことである。以上のように構成された消費電力低
減回路について以下にその動作を説明する。
【００１３】周波数制御回路１は、システムロジックに
供給すべき周波数を決定し、コントロール信号ａを用い
て２の動作周波数・動作電圧決定回路２に伝える。周波
数の決定方法は、従来と同様、通常動作時はシステムロ
ジックが動作可能な最大周波数で動作させ、消費電力を
低減したいときには、低い周波数で動作させるものとす
る。動作周波数・動作電圧決定回路２は、コントロール
信号ａをもとに、周波数制御回路１で決定された周波数
にてシステムロジックが動作可能な最低電圧を決定す
る。
供給すべき周波数を決定し、コントロール信号ａを用い
て２の動作周波数・動作電圧決定回路２に伝える。周波
数の決定方法は、従来と同様、通常動作時はシステムロ
ジックが動作可能な最大周波数で動作させ、消費電力を
低減したいときには、低い周波数で動作させるものとす
る。動作周波数・動作電圧決定回路２は、コントロール
信号ａをもとに、周波数制御回路１で決定された周波数
にてシステムロジックが動作可能な最低電圧を決定す
る。
【００１４】動作周波数と動作電圧の組み合わせは、シ
ステムロジックを構成するＣＭＯＳＬＳＩの特性により
決定されるものであり、この発明の消費電力低減回路を
設計する前に、あらかじめ設定しておくことが可能であ
る。動作周波数・動作電圧決定回路は、指定される周波
数に対応する動作電圧値を、例えば、テーブルとして内
蔵している。
ステムロジックを構成するＣＭＯＳＬＳＩの特性により
決定されるものであり、この発明の消費電力低減回路を
設計する前に、あらかじめ設定しておくことが可能であ
る。動作周波数・動作電圧決定回路は、指定される周波
数に対応する動作電圧値を、例えば、テーブルとして内
蔵している。
【００１５】動作周波数・動作電圧決定回路２により決
定された動作周波数は、コントロール信号ｂにより、周
波数可変発振回路３に伝えられ、周波数発振回路は、所
望の入力クロックｄを生成し、システムロジック６に供
給する。また、動作周波数・動作電圧決定回路２により
決定された入力電圧は、コントロール信号ｅにより、電
圧可変レギュレータ４に伝えられ、電圧可変レギュレー
タ４のバッテリ５から供給される供給電圧ｆをもとに、
決定された入力電圧を生成し、システムロジック６へ供
給する。
定された動作周波数は、コントロール信号ｂにより、周
波数可変発振回路３に伝えられ、周波数発振回路は、所
望の入力クロックｄを生成し、システムロジック６に供
給する。また、動作周波数・動作電圧決定回路２により
決定された入力電圧は、コントロール信号ｅにより、電
圧可変レギュレータ４に伝えられ、電圧可変レギュレー
タ４のバッテリ５から供給される供給電圧ｆをもとに、
決定された入力電圧を生成し、システムロジック６へ供
給する。
【００１６】次に、第二の実施形態について図面を参照
しながら説明する。図２は、この発明の第一の実施例の
消費電力低減回路のブロック図である。図１に示す前述
の第一の実施形態との相違は、電圧検出回路７を加えた
点にある。ｇは電圧検出回路により出力される検出電圧
値である。以上のように構成された低消費電力低減回路
についてその動作を説明する。
しながら説明する。図２は、この発明の第一の実施例の
消費電力低減回路のブロック図である。図１に示す前述
の第一の実施形態との相違は、電圧検出回路７を加えた
点にある。ｇは電圧検出回路により出力される検出電圧
値である。以上のように構成された低消費電力低減回路
についてその動作を説明する。
【００１７】電圧検出回路７は、５のバッテリが供給す
る電圧ｆが、システムロジックを最高周波数で動作させ
ることが可能かどうかを検出する。バッテリ５が十分に
充電されており、システムロジックへ十分な電圧を供給
可能なときは、前述の第一の実施例と同じ動作をする。
すなわち、通常は最高周波数及び、最高電圧をシステム
ロジックへ供給し、消費電力を低減したいときには、周
波数制御回路１が動作周波数を決定し、その周波数が動
作可能な最低電圧をシステムロジックへ供給する。
る電圧ｆが、システムロジックを最高周波数で動作させ
ることが可能かどうかを検出する。バッテリ５が十分に
充電されており、システムロジックへ十分な電圧を供給
可能なときは、前述の第一の実施例と同じ動作をする。
すなわち、通常は最高周波数及び、最高電圧をシステム
ロジックへ供給し、消費電力を低減したいときには、周
波数制御回路１が動作周波数を決定し、その周波数が動
作可能な最低電圧をシステムロジックへ供給する。
【００１８】一方、バッテリ出力電圧ｆが十分で無い場
合は、すなわち、バッテリ出力電圧が所定値以下のとき
は、動作周波数・動作電圧決定回路２は、そのときのバ
ッテリ出力電圧で動作可能な最高周波数を決定する。こ
の場合、コントロール信号ａが最高周波数を要求して
も、コントロール信号ｇにより、バッテリ出力電圧優先
で動作周波数が決定される。すなわち、この実施形態で
は、動作周波数・動作電圧決定回路２は、バッテリ出力
電圧に対応して、クロック動作周波数と動作電圧との組
を格納するテーブルを内蔵する。
合は、すなわち、バッテリ出力電圧が所定値以下のとき
は、動作周波数・動作電圧決定回路２は、そのときのバ
ッテリ出力電圧で動作可能な最高周波数を決定する。こ
の場合、コントロール信号ａが最高周波数を要求して
も、コントロール信号ｇにより、バッテリ出力電圧優先
で動作周波数が決定される。すなわち、この実施形態で
は、動作周波数・動作電圧決定回路２は、バッテリ出力
電圧に対応して、クロック動作周波数と動作電圧との組
を格納するテーブルを内蔵する。
【００１９】決定された動作周波数及び、動作電圧は前
述の第一の実施例同様、周波数発振回路３及び電圧可変
レギュレータ４を用いてそれぞれシステムロジック６に
供給される。
述の第一の実施例同様、周波数発振回路３及び電圧可変
レギュレータ４を用いてそれぞれシステムロジック６に
供給される。
【００２０】このような構成をとることにより、バッテ
リが放電し電源電圧が低下した場合にも、周波数を下げ
ることにより、システムロジックを動作させ続けること
ができる。
リが放電し電源電圧が低下した場合にも、周波数を下げ
ることにより、システムロジックを動作させ続けること
ができる。
【００２１】なお、この第２の実施形態では、バッテリ
電圧の変化に応じて、クロック動作周波数・動作電力の
一方のみを、外部から指定された周波数に対応する値が
変更してもよい。
電圧の変化に応じて、クロック動作周波数・動作電力の
一方のみを、外部から指定された周波数に対応する値が
変更してもよい。
【００２２】すなわち、バッテリ電圧の変化に応じてク
ロック動作周波数は外部から指定された値のままとし
て、動作電圧のみを外部から指定された周波数に対応す
る値から低下させてもよい。また、バッテリ電圧の変化
に応じて動作電圧は外部から指定された周波数に対応す
る値のままとし、クロック動作周波数のみを外部から指
定された周波数から低下させてもよい。
ロック動作周波数は外部から指定された値のままとし
て、動作電圧のみを外部から指定された周波数に対応す
る値から低下させてもよい。また、バッテリ電圧の変化
に応じて動作電圧は外部から指定された周波数に対応す
る値のままとし、クロック動作周波数のみを外部から指
定された周波数から低下させてもよい。
【００２３】
【発明の効果】この発明の消費電力低減回路は、システ
ムロジックが動作可能な動作周波数・動作電圧の組み合
わせを決定し、供給することにより、周波数のみを制御
する消費電力低減回路に比べ、より大きな省電力効果が
得られる。
ムロジックが動作可能な動作周波数・動作電圧の組み合
わせを決定し、供給することにより、周波数のみを制御
する消費電力低減回路に比べ、より大きな省電力効果が
得られる。
【００２４】また、電圧検出回路と組み合わせることに
より、バッテリ駆動によるシステム動作時間をさらに延
ばすことができる。
より、バッテリ駆動によるシステム動作時間をさらに延
ばすことができる。
【図１】この発明の第一の実施形態の消費電力低減回路
のブロック図である。
のブロック図である。
【図２】この発明の第二の実施形態の消費電力低減回路
のブロック図である。
のブロック図である。
【図３】従来の消費電力低減回路のブロック図である。
１ 周波数制御回路 ２ 動作周波数・動作電圧決定回路 ３ 周波数可変回路 ４ 電圧可変レギュレータ ５ バッテリ ６ システムロジック ７ 電圧検出回路
Claims (4)
- 【請求項１】 電源電圧、動作クロック周波数によりそ
の消費電力が変化する機器に用いられる消費電力低減回
路であり、 外部から指定された周波数に基づいて前記機器に供給す
るクロックの動作周波数と供給電圧を決定する決定回路
と、 前記決定回路で決定された動作周波数のクロックを生成
し、前記機器に供給する発振回路と、 前記決定回路で決定された供給電圧を生成し、前記機器
に供給する可変電源とから構成される消費電力低減回
路。 - 【請求項２】 電源電圧、動作クロック周波数によりそ
の消費電力が変化する機器に用いられる消費電力低減回
路であり、 前記機器に供給する電圧を生成する可変電圧源と、 前記機器に供給するクロックを生成する発振回路と、 前記可変電圧源に給電するバッテリと、 前記バッテリの出力電圧を検出する検出手段と、 前記検出手段で検出されたバッテリ出力電圧が所定の値
より大であれば、外部から指定された周波数に基づいて
前記機器に供給するクロックの周波数と供給電圧とを決
定し、決定された周波数を示す信号及び決定された供給
電圧を前記発振回路及び前記可変電圧源に各々供給し、
バッテリ出力電圧が所定の値以下であれば、外部から指
定された周波数に基づいて決定されたクロックの動作周
波数と供給電圧とをより低い値に変更し、変更された周
波数を示す信号及び変更された供給電圧を示す信号を、
前記発振回路及び前記可変電圧源に各々供給する決定回
路とから構成される消費電力低減回路。 - 【請求項３】 電源電圧、動作クロック周波数によりそ
の消費電力が変化する機器に用いられる消費電力低減回
路であり、 前記機器に供給する電圧を生成する可変電圧源と、 前記機器に供給するクロックを生成する発振回路と、 前記可変電圧源に給電するバッテリと、 前記バッテリの出力電圧を検出する検出手段と、 前記検出手段で検出されたバッテリ出力電圧が所定の値
より大であれば、外部から指定された周波数に基づいて
前記機器に供給するクロックの周波数と供給電圧とを決
定し、決定された周波数を示す信号及び決定された供給
電圧を前記発振回路及び前記可変電圧源に各々供給し、
バッテリ出力電圧が所定の値以下であれば、外部から指
定された周波数に基づいて決定されたクロックの動作周
波数をより低い値に変更し、変更された周波数を示す信
号及び決定された供給電圧を示す信号を、前記発振回路
及び前記可変電圧源に各々供給する決定回路とから構成
される消費電力低減回路。 - 【請求項４】 電源電圧、動作クロック周波数によりそ
の消費電力が変化する機器に用いられる消費電力低減回
路であり、 前記機器に供給する電圧を生成する可変電圧源と、 前記機器に供給するクロックを生成する発振回路と、 前記可変電圧源に給電するバッテリと、 前記バッテリの出力電圧を検出する検出手段と、 前記検出手段で検出されたバッテリ出力電圧が所定の値
より大であれば、外部から指定された周波数に基づいて
前記機器に供給するクロックの周波数と供給電圧とを決
定し、決定された周波数を示す信号及び決定された供給
電圧を前記発振回路及び前記可変電圧源に各々供給し、
バッテリ出力電圧が所定の値以下であれば、外部から指
定された周波数に基づいて決定された供給電圧をより低
い値に変更し、決定された周波数を示す信号及び変更さ
れた供給電圧を示す信号を、前記発振回路及び前記可変
電圧源に各々供給する決定回路とから構成される消費電
力低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8100909A JPH09288527A (ja) | 1996-04-23 | 1996-04-23 | 消費電力低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8100909A JPH09288527A (ja) | 1996-04-23 | 1996-04-23 | 消費電力低減回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09288527A true JPH09288527A (ja) | 1997-11-04 |
Family
ID=14286476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8100909A Pending JPH09288527A (ja) | 1996-04-23 | 1996-04-23 | 消費電力低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09288527A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782482B2 (en) | 2000-04-17 | 2004-08-24 | Murata Kikai Kabushiki Kaisha | Image processing apparatus has a CPU that reduces operation capability of large scale integration circuit by switching large scale integration circuit to low power save mode |
| US6988211B2 (en) * | 2000-12-29 | 2006-01-17 | Intel Corporation | System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field |
| JP2009182911A (ja) * | 2008-02-01 | 2009-08-13 | Alaxala Networks Corp | 周波数および電圧制御回路、電子機器およびネットワーク装置 |
| JP2015534429A (ja) * | 2012-09-28 | 2015-11-26 | インテル コーポレイション | 電子デバイス及び記憶媒体 |
| JP2016181168A (ja) * | 2015-03-24 | 2016-10-13 | シャープ株式会社 | 情報処理装置、ｃｐｕ印加電圧制御装置、情報処理装置の制御方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112312A (ja) * | 1990-09-03 | 1992-04-14 | Seiko Epson Corp | 電気回路 |
| JPH04134510A (ja) * | 1990-09-27 | 1992-05-08 | Toshiba Corp | パーソナルコンピュータ |
| JPH0573166A (ja) * | 1991-09-11 | 1993-03-26 | Matsushita Electric Ind Co Ltd | コンピユータシステム |
| JPH05108193A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | マイクロコンピユータ |
| JPH05233090A (ja) * | 1992-02-24 | 1993-09-10 | Seiko Instr Inc | 半導体集積回路装置 |
| JPH07287699A (ja) * | 1994-02-28 | 1995-10-31 | Hitachi Ltd | データ処理装置 |
-
1996
- 1996-04-23 JP JP8100909A patent/JPH09288527A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112312A (ja) * | 1990-09-03 | 1992-04-14 | Seiko Epson Corp | 電気回路 |
| JPH04134510A (ja) * | 1990-09-27 | 1992-05-08 | Toshiba Corp | パーソナルコンピュータ |
| JPH0573166A (ja) * | 1991-09-11 | 1993-03-26 | Matsushita Electric Ind Co Ltd | コンピユータシステム |
| JPH05108193A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | マイクロコンピユータ |
| JPH05233090A (ja) * | 1992-02-24 | 1993-09-10 | Seiko Instr Inc | 半導体集積回路装置 |
| JPH07287699A (ja) * | 1994-02-28 | 1995-10-31 | Hitachi Ltd | データ処理装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782482B2 (en) | 2000-04-17 | 2004-08-24 | Murata Kikai Kabushiki Kaisha | Image processing apparatus has a CPU that reduces operation capability of large scale integration circuit by switching large scale integration circuit to low power save mode |
| US6988211B2 (en) * | 2000-12-29 | 2006-01-17 | Intel Corporation | System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field |
| JP2009182911A (ja) * | 2008-02-01 | 2009-08-13 | Alaxala Networks Corp | 周波数および電圧制御回路、電子機器およびネットワーク装置 |
| JP2015534429A (ja) * | 2012-09-28 | 2015-11-26 | インテル コーポレイション | 電子デバイス及び記憶媒体 |
| JP2016181168A (ja) * | 2015-03-24 | 2016-10-13 | シャープ株式会社 | 情報処理装置、ｃｐｕ印加電圧制御装置、情報処理装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6996730B2 (en) | Adjusting voltage supplied to a processor in response to clock frequency | |
| US7085943B2 (en) | Method and circuitry for controlling supply voltage in a data processing system | |
| USRE42293E1 (en) | System and method for optimizing clock speed generation in a computer | |
| EP1483650B1 (en) | Method and apparatus for enabling a low power mode for a processor | |
| KR100831490B1 (ko) | 성능이 효과적인 전력 조절을 위한 방법 빛 장치 | |
| KR20040081301A (ko) | 전력 절약 연산 장치 및 그 방법, 및 전력 절약 연산프로그램 및 그 프로그램 제품 | |
| US6223297B1 (en) | Clock modifying method and information processing apparatus which gradually increase frequency of an external clock to be supplied to processing unit | |
| JPH09288527A (ja) | 消費電力低減回路 | |
| JP3578043B2 (ja) | 電源電圧検出回路 | |
| US6140714A (en) | Power control apparatus for a battery-powered communication system | |
| JPH10198455A (ja) | 消費電力制御方式及び方法 | |
| US8402288B2 (en) | Apparatus and method for controlling voltage and frequency using multiple reference circuits | |
| JP2000112756A (ja) | Ｃｐｕ動作制御装置および方法 | |
| JPH10143272A (ja) | 発振回路 | |
| JP2776772B2 (ja) | 発振制御回路 | |
| JPH09305268A (ja) | 消費電力及び冷却系を制御する情報処理システム | |
| US6794949B1 (en) | Frequency generating device and method thereof | |
| JPS63292312A (ja) | クロック信号発生回路 | |
| JPH10283056A (ja) | クロック信号駆動回路 | |
| KR20000032874A (ko) | 저전력 클록신호 발생장치 및 그 방법 | |
| JPH0573166A (ja) | コンピユータシステム | |
| JP2004295876A5 (ja) | ||
| JPH02121019A (ja) | 論理回路装置 | |
| JPH11327701A (ja) | マイクロコンピュ−タ装置 | |
| JPH0863253A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980811 |