JP2001517332A - 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法 - Google Patents

Abstract

(57)【要約】 電子装置による電力消費量を低減し、それによって性能を高める電力制御回路および対応する技術。電力制御回路は、コントローラ（１２０）と、クロック生成回路（１６０）と、電源回路（１７０）とを備える。コントローラ（１２０）は、電子装置の電圧および周波数をスケーリングする条件が存在するかどうかを検出し、それに応答して、クロック生成回路（１６０）に、電子装置に対して周波数スケーリングを実行するよう指示し、電源回路（１７０）に、電子装置に対して電圧スケーリングを実行するよう指示する。この条件には、電子装置の温度がサーマル・バンドを超えたことが検出される状況を含めることができる。この条件には、電子装置が、その実行時間のうちの選択された割合の間アイドル状態であることが検出されることを含めることもできる。

Description

【発明の詳細な説明】 電圧スケーリングと周波数スケーリングの両方を通じて 電力消費量を削減する装置および方法 発明の背景 １．発明の分野 本発明は電子装置の分野に関する。詳細には、本発明は、電圧スケーリングお よび周波数スケーリングを通じて電子装置による電力消費量を削減することに関 する。 ２．発明に関する従来技術の説明 過去数年のうちに半導体技術はかなり進歩しており、高い周波数で動作し、追 加機能または拡張機能、あるいはその両方をサポートする改良された電子装置が 開発されている。このような進歩のために、ハードウェア製造業者はより高速で より精密なハードウェア製品（たとえば、コンピュータ、周辺装置など）を設計 し作製することができるが、主としてバッテリ駆動のラップトップ・コンピュー タまたはノート形コンピュータで経験される欠点も生じている。特に、このよう な改良された電子装置は、従来の世代の電子装置よりも多くの電力を消費し、副 産物としてより多くの熱を散逸させる。 現代のバッテリ駆動ラップトップ・コンピュータでは電力消費量の削減が重要 であることがよく知られている。これは、そのような削減によってバッテリの寿 命が延びるからである。現在、ラップトップ・コンピュータの電力消費量を削減 する１つの主要な技法は、１つの電子装置、すなわち中央演算処理装置（「ＣＰ Ｕ」）に供給されるクロッキング信号の周波数を低減することである。この技法 （本明細書では「周波数低減」と呼ぶ）は通常、平均動作周波数が低減するよう に、ＣＰＵに供給されるクロッキング信号（すなわち、ＣＰＵクロック）を分割 し、あるいは短い時間間隔の間クロッキング信号を停止することによって行われ る。 第１図を参照すると、従来型の周波数低減技法に基づいて電子装置によって実 現される電力節約を示すグラフが示されている。周知のように、電子装置は一般 に、特定の電力範囲内で動作するように設計される。この周波数範囲１０は点Ａ と点Ｂの間として表されている。この場合、点Ａは電子装置が動作するのに必要 な最小周波数を表し、点Ｂは電子装置がサポートできる最大周波数を表す。理論 的には、電力は、この図に示すように周波数に正比例する。したがって、点Ｃお よびＤによって示したように、電子装置の動作周波数を１０％低減すると、総電 力消費量がＰ１からＰ２へ１０％削減される。もちろん、大部分のハードウェア 製品は、電力を消費するが周波数からは独立した電子装置（たとえば、コンピュ ータ・システムのディスプレイ）を備えているので真の電力節約が周波数低減に 厳密に比例するわけではない。 この従来型の周波数低減技法は多数の欠点を有する。１つの主要な欠点は、あ るタスクを実行するときに周波数低減を受ける電子装置が必要とするエネルギー の量は一定のままであるので、周波数低減ではバッテリの寿命の節約が最小限で あることである。いくつかの状況では、ラップトップ・コンピュータなどの製品 内の周波数依存装置と周波数独立装置との間の選択された構成に応じて、周波数 低減がバッテリ寿命の節約に悪影響を与えることがある。これは主として、電子 装置が低い周波数で動作するが、タスクを完了するために余分の動作時間を必要 とするからである。そのため、この余分の動作時間のために、製品内の周波数独 立装置は、場合によっては、電子装置の動作周波数を低減することによって実現 されるエネルギー節約量を超えるエネルギーを消費する。 したがって、それほど性能を低下させずに電力消費量を効果的に削減すること ができ、任意のタイプの電子装置、特にマイクロプロセッサが使用することので きる、電力制御回路を作製し、かつ電力消費量低減技法を開発することが望まし い。 この電力制御回路から与えられる他の利点は、最悪ケース条件が生じた場合に 機能するように電子装置を構成するのではなく、電力の影響を受けやすいハード ウェア製品内で全周波数、全電圧電子装置の実装が推進されることである。その 代わりに、電子装置は、その時点での様々な条件に基づいて電子装置自体を動的 に構成するように、電圧スケーリングおよび周波数スケーリングに依存する。し たがって、電子装置に実装する部品の全体的な性能が向上する。 他の利点は、特定の電圧および動作周波数を有するように較正された電子装置 を不要にし、電子装置で経験されるそのときの条件に基づいて電子装置の電圧お よび周波数を動的に較正することによって、企業がラップトップ・システムとデ スクトップ・システムのどちらか専用の電子装置の在庫を削減できるようになる ことである。 発明の簡単な概要 本発明は、電力制御回路と、特に電子装置による電力消費量を低減する技法に 関する。この電力制御回路は、コントローラと、クロック生成回路と、電源回路 とを備える。コントローラは、電力管理ソフトウェアによって支配され、２つの 条件のうちの少なくとも１つが生じた場合に、電源回路およびクロック生成回路 に、電子装置に対して電圧スケーリングおよび周波数スケーリングを実行するよ う指示する。たとえば、第１の条件は、電子装置の温度があるサーマル・バンド を超えたことが検出されることである。第２の条件は、電子装置が電源オン時間 のうちの選択された割合の間アイドル状態であることが検出されることである。 図面の簡単な説明 本発明の特徴および利点は、本発明の下記の詳細な説明から明らかになろう。 第１図は、従来型の周波数低減技法によって実現される理論上の電力節約を示 す例示的な図である。 第２ａ図は、電圧と電力の間の理論上の「二乗」関係を示す例示的な図である 。 第２ｂ図は、本発明によって行われる電圧スケーリングおよび周波数スケーリ ングを通じて制御される電子装置によって実現される電力節約を示す例示的な図 である。 第３図は、入出力（「Ｉ／Ｏ」）コントローラと、クロック生成回路と、電源 回路とを含む標準コンピュータ・システム内で使用される本発明の電力制御回路 の例示的なブロック図である。 第４図は、クロック生成回路が周波数スケーリングを実行し、電源回路が電圧 スケーリングを実行することができるようにする情報を記憶するために入出力コ ントローラ内で使用される複数のレジスタを示す例示的なブロック図である。 第５図は、電圧スケーリングおよび周波数スケーリングを通じて電子装置による 電力消費量を最適に削減するために本発明によって実行される動作を示す図であ る。 発明の詳細な説明 本発明は、電圧スケーリングと周波数スケーリングの両方を通じて少なくとも １つの電子装置の電力消費量を制御するシステムおよび方法について説明するも のである。下記の詳細な説明は、主として、本発明を全体的に示すグラフ、ブロ ック図、フローチャートで提示されているが、本発明を不必要に曖昧にしないよ うに周知の回路やプロセス・ステップについては論じない。フローチャートは所 望の結果に至る一連のステップを示している。これらのステップは、記憶、転送 、結合、比較、あるいはその他の方法で処理することのできる電気信号または磁 気信号の形での物理的量の物理的処理を必要とする。 第２ａ図を参照すると、電圧と電力の間の関係を示す例示的なグラフが示され ている。多数の電子装置（たとえば、ＣＭＯＳ）に有効な下記の数式１および２ で指摘するように、理論的には、電力は電圧に対する「二乗」則依存性を有し、 電圧は動作周波数にほぼ比例する関係を有する。 数式１：電力＝ＣｘＶ²×Ｆ×Ａｃｔ 上式で、「Ｃ」＝電子装置の総キャパシタンス、 「Ｖ」＝電子装置に供給される総電圧、 「Ｆ」＝電子装置の動作周波数 「Ａｃｔ」＝所与のクロック・サイクルに対して状態を変化させる電子装置の ゲートの割合である。 数式２：ＶαＦ。この場合、Ｖ₁≧Ｖ≧Ｖ₂であり、Ｖ₁は電子装置によってサ ポートされる最大動作電圧である。 Ｖα（ｋ×Ｆ）。この場合、Ｖ₂≧Ｖ≧Ｖ₃であり、「ｋ」は、下記で定義する 電圧範囲外で電圧スケーリングが実行されるときの１よりも小さな定数である。 数式２は線形化近似である。 したがって、数式１によれば、Ｃ×（０．９０Ｖ）²×Ｆ×Ａｃｔ＝（０．８１ ）×電力であるので、電圧の１０％の低減は電力の１９％の低減を構成する。 次に第２ｂ図を参照すると、電圧スケーリングと周波数スケーリングの組合せ を実行することにより電子装置によって実現される電力節約を示す例示的なグラ フが示されている。第１図と同様に、電子装置は、点Ａ（電子装置の最小動作電 圧）と点Ｂ（最大動作電圧）との間て定義される電圧範囲２０内で動作する。さ らに、第１図と同様に、点ＣおよびＤはそれぞれ、電力レベルＰ１およびＰ２で の電子装置の動作周波数を表す。したがって、本発明では、（点Ｃの）電子装置 の動作周波数および電圧を３％よりもわずかに多い量だけ（点Ｄに）低減するこ とによって、電子装置が消費する電力は、次式のために約１０％削減される。 Ｃ×（０．９６６Ｖ）²×（０．９６６Ｆ）×Ａｃｔ＝（０．９０１）×電力 実現される電力節約が従来型の周波数低減技法を通じて得られる節約にほぼ等 しいことは明らかであるが、電子装置の動作周波数は１０％ではなく３％しか低 減しない。したがって、電圧範囲２０では電圧スケーリングおよび周波数スケー リングを行うことができるが、電子装置に対して周波数スケーリングのみを低電 圧範囲３０に沿って点Ａまで行うことができる。これは、低電圧範囲３０内の電 圧スケーリングでは電子装置が動作不能になるからである。 第３図を参照すると、電子装置（たとえば、マイクロプロセッサ）によって電 力消費量を制御するためにコンピュータ・システム内で使用される電力制御回路 の一実施形態が示されている。電子装置は、コンピュータ・システム内の１つの 主要な電力消費チップとみなされているマイクロプロセッサとして示されている が、電力制御回路は、コントローラなど他のタイプの電子装置による電力消費量 を制御することができる。 コンピュータ・システム１００は、中央演算処理装置（「ＣＰＵ」）１１０と 、システム・コントローラ１２０と、システム・バス１３０と、温度比較ロジッ ク１４０と、入出力（「Ｉ／Ｏ」）コントローラ１５０と、クロック生成回路１ ６０と、電源回路１７０とを備える。コンピュータ・システムに電源が投入され 、ユーザがあるタスクを実行するためにメイン・メモリ、大容量記憶メモリ装置 （たとえば、ＩＤＥ装置）、または外部ディスク・ドライブからソフトウェア・ アプリケーションを選択した後、入出力コントローラ１５０が、ＣＰＵ１１０内 に記憶されている温度管理ソフトウェアによって、２つの条件のうちの少なくと も一方が生じた場合、すなわちＣＰＵ１１０の温度がサーマル・バンドを超え、 あるいはＣＰＵ１１０が過度のアイドル時間を経験している場合にＣＰＵ１１０ の電圧スケーリングおよび周波数スケーリングを行うように構成される。「サー マル・バンド」は絶対ハードウェア限界（これを超えた場合は、ただちに装置を 遮断する必要がある）ならびにプログラム可能なソフトウェア上限および下限で 表される。ソフトウェア限界は温度限界を表し、この限界を超えた場合は、「ス ロットリング（throttling）」（すなわち、電圧または周波数を低減する）また は「デスロットリング（de-throttling）」が推奨される。 図のように、熱散逸結果によってＣＰＵ１１０のプロセッサ・ダイ１１２の温 度を監視し、温度がサーマル・バンドを超えたときにそれを検出するために、プ ロセッサ・ダイ１１２に温度検知構成要素（たとえば、サーミスタなど）１１１ が結合される。温度検知構成要素１１１は制御線１１３を介して温度比較ロジッ ク１４０へアナログ信号を送る。温度比較ロジック１４０はアナログ信号を受け 取り、それをディジタル信号に変換する。このディジタル信号は温度制御線１４ １を介して入出力コントローラ１５０に入力される。このディジタル信号は、ア サートされると、ＣＰＵ１１０がサーマル・バンドの外側の温度で動作している ことを入出力コントローラ１５０に示す。その結果、入出力コントローラ１５０ は、ＣＰＵ１１０内のプロセッサ・ダイ１１２の温度を低下させる動作を実行す る必要がある。 プロセッサ・ダイ１１２の温度を低下させるために、入出力コントローラ１５ ０は、入出力コントローラ１５０内に記憶されているユーザが構成したプログラ ム可能な情報を制御線１５１を介してレジスタ１６４に送ることによってクロッ ク生成回路１６０内のレジスタ１６４をプログラムする。このプログラム済み情 報は、クロック生成回路１６０によってクロック線１６１を介して少なくともＣ ＰＵ１１０に供給されるクロッキング信号のどのくらいの（通常はパーセンテー ジ値）動作周波数を変更すべきかを示す。図に示すような一部の実施態様では、 ＣＰＵシステム・バス１３０によって使用されるクロッキング信号に入力された クロック信号は、ＣＰＵ１１０（すなわち、ＣＰＣクロック）と固定関係をもた なければならない。そのため、システム・コントローラ１２０およびシステム・ バス１３０のクロッキング信号がＣＰＵクロックに比例して低減される。クロッ ク生成回路１６０はレジスタ１６４の値を監視し、クロック線１６１ないし１６ ３を通じて転送されたクロッキング信号の周波数を適切に修正する。 入出力コントローラ１５０は、動作周波数が任意の周知の技法（たとえば、シ グナリング、事前設定遅延時間など）を通じて低減されたと判定した後、制御線 １５２を介して電源回路１７０への電圧修正制御信号を生成する。電源回路１７ ０は、切換調整器１７１とプログラム可能調整器１７２とを含む。図示していな いが、電源回路１７０は、電力がコンピュータ・システム１００に壁ソケットか ら与えられているか、それともバッテリ源から与えられているかを入出力コント ローラ１５０に示す検知回路を含む。プログラム可能調整器１７２は入出力コン トローラ１５０から電圧修正制御信号を受け取る。この信号は、プログラム可能 調整器１７２によって電源線１７３を通じてプロセッサ・ダイ１１２へ送られる ＣＰＵコア電圧の量が低減したことを示す。しかし、切換調整器１７１はこの電 圧修正制御信号の影響を受けず、引き続きコンピュータ・システム１００の電源 プレーンに電力（３．３Ｖ、５Ｖ、１２Ｖなど）を与え続ける。 したがって、速度を不釣り合いに犠牲にせずにＣＰＵ１１０による電力消費量 を最適に低減するためにまず、ＣＰＵ１１０の周波数が低減され、次いで電圧が 低減される。このスケーリング順序のために、ＣＰＵ１１０が故障することがな くなる。しかし、ＣＰＵ１１０をデスロットリングする（すなわち、電圧および 周波数を増大する）には、動作周波数が増大する前にＣＰＵコア電圧を適切に増 大しておく必要がある。 第２の条件、すなわちＣＰＵが過度の「アイドル」時間を経験することは通常 、コンピュータ・システム１００が、たとえば様々な従来型のソフトウェア・ア プリケーションや文書処理プログラムなど、ＣＰＵ１１０の最適な性能を必要と しないソフトウェア・アプリケーションを実行しているときに生じる。したがっ て、ＣＰＵ１１０が経験するアイドル時間の量を監視することによって電力消費 量を最適に低減することができる。 Ａｄｖａｎｃｅｄ Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ（「ＡＰＭ」）ソフト ウェアなどの電力管理ソフトウェアが、コンピュータ・システムのメイン・メモ リ内に記憶され、ユーザに対して透過的に動作し、ＣＰＵ１１０がアイドル状態 であるか、それとも有用な計算を実行しているかを監視することは、当技術分野 でよく知られている。ＣＰＵ１１０がアイドル状態であるとき、一実施形態の電 力管理ソフトウェアはＨＡＬＴ命令を生成し、ＣＰＵ１１０に停止肯定応答サイ クルを生成させる。停止肯定応答サイクルはシステム・コントローラ１２０を通 じてシステム・バス１３０上に伝搬する。入出力コントローラ１５０は、ＣＰＵ １１０が停止肯定応答サイクルを生成していることを検出すると、第４図に示し たように停止サイクル検出（「ＨＣＤ」）記憶要素をセットする。その後、電力 管理ソフトウェアは定期的にＨＣＤ記憶要素を走査し、ＨＣＤ記憶要素が頻繁に セットされている場合（たとえば、実行時間のうちの少なくとも約５％ないし１ ０％）、コンピュータ・システムはスロットリングされ電圧スケーリングおよび 周波数スケーリングを実行する。そのような場合、入出力コントローラ１５０は 、上記で第１の条件に関して論じたのと同様に電圧スケーリング動作および周波 数スケーリング動作を実行する。 いくつかの形態は停止命令を生成せず、その代わりに他の手段（たとえば、周 波数スケーリング）によって電力を節約する。そのような場合、ＨＣＤ記憶要素 １５５はそのような他の手段を検出するように自明の方法で修正される。 次に、第４図を参照すると、入出力コントローラ１５０の実施形態が示されて いる。入出力コントローラ１５０は、ＨＣＤ記憶要素１５５と、クロック速度（ 「ＣＳ」）記憶要素１５６と、ＣＰＵコア電圧（「ＣＣＶ」）記憶要素１５７と を含む。ＨＣＤ記憶要素１５５は好ましくは、単一ビット・レジスタであり、 ＣＰＵがどのくらい頻繁に通常の状態またはアイドル状態になるかを動的に示す 。具体的には、ＨＣＤ記憶要素１５５は、ＣＰＵがアイドル状態のときにセット され、ＣＰＵが通常の動作状態のときにリセットされる。したがって、電力管理 ソフトウェアは、ＨＣＤ記憶要素１５５が頻繁にセットされるときには電圧スケ ーリングおよび周波数スケーリングを実行し、ＨＣＤ記憶要素１５５が頻繁にリ セットされるときにはＣＰＵを最大動作周波数および対応する電圧に戻すよう、 入出力コントローラ１５０に要求する。 ＣＳ記憶要素１５６は、ＣＰＵの周波数をスロットリングするために使用され る周波数スルーイング（slewing）定数を含む「ｎ」ビット・レジスタ（「ｎ」 は任意の整数である）として構成される。これは、周波数スルーイング定数をＣ Ｓ記憶要素１５６からクロック生成回路のレジスタ１６４へ送ることによって行 われる。同様に、ＣＣＶ記憶要素１５７は、電源回路から与えられるＣＰＵコア 電圧を増分的にスロットリングするために使用される電圧スルーイング定数を含 むように構成される。電圧スルーイング定数は、第３図に示したように電源回路 のプログラム可能調整器へ送られる。 次に、第５図を参照すると、本発明の動作ステップを含む例示的なフローチャ ートが示されている。ステップ２００で、電子装置の温度が監視され、サーマル ・バンドを超えているかどうかが確認される。所定の温度しきい値を超えている 場合、電子装置は電圧スケーリングと周波数スケーリングの両方を受けて電力消 費量を低減し（ステップ２２５）、あるいは課された低サーマル・バンドを超え ているた場合は、より高い電圧および周波数で動作することができる。電子装置 がサーマル・バンドを超えていない場合、電子装置が従来型の壁ソケットから交 流電流（「ＡＣ」）電力を受けているか、それともバッテリ電源を通じて直流（ 「ＤＣ」）電力を受けているかが判定される（ステップ２０５）。電子装置が従 来型の壁ソケットから電力を受けている場合、ステップ２００による条件が満た されていないかぎり、ステップ２３０に示したように、電子装置に対しては電圧 スケーリングも周波数スケーリングも実行されない。 あるいは、電子装置がバッテリ電源から電力を受けている場合、ユーザが電子 装置による電力消費量を削減するために２つの電力節約モードの少なくとも一方 をイネーブルしたかどうかを判定する必要がある。最初に検査すべき電力モード は、このハードウェア製品が「デターボ・モード」であるかどうかということで ある（ステップ２１０）。デターボ・モードでは、ユーザは（ユーザセットアッ プ時に）電子装置の所望の動作周波数を選択的に、最大動作周波数よりも低い値 に設定する。これは、ラップトップ・コンピュータでは、コンピュータ上に配置 されたスイッチを押すことによって実行することができる。この電子装置を使用 しているハードウェア製品がデターボ・モードである場合、電子装置の電圧およ び周波数が構成に応じて適切にスケーリングされる（ステップ２２５）。 しかし、ハードウェア製品がデターボ・モードをサポートするように構成され ていない場合、ユーザが、「消費電力非線形スロットリング」（「ＤＮＬＴ」） モード（ステップ２１５）と呼ばれる第２の電力節約モードをイネーブルしたか どうかに関する第２の判定が下される。このモードがユーザによってイネーブル されていない場合、ステップ２００および２１０に関連する条件が矛盾を示して いないかぎり、ソフトウェアは、電子装置が経験するアイドル時間の量に基づい て電子装置の電圧および周波数を透過的に変更する（ステップ２２５）。ＤＮＬ Ｔモードがディスエーブルされている場合は、電圧スケーリングおよび周波数ス ケーリングは実行されない。そうでない場合、ＤＮＬＴモードがイネーブルされ 、電子装置が頻繁にアイドル時間を経験し、それによって、装置の全能力が使用 されていることが示されているときは、電子装置が最大性能で動作するまで電子 装置に対して電圧スケーリングおよび周波数スケーリングが実行される（ステッ プ２２０、２２５）。ＤＮＬＴモードがイネーブルされ、電子装置が全能力で動 作している場合、電子装置に対して電圧スケーリングおよび周波数スケーリング が実行されることはない（ステップ２２０、２３０）。このプロセスが継続し、 電子装置が監視されてその性能が最適化され、特に電力消費量が削減される。 本明細書で説明した本発明は、本発明の趣旨および範囲から逸脱せずに、前述 の実施形態とは異なる、当業者には明白な多数の実施形態として設計することが できる。したがって、本発明は下記の請求の範囲に関して評価すべきである。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成９年１２月１９日（１９９７．１２．１９） 【補正内容】 補正請求の範囲 １．電子装置で使用する電力制御回路であって、 スケーリング可能な周波数を有するクロック信号を供給するクロック生成回路 と、 スケーリング可能な電圧を有する電源信号を与える電源回路と、 前記クロック生成回路および前記電源回路に結合され、事象に応答して第１お よび第２の信号を生成して電子装置による電力の使用度を下記の（ｉ）、（ii） のように動的に制御するコントローラと を備える電力制御回路。 （ｉ）クロック信号の周波数を低減し、それに続いて電源信号の電圧を低減して 電力使用度を低減する、あるいは（ii）電圧を増大し、それに続いて周波数を増 大することによって電力使用度を増大する。 ２．さらに、電子装置の温度を監視し、前記事象を検出したときにコントロー ラに第３の信号を出力する温度検出回路を備えることを特徴とする請求項１に記 載の電力制御回路。 ３．前記温度検出回路が、 電子装置に結合された温度検知装置と、 温度検知装置とコントローラに結合され、温度検知装置から信号を受け取り、 その信号を必要な温度レベルと比較し、信号をアサート時に電子装置がサーマル ・バンドを超えたことを示す第３の信号に転送する温度比較ロジックとを含むこ とを特徴とする請求項２に記載の電力制御回路。 ４．前記コントローラが、スケーリング可能な周波数の調整を行うために使用 される周波数スルーイング定数を含むクロック速度記憶要素と、スケーリング可 能な電圧の調整を行うために使用される電圧スルーイング定数を含むコア電圧記 憶要素とを含むことを特徴とする請求項１に記載の電力制御回路。 ５．前記クロック生成回路が、前記第１の信号を受け取ったときにスケーリン グ可能なクロック信号の動作周波数を低減することを特徴とする請求項１に記載 の電力制御回路。 ６．前記コントローラがさらに、電子装置がその実行時間のうちの少なくとも 所定の割合の間アイドル状態であるかどうかを検出し、それに応答して、前記第 １および第２の信号を出力して電子装置の周波数スケーリングおよび電圧スケー リングを開始することを特徴とする請求項１に記載の電力制御回路。 ７．電子装置用の電力制御回路であって、 少なくとも電子装置に供給されるクロック信号の動作周波数をスケーリングす るクロック手段と、 電子装置に供給される電圧をスケーリングする電力手段と、 少なくとも、電子装置がその実行時間のうちの所定の割合の間アイドル状態で あるかどうかを検出し、電子装置が実行時間のうちの少なくとも所定の割合の間 アイドル状態であるときに複数の制御信号を出力して、電子装置に供給される動 作周波数および電圧の動的スケーリングを開始するようにクロック手段および電 力手段に結合された制御手段。 ８．前記制御手段が、クロック速度記憶要素と、コア電圧記憶要素と、停止サ イクル検出記憶要素とを含むことを特徴とする請求項７に記載の電力制御回路。 ９．前記クロック手段が、停止サイクル検出記憶要素がセットされたことを検 出したときにクロック信号の動作周波数を低減することを特徴とする請求項８に 記載の電力制御回路。 １０．さらに、電子装置の温度を監視し、電子装置がサーマル・バンドを超え たときに信号を生成する温度検出手段を備えることを特徴とする請求項７に記載 の電力制御回路。 １１．前記温度検出手段が、 電子装置の温度を検知する検知手段と、 その検知手段から温度信号を受け取り、温度信号を、アサート時に、電子装置 がサーマル・バンドを超えたことを示す信号としてディジタル化するように検知 手段に結合された比較手段とを含むことを特徴とする請求項１０に記載の電力制 御回路。 １２．前記クロック手段が、温度検出手段が信号をアサートしたときに、電子 装置に供給されるクロック信号の動作周波数を低減することを特徴とする請求項 １０に記載の電力制御回路。 １３．前記電源手段が、クロック信号の動作周波数が低減された後に、電子装 置に供給される電圧を低減することを特徴とする請求項１２に記載の電力制御回 路。 １４．コンピュータ・システムであって、 プロセッサと、 プロセッサに結合され、 第１の信号に応答して、スケーリング可能な周波数を有するクロック信号 をプロセッサに供給するクロック生成回路と、 第２の信号に応答して、スケーリング可能な電圧を有する電源信号を前記 プロセッサに与える電源回路と、 クロック生成回路および電源回路に結合され、事象に応答して第１および 第２の信号を生成してプロセッサによる電力の使用度を動的に制御し、電力の使 用度を増分的に増減させてプロセッサによる性能と電力使用度と間の所望の兼ね 合いを図ることのできるコントローラと を備えるコンピュータ・システム。 １５．前記電力制御回路がさらに、電子装置の温度を監視し、事象を検出した ときにコントローラに第３の信号を出力する温度検出回路を備えることを特徴と する請求項１４に記載のコンピュータ・システム。 １６．前記電力制御回路の温度検出回路によって検出される事象が、電子装置 がサーマル・バンドを超える条件を含むことを特徴とする請求項１５に記載のコ ンピュータ・システム。 １７．前記電力制御回路の温度検出回路が、 プロセッサに結合された温度検知装置と、 その温度検知装置とコントローラに結合され、温度検知装置から信号を受け取 り、その信号を比較してプロセッサがサーマル・バンドを超えたかどうかを確認 し、第３の信号を、プロセッサがサーマル・バンドを超えたことを示すアサート 状態で伝送する、温度比較ロジックとを含むことを特徴とする請求項１６に記載 のコンピュータ・システム。 １８．前記電力制御回路のコントローラがクロック速度記憶要素とコア電圧記 憶要素とを含むことを特徴とする請求項１４に記載のコンピュータ・システム。 １９．前記クロック生成回路が、第１の信号を受け取ったときにスケーリング 可能なクロック信号の動作周波数を低減することを特徴とする請求項１４に記載 のコンピュータ・システム。 ２０．前記電源回路が、第２の信号を受け取ったときに、電源信号を通じて与 えられたスケーリング可能な電圧を低減することを特徴とする請求項１９に記載 のコンピュータ・システム。 ２１．前記電力制御回路の前記コントローラがさらに、プロセッサがその実行 時間のうちの少なくとも所定の割合の間アイドル状態であるかどうかを検出し、 それに応答して、第１および第２の信号を出力してプロセッサの周波数スケーリ ングおよび電圧スケーリングを開始することを特徴とする請求項１４に記載のコ ンピュータ・システム。 ２２．コンピュータ・システムであって、 情報を処理するプロセッサ手段と、 コンピュータ・システム内部で情報を転送するバス手段と、 プロセッサ手段とバス手段との間で情報を転送するためにプロセッサ手段およ びバス手段に結合されたシステム制御手段と、 少なくともプロセッサによる電力消費量を低減する電力制御手段とを備え、そ の電力制御手段が、 プロセッサ手段がその実行時間のうちの所定の割合の間アイドル状態であるか どうかを検出し、プロセッサ手段が実行時間のうちの所定の割合の間アイドル状 態であるときに第１および第２の信号を出力してプロセッサ手段の周波数スケー リングおよび電圧スケーリングを開始する制御手段と、 少なくともプロセッサ手段に供給されるクロック信号の動作周波数をスケーリ ングするクロック手段と、 プロセッサ手段に与えられた電圧をスケーリングする電力手段と、 電子装置がその実行時間のうちの所定の割合の間アイドル状態であるかどうか を検出し、電子装置が実行時間のうちの少なくとも所定の割合の間アイドル状態 であるときに複数の制御信号を出力して電子装置の周波数スケーリングおよび電 圧スケーリングを開始するために、クロック手段および電力手段に結合された制 御手段と を含むことを特徴とするコンピュータ・システム。 ２３．前記電力制御手段の制御手段が、クロック速度記憶要素と、コア電圧記 憶要素と、停止サイクル検出記憶要素とを含むことを特徴とする請求項２２に記 載のコンピュータ・システム。 ２４．前記電力制御手段がさらに、プロセッサ手段の温度を監視し、プロセッ サ手段がサーマル・バンドを超えたときに信号を生成する温度検出手段を備える ことを特徴とする請求項２２に記載のコンピュータ・システム。 ２５．前記電力制御手段の温度検出手段が、 プロセッサ手段の温度を検知する検知手段と、 その検知手段から温度信号を受け取り、その温度信号を、アサート時に、プロ セッサ手段がサーマル・バンドを超えたことを示す信号としてディジタル化する ために検知手段に結合された比較手段とを含むことを特徴とする請求項２４に記 載のコンピュータ・システム。 ２６．前記クロック手段は、温度検出手段が信号をアサートしたときに、クロ ック信号の動作周波数を低減することを特徴とする請求項２５に記載のコンピュ ータ・システム。 ２７．前記電源手段が、クロック信号の動作周波数の低減後に、プロセッサ手 段に供給される電圧を低減することを特徴とする請求項２６に記載のコンピュー タ・システム。 ２８．電子装置による電力消費量を制御する方法であって、 電子装置による電力消費量を低減する必要がある第１の条件が存在するかどう かを判定するステップと、 第１の条件が存在する場合に、電子装置に供給されるクロッキング信号の動作 周波数をスケーリングするステップと、 第１の条件が存在する場合に、動作周波数のスケーリングに続いて、電子装置 に供給される電圧をスケーリングするステップと を含むことを特徴とする方法。 ２９．前記第１の条件が存在するかどうかを判定するステップが、電子装置が 特定のサーマル・バンドよりも高い温度で動作しているかどうかを判定するステ ップを含むことを特徴とする請求項２８に記載の方法。 ３０．方法がさらに、 電子装置がバッテリ源と電力アウトレットのうちの一方に結合されているかど うかを判定し、 電子装置が前記バッテリ源に結合されている場合に、 電子装置がその実行時間と比べて少なくとも所定の割合のアイドル時間を 経験しているかどうかを判定し、 電子装置が少なくとも所定の割合のアイドル時間を経験している場合に、 電子装置に供給されるクロッキング信号の動作周波数をスケーリングし、 電子装置が少なくとも所定の割合のアイドル時間を経験している場合に、 電子装置に供給される電圧をスケーリングし、 電子装置が電力アウトレットに結合されている場合に、 動作周波数および前記電圧で電子装置を操作するステップを含むことを特徴とす る請求項２９に記載の方法。 ３１．前記温度検出回路によって検出される事象が、電子装置がサーマル・バ ンドを超える条件を含むことを特徴とする請求項２に記載の電力制御回路。 ３２．電子装置の電力消費量および性能を制御する方法であって、 電子装置の性能を高めるために電子装置による電力使用度を増大させることを 必要とする第１の条件が存在するかどうかを判定するステップと、 第１の条件が存在する場合に、電子装置に供給される電圧を増大するステップ と、 第１の条件が存在する場合に、電圧の増大後に、電子装置に供給されるクロッ キング信号の動作周波数を増大するステップと を含むことを特徴とする方法。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ， ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，Ｇ Ｅ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ， ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，Ｐ Ｌ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ， ＶＮ (72)発明者 ジャクソン，ロバート・ティ アメリカ合衆国・95134・カリフォルニア 州・サン ホゼ・カミル サークル・419 −15 (72)発明者 セニク，ボリス アメリカ合衆国・95117・カリフォルニア 州・サン ホゼ・ポーク レーン・1020 (72)発明者 マター，ユージン・ピイ アメリカ合衆国・95630・カリフォルニア 州・フォルサム・ビッグ バレー コー ト・103 (72)発明者 ガンター，スティーブン・エイチ アメリカ合衆国・95630・カリフォルニア 州・フォルサム・マノック コート・103

Claims (1)

1. 【特許請求の範囲】 １．電子装置で使用できるようになされた電力制御回路であって、 第１の信号に応答して、スケーリング可能なクロック信号を電子装置に供給す るクロック生成回路と、 第２の信号に応答して、スケーリング可能な電圧を有する電源信号を電子装置 に与える電源回路と、 前記クロック生成回路および前記電源回路に結合され、事象に応答して前記第 １および第２の信号を生成し電子装置による電力の使用度を動的に制御するコン トローラとを備える電力制御回路。 ２．前記温度検出回路が、 電子装置に結合された温度検知装置と、 前記温度検知装置および前記コントローラに結合され、前記温度検知装置から 信号を受け取り、前記信号を必要な温度レベルと比較し、前記信号を、アサート 時に電子装置が前記サーマル・バンドを超えたことを示す前記第３の信号に転送 する、温度比較ロジックとを含むことを特徴とする請求項３２に記載の電力制御 回路。 ３．前記コントローラがクロック速度記憶要素とコア電圧記憶要素とを含むこ とを特徴とする請求項１に記載の電力制御回路。 ４．前記クロック生成回路が、前記第１の信号を受け取ったときに前記スケー リング可能なクロック信号の動作周波数を低減することを特徴とする請求項１に 記載の電力制御回路。 ５．前記電源回路が、前記スケーリング可能なクロッキングの前記動作周波数 が低減された後、前記第２の信号を受け取ったときに、前記電源信号を通じて与 えられた前記スケーリング可能な電圧を低減することを特徴とする請求項４に記 載の電力制御回路。 ６．前記コントローラがさらに、電子装置がその実行時間のうちの少なくとも 所定の割合の間アイドル状態であるかどうかを検出し、それに応答して、前記第 １および第２の信号を出力して電子装置の周波数スケーリングおよび電圧スケー リングを開始することを特徴とする請求項１に記載の電力制御回路。 ７．電子装置用の電力制御回路であって、 前記電子装置がその実行時間のうちの所定の割合の間アイドル状態であるかど うかを検出し、前記電子装置が前記実行時間のうちの所定の割合の間アイドル状 態であるときに前記第１および第２の信号を出力して電子装置の周波数スケーリ ングおよび電圧スケーリングを開始する制御手段と、 少なくとも電子装置に供給されるクロック信号の動作周波数をスケーリングす るクロック手段と、 電子装置に供給される電圧をスケーリングする電力手段と、 電子装置がその実行時間のうちの所定の割合の間アイドル状態であるかどうか を検出し、前記電子装置が前記実行時間のうちの少なくとも前記所定の割合の間 アイドル状態であるときに複数の制御信号を出力して電子装置の動的周波数スケ ーリングおよび動的電圧スケーリングを開始する制御手段とを備えることを特徴 とする電力制御回路。 ８．前記制御手段が、クロック速度記憶要素と、コア電圧記憶要素と、停止サ イクル検出記憶要素とを含むことを特徴とする請求項７に記載の電力制御回路。 ９．前記停止サイクル検出記憶要素が１ビット・レジスタであることを特徴と する請求項８に記載の電力制御回路。 １０．前記クロック手段が、前記停止サイクル検出記憶要素がセットされたこ とを検出したときに前記クロック信号の前記動作周波数を低減することを特徴と する請求項９に記載の電力制御回路。 １１．さらに、電子装置の温度を監視し、電子装置がサーマル・バンドを超え たときに信号を生成する温度検出手段を備えることを特徴とする請求項７に記載 の電力制御回路。 １２．前記温度検出手段が、 電子装置の前記温度を検知する検知手段と、 前記検知手段から温度信号を受け取り、前記温度信号を、アサート時に、電子 装置が前記サーマル・バンドを超えたことを示す前記信号としてディジタル化す るために、前記検知手段に結合された比較手段とを含むことを特徴とする請求項 ７に記載の電力制御回路。 １３．前記クロック手段が、前記温度検出手段が前記信号をアサートしたとき に、電子装置に供給される前記クロック信号の前記動作周波数を低減することを 特徴とする請求項１２に記載の電力制御回路。 １４．前記電源手段が、前記クロック信号の前記動作周波数が低減された後に 、電子装置に供給される前記電圧を低減することを特徴とする請求項１３に記載 の電力制御回路。 １５．コンピュータ・システムであって、 情報を処理するように構成されたプロセッサと、 前記プロセッサとシステム・バスとの間で前記情報を転送するように構成され たシステム・コントローラと、 前記システム・バス自体に結合された少なくとも１つの周辺装置へ前記情報を 転送するように構成された前記システム・バスと、 電力制御回路とを備え、前記電力制御回路が、 第１の信号に応答して、スケーリング可能なクロック信号を前記プロセッサに 供給するクロック生成回路と、 第２の信号に応答して、スケーリング可能な電圧を有する電源信号を前記プロ セッサ装置に与える電源回路と、 前記クロック生成回路および前記電源回路に結合され、事象に応答して前記第 １および第２の信号を生成し前記プロセッサによる電力の使用度を動的に制御す るコントローラとを備えることを特徴とするコンピュータ・システム。 １６．前記電力制御回路の前記温度検出回路が、 前記プロセッサに結合された温度検知装置と、 前記温度検知装置および前記コントローラに結合され、前記温度検知装置から 信号を受け取り、前記信号を比較して前記プロセッサがサーマル・バンドを超え たかどうかを確認し、前記第３の信号を、前記プロセッサが前記サーマル・バン ドを超えたことを示すアサート状態で伝送する、温度比較ロジックとを含むこと を特徴とする請求項３５に記載のコンピュータ・システム。 １７．前記電力制御回路の前記コントローラがクロック速度記憶要素とコア電 圧記憶要素とを含むことを特徴とする請求項１５に記載のコンピュータ・システ ム。 １８．前記クロック生成回路が、前記第１の信号を受け取ったときにスケーリ ング可能なクロック信号の動作周波数を低減することを特徴とする請求項１５に 記載のコンピュータ・システム。 １９．前記電源回路が、前記第２の信号を受け取ったときに、前記電源信号を 通じて与えられた前記スケーリング可能な電圧を低減することを特徴とする請求 項１８に記載の電力制御回路。 ２０．前記電力制御回路の前記コントローラがさらに、前記プロセッサがその 実行時間のうちの少なくとも所定の割合の間アイドル状態であるかどうかを検出 し、それに応答して、前記第１および第２の信号を出力して前記プロセッサの周 波数スケーリングおよび電圧スケーリングを開始することを特徴とする請求項１ ５に記載の電力制御回路。 ２１．コンピュータ・システムであって、 情報を処理するプロセッサ手段と、 コンピュータ・システム内部で前記情報を転送するバス手段と、 前記プロセッサ手段と前記バス手段との間で前記情報を転送するために前記プ ロセッサ手段および前記バス手段に結合されたシステム制御手段と、 少なくとも前記プロセッサによる電力消費量を低減する電力制御手段とを備え 、前記電力制御手段が、 前記プロセッサ手段がその実行時間のうちの所定の割合の間アイドル状態であ るかどうかを検出し、前記プロセッサ手段が前記実行時間のうちの前記所定の割 合の間アイドル状態であるときに第１および第２の信号を出力して前記プロセッ サ手段の周波数スケーリングおよび電圧スケーリングを開始する制御手段と、 少なくとも前記プロセッサ手段に供給されるクロック信号の動作周波数をスケ ーリングするクロック手段と、 前記プロセッサ手段に与えられた電圧をスケーリングする電力手段と、 電子装置がその実行時間のうちの所定の割合の間アイドル状態であるかどうか を検出し、前記電子装置が前記実行時間のうちの少なくとも前記所定の割合の間 アイドル状態であるときに複数の制御信号を出力して電子装置の周波数スケーリ ングおよび電圧スケーリングを開始するために、前記クロック手段および前記電 力手段に結合された制御手段とを含むことを特徴とするコンピュータ・システム 。 ２２．前記電力制御手段の前記制御手段が、クロック速度記憶要素と、コア電 圧記憶要素と、停止サイクル検出記憶要素とを含むことを特徴とする請求項２１ に記載のコンピュータ・システム。 ２３．前記停止サイクル検出記憶要素が１ビット・レジスタであることを特徴 とする請求項２２に記載のコンピュータ・システム。 ２４．前記クロック手段が、前記停止サイクル検出記憶要素がセットされたこ とを検出したときに前記クロック信号の前記動作周波数を低減することを特徴と する請求項２３に記載のコンピュータ・システム。 ２５．前記電力制御手段がさらに、前記プロセッサ手段の温度を監視し、前記 プロセッサ手段がサーマル・バンドを超えたときに信号を生成する温度検出手段 を備えることを特徴とする請求項２１に記載のコンピュータ・システム。 ２６．前記電力制御手段の前記温度検出手段が、 前記プロセッサ手段の前記温度を検知する検知手段と、 前記検知手段から温度信号を受け取り、前記温度信号を、アサート時に、前記 プロセッサ手段が前記サーマル・バンドを超えたことを示す前記信号としてディ ジタル化するために、前記検知手段に結合された比較手段とを含むことを特徴と する請求項２５に記載のコンピュータ・システム。 ２７．前記クロック手段が、前記温度検出手段が前記信号をアサートしたとき に、前記クロック信号の動作周波数を低減することを特徴とする請求項２６に記 載のコンピュータ・システム。 ２８．前記電源手段が、前記クロック信号の前記動作周波数の後に、前記プロ セッサ手段に供給される前記電圧を低減することを特徴とする請求項２７に記載 のコンピュータ・システム。 ３２．さらに、電子装置の温度を監視し、前記事象を検出したときに前記コン トローラに第３の信号を出力する温度検出回路を備えることを特徴とする請求項 １に記載の電力制御回路。 ３３．前記温度検出回路によって検出される前記事象が、電子装置がサーマル ・バンドを超える条件を含むことを特徴とする請求項３２に記載の電力制御回路 。 ３４．前記電力制御回路がさらに、電子装置の温度を監視し、前記事象を検出 したときに前記コントローラに第３の信号を出力する温度検出回路を備えること を特徴とする請求項１５に記載のコンピュータ・システム。 ３５．前記電力制御回路の前記温度検出回路によって検出される前記事象が、 電子装置がサーマル・バンドを超える条件を含むことを特徴とする請求項３４に 記載のコンピュータ・システム。