JP4825789B2

JP4825789B2 - 情報処理装置及び不揮発性半導体メモリドライブ

Info

Publication number: JP4825789B2
Application number: JP2007338083A
Authority: JP
Inventors: 寿夫塚澤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-12-27
Filing date: 2007-12-27
Publication date: 2011-11-30
Anticipated expiration: 2027-12-27
Also published as: CN101482770A; US20090171513A1; CN102360240A; CN101482770B; CN102360240B; CN102323851B; JP2009157829A; CN102323851A; US20120271482A1

Description

本発明は、情報処理装置及び不揮発性半導体メモリドライブに関する。

従来、メモリチップ、温度センサ及び温度検出回路を備えたメモリモジュールが知られている（例えば、特許文献１参照）。

このメモリモジュールは、基板上に実装されたメモリチップと、メモリチップの温度を測定する温度センサと、温度センサにより測定された温度と予め設定された設定温度とを比較する温度検出回路とを備える。したがって、メモリモジュールは、温度センサによりメモリチップの温度を測定し、その測定した温度が設定温度を超えているか否かを温度検出回路により検出することができる。
特開２００７−２５７０６２号公報

しかし、従来のメモリモジュールによると、温度センサによる温度の測定対象はメモリチップであるため、基板上にメモリチップの他に更に熱源となる部品やメモリチップが実装された領域よりも高温となる領域が存在する場合には、そのような部品や領域を含めて温度センサによる温度の測定対象とするができないという問題がある。

従って、本発明の目的は、不揮発性半導体メモリとメモリコントローラとの間に位置する領域であって、基板の他の領域に比較して高温になる領域の温度を測定することができる情報処理装置及び不揮発性半導体メモリドライブを提供することにある。

本発明は上記目的を達成するため、情報処理装置本体と、前記情報処理装置本体内に外気を吸入し装置内部を冷却する冷却ファンと、前記情報処理装置本体内に設けられたＣＰＵと、前記情報処理装置本体内に設けられ、前記ＣＰＵが実装されたメイン回路基板に接続された不揮発性半導体メモリドライブとを備え、前記不揮発性半導体メモリドライブは、基板と、前記基板上に設けられた複数の不揮発性半導体メモリと、前記基板上に設けられて前記複数の不揮発性半導体メモリの動作を制御するメモリコントローラと、前記メモリコントローラと前記複数の不揮発性半導体メモリのうち１つの前記不揮発性半導体メモリとの間に設けられた温度センサとを有し、前記メモリコントローラは、前記温度センサにより検出された温度が規定値を超えているとき、前記ＣＰＵからの要求に対し、自己の応答性能を低下させることを特徴とする情報処理装置を提供する。

また、本発明は上記目的を達成するため、基板と、前記基板上に設けられた複数の不揮発性半導体メモリと、前記基板上に設けられて前記複数の不揮発性半導体メモリの動作を制御するメモリコントローラと、前記メモリコントローラと前記複数の不揮発性半導体メモリのうち１つの前記不揮発性半導体メモリとの間に設けられた温度センサとを備え、前記メモリコントローラは、前記温度センサにより検出された温度が規定値を超えているとき、外部からの要求に対し、自己の応答性能を低下させることを特徴とする不揮発性半導体メモリドライブを提供する。

本発明によれば、不揮発性半導体メモリとメモリコントローラとの間に位置する領域であって、基板の他の領域に比較して高温になる領域の温度を測定することができる。

以下に、本発明の情報処理装置の実施の形態を、図面を参照して詳細に説明する。

［第１の実施の形態］
（情報処理装置の構成）
図１は、本発明の第１の実施の形態に係る情報処理装置の外観を示す概略図である。この情報処理装置１は、本体２と、本体２に取り付けられた表示ユニット３とから構成されている。

本体２は、箱状の筐体４を有し、その筐体４は、上壁４ａ、周壁４ｂ及び下壁４ｃを備える。筐体４の上壁４ａは、情報処理装置１を操作するユーザに近い側から順にフロント部４０、中央部４１及びバック部４２を有する。下壁４ｃは、この情報処理装置１が置かれる設置面に対向する。周壁４ｂは、前壁４ｂａ、後壁４ｂｂ及び左右の側壁４ｂｃ，４ｂｄを有する。

フロント部４０は、ポインティングデバイスであるタッチパッド２０と、パームレスト２１と、情報処理装置１の各部の動作に連動して点灯するＬＥＤ２２とを備える。

中央部４１は、文字情報等を入力可能なキーボード２３ａが取り付けられるキーボード載置部２３を備える。

バック部４２は、着脱可能に取り付けられたバッテリパック２４と、バッテリパック２４の右側に情報処理装置１の電源を投入するための電源スイッチ２５と、バッテリパック２４の左右に表示ユニット３を回転可能に支持する一対のヒンジ部２６ａ，２６ｂとを備える。

筐体４の左の側壁４ｂｃには、筐体４内から外部に対して風Ｗを排出する排出口２９が設けられている。また、右の側壁４ｂｄには、例えば、ＤＶＤ等の光記憶媒体にデータを読み書き可能なＯＤＤ（Optical Disc Drive）２７と、各種のカード２８０が出し入れされるカードスロット２８とが配置されている。

筐体４は、周壁４ｂの一部及び上壁４ａを含む筐体カバーと、周壁４ｂの一部及び下壁４ｃを含む筐体ベースとにより形成されている。筐体カバーは、筐体ベースに対して着脱自在に組み合わされ、筐体ベースとの間に収容空間を形成する。この収容空間には、不揮発性半導体メモリドライブとしてのＳＳＤ（Solid State Drive）１０等が収容される。なお、ＳＳＤ１０の詳細は後述する。

表示ユニット３は、開口部３０ａを有するディスプレイハウジング３０と、表示画面３１ａに画像を表示可能なＬＣＤ等からなる表示部３１とを備える。表示部３１はディスプレイハウジング３０に収容され、表示画面３１ａは開口部３０ａを通じてディスプレイハウジング３０の外部に露出している。

図２は、本体２の平面図であり、図３は、本体２を下方から見た下面図である。筐体４内のレイアウトを示すために、図２では筐体カバー５を省略し、図３では筐体ベース６を省略している。筐体カバー５及び筐体ベース６には、複数のボス４３が設けられている。

筐体４内には、上述のＳＳＤ１０、バッテリパック２４、ＯＤＤ２７及びカードスロット２８の他に、メイン回路基板１１、拡張モジュール１２及びファン１３等が収容されている。

メイン回路基板１１は、複数の電子部品が実装され、複数の電子部品が機能することにより所定の動作を行うユニットである。また、メイン回路基板１１は、コネクタ１１０に結合されたケーブル１１０ａを介してＳＳＤ１０に接続されるとともに、図示しないケーブルを介してバッテリパック２４、ＯＤＤ２７、カードスロット２８、拡張モジュール１２及びファン１３等に接続されている。

ＯＤＤ２７は、筐体４内に収容されるケース２７０と、ケース２７０内に引き出し可能に収容されるとともに光記憶媒体を載せるディスクトレイ２７１とを有する。

カードスロット２８は、例えば、ＰＣカードスロットやＥｘｐｒｅｓｓＣａｒｄ(登録商標)スロット等の規格により形状が定められている。

拡張モジュール１２は、拡張回路基板１２０と、拡張回路基板１２０に設けられたカードソケット１２１と、カードソケット１２１に挿入された拡張モジュール基板１２２とを備える。カードソケット１２１は、例えば、Ｍｉｎｉ−ＰＣＩ等の規格に基づいており、拡張モジュール基板１２２は、例えば、３Ｇ（3rd Generation）モジュール、テレビチューナー、ＧＰＳモジュール、及びＷｉｍａｘ(登録商標)モジュール等が挙げられる。

ファン１３は、筐体４内を送風に基づいて冷却する冷却部であり、筐体４内の空気を排出口２９を介して風Ｗとして外部に排出する。

ＳＳＤ１０は、基板１００を備え、その基板１００が有する面１００ａには、温度センサ１０１、コネクタ１０２及び制御部（メモリコントローラ）１０３等が実装されている。筐体４内において、ＳＳＤ１０は、ファン１３により筐体４内から外部にかけての風Ｗの上流側に制御部１０３が位置し、風Ｗの下流側に温度センサ１０１が位置するように収容されている。

図４は、情報処理装置の概略構成を示すブロック図である。この情報処理装置１は、上述のＳＳＤ１０、拡張モジュール１２、ファン１３、タッチパッド２０、キーボード２３ａ、ＬＥＤ２２、電源スイッチ２５、ＯＤＤ２７、カードスロット２８及び表示部３１の他に、各部を制御する組込システムであるＥＣ（Embedded Controller）１１１と、ＢＩＯＳ（Basic Input Output System）１１２ａを格納するフラッシュメモリ１１２と、ＬＳＩ（Large Scale Integration）チップであり各種バス及びＩ／Ｏコントローラ（主制御部）として機能するサウスブリッジ１１３と、ＬＳＩチップであり後述するＣＰＵ（Central Processing Unit）１１５、ＧＰＵ（Graphic Processing Unit）１１６、メインメモリ１１７及び各種バスとの接続を制御するノースブリッジ１１４と、各種信号を演算処理するＣＰＵ１１５と、映像信号を演算処理して表示制御するＧＰＵ１１６と、ＣＰＵ１１５により読み書きされるメインメモリ１１７とを有する。

なお、ＥＣ１１１、フラッシュメモリ１１２、サウスブリッジ１１３、ノースブリッジ１１４、ＣＰＵ１１５、ＧＰＵ１１６及びメインメモリ１１７は、メイン回路基板１１に実装された電子部品である。

（ＳＳＤの構成）
図５は、ＳＳＤの外観の一例を示す斜視図である。このＳＳＤ１０は、面１００ａ〜１００ｆを有する基板１００を備え、基板１００の面１００ａにそれぞれ実装された温度センサ１０１、コネクタ１０２、制御部１０３、８つのＮＡＮＤメモリ１０４Ａ〜１０４Ｈ及びＤＲＡＭ１０５を備える。このＳＳＤ１０は、データやプログラムを記憶し、電源を供給しなくても記録が消えない外部記憶装置である。従来のハードディスクドライブのような磁気ディスクやヘッド等の駆動機構を持たないが、基板１００上に実装される８つのＮＡＮＤメモリ１０４Ａ〜１０４Ｈの記憶領域に、ＯＳ（Operating System）等のプログラム、ユーザやソフトウエアの実行に基づいて作成されたデータ等を従来のハードディスクドライブと同様に読み書き可能に長期的に保存でき、情報処理装置１の起動ドライブとして動作することのできる不揮発性半導体メモリからなるドライブである。

図６は、ＳＳＤの概略構成を示すブロック図である。制御部１０３は、温度センサ１０１、コネクタ１０２、８つのＮＡＮＤメモリ１０４Ａ〜１０４Ｈ、ＤＲＡＭ１０５、及び電源回路１０６にそれぞれ接続されている。また、制御部１０３は、コネクタ１０２を介してホスト装置８に接続され、必要に応じて外部装置９に接続される。

電源７は、バッテリパック２４又は図示しないＡＣアダプタであり、例えば、ＤＣ３．３Ｖがコネクタ１０２を介して電源回路１０６に供給される。また、電源７は、情報処理装置１全体に対して電力を供給する。

ホスト装置８は、本実施の形態ではメイン回路基板１１であり、メイン回路基板１１に実装されたサウスブリッジ１１３と制御部１０３との間が接続されている。サウスブリッジ１１３と制御部１０３との間は、例えば、シリアルＡＴＡ等の規格に基づいてデータの送受信が行われる。

外部装置９は、情報処理装置１とは異なる他の情報処理装置である。外部装置９は、情報処理装置１から取り外されたＳＳＤ１０に対して、例えば、ＲＳ−２３２Ｃ等の規格に基づいて制御部１０３に接続され、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されたデータを読み出す機能を有する。

（ＳＳＤの各部の構成）
基板１００は、例えば、１．８インチタイプ又は２．５インチタイプのＨＤＤ（Hard disk drive）と同等の外形サイズを有する。なお、本実施の形態では、１．８インチタイプと同等である。また、基板１００を筐体４に固定するための複数の貫通穴１００ｇを有する。

温度センサ１０１は、基板１００上において、ともに熱源となる制御部１０３とＮＡＮＤメモリ１０４Ａ〜１０４Ｈとの間に設けられている。図５の例では、温度センサ１０１は、制御部１０３とＮＡＮＤメモリ１０４Ａ〜１０４Ｈによって囲まれるように基板の中央付近に設けられ、その位置における温度を測定する。温度センサ１０１により測定された測定温度は、温度情報として制御部１０３に送られる。なお、本実施の形態では、半導体のＰＮ接合部の電圧が温度により変化する特性を利用した半導体温度センサを用いたが、例えば、サーミスタ等の他の方式による温度センサを用いてもよい。

上記の位置に設けられた温度センサ１０１による測定温度は、ＳＳＤ１０が動作中の場合は、例えば、５０℃〜６０℃であり、基板１００の他の領域に比較して１０℃程度高い。

制御部１０３は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対する動作を制御する。具体的には、制御部１０３は、ホスト装置８からの要求に応じて、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対するデータの読み書きを制御する。データの転送速度は、例えば、データ読み出し時で１００ＭＢ／Ｓｅｃ、書き込み時で４０ＭＢ／Ｓｅｃである。

制御部１０３は、温度センサ１０１から温度情報を一定の周期で取得し、温度情報が示す測定温度が予め設定された規定値を超えているとき、ホスト装置に対するレスポンスを低下させる。レスポンスを低下させる動作は、ＳＳＤ１０が有する処理能力の一部を制限する動作として、例えば、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈから読み出したデータをホスト装置８に転送する際の転送速度の低下や、制御部１０３とＮＡＮＤメモリメモリ１０４Ａ〜１０４Ｈとの間の転送速度の低下等が挙げられる。

また、制御部１０３は、測定温度が規定値を超えているとき、その旨を示す情報として警告信号をホスト装置８に出力する。なお、制御部１０３は、警告信号の代わりに温度情報自体をホスト装置８に出力してもよい。

また、制御部１０３は、その取得した温度情報をその取得した取得日時とともにＮＡＮＤメモリ１０４Ａ〜１０４Ｈの所定のアドレスに書き込む。

ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、長辺と短辺からなる外形を有し、例えば、その厚みは３ｍｍである。ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、基板１００上で非対称な配置に実装されている。すなわち、図５の例では、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈのうち４つのＮＡＮＤメモリ１０４Ａ〜１０４Ｄは、長辺が略平行になるように揃えた状態で配置され、他の４つのＮＡＮＤメモリ１０４Ｅ〜１０４Ｈは、短辺と長辺とが対向するように組み合わされた状態で配置されている。なお、ＮＡＮＤメモリは、基板１００の面１００ｂにも実装されていてもよい。

ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、１つの記憶容量が、例えば、１６ＧＢの不揮発性の半導体メモリであって、例えば、１つのメモリセルに２ビットを記録可能なＭＬＣ（Multi Level Cell）−ＮＡＮＤメモリ（多値ＮＡＮＤメモリ）である。ＭＬＣ−ＮＡＮＤメモリは、ＳＬＣ（Single Level Cell）−ＮＡＮＤメモリに比較して、一般に書き換え可能回数は劣るが、記憶容量の大容量化は容易である。また、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、設置された環境温度によりデータを保持可能な期間が変動する特性を有する。

ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、制御部１０３の制御により書き込まれたデータを記憶するとともに、温度情報及び取得日時を温度履歴として記憶する。

ＤＲＡＭ１０５は、制御部１０３の制御によりＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対するデータの読み書きが行われる際に一時的にデータが格納されるバッファである。

コネクタ１０２は、シリアルＡＴＡ等の規格に基づいた形状を有する。なお、制御部１０３及び電源回路１０６は、別々のコネクタによりホスト装置８及び電源７にそれぞれ接続されていてもよい。

電源回路１０６は、電源７から供給されたＤＣ３．３Ｖを、例えば、ＤＣ１．８Ｖ、１．２Ｖ等に変換するとともに、それら３種類の電圧をＳＳＤ１０の各部の駆動電圧に合わせて各部に供給する。

（第１の実施の形態の動作）
以下に、第１の実施の形態に係る情報処理装置の動作について図７のフローチャートを参照して説明する。

まず、ユーザが電源スイッチ２５を押下すると、その電源スイッチ２５の押下を検出したＥＣ１１１は、電源７から情報処理装置１の各部に電力の供給を開始する。そして、ＥＣ１１１は、ＢＩＯＳ１１２ａに基づいて情報処理装置１の起動を行う。

次に、情報処理装置１の起動が完了すると、ユーザは表示部３１の表示画面３１ａを視認しながら、タッチパッド２０及びキーボード２３ａを用いて情報処理装置１に対する操作を行う。

次に、情報処理装置１は、ユーザによる操作を受け付けると、その操作に応じて所定の動作を行う。例えば、情報処理装置１のＣＰＵ１５が、ＳＳＤ１０に記憶されたデータを表示部３１に表示する操作を受け付けた場合には、ＣＰＵ１１５は、ＳＳＤ１０に対してデータの読み出しを命令する。次に、ＳＳＤ１０の制御部１０３は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈからデータを読み出し、そのデータをサウスブリッジ１１３及びノースブリッジ１１４を介して、ＧＰＵ１１６に送る。そして、ＧＰＵ１１６は、そのデータを表示部３１に画像として表示する。

情報処理装置１が上記のような動作を行っている間、ＳＳＤ１０の温度センサ１０１は、温度センサ１０１が設けられた位置における温度を測定する。

そして、制御部１０３は、温度センサ１０１による測定温度を一定の周期で温度情報として取得する温度監視を行う（Ｓ１０）。また、制御部１０３は、その取得した温度情報を取得日時とともに、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの所定のアドレスに温度履歴として記憶する。

次に、制御部１０３は、その取得した温度情報に基づいて、その測定された温度である測定温度が規定値以上であるか否かを判定する（Ｓ１１）。

そして、制御部１０３が、測定温度が規定値以上でないと判定した場合には（Ｓ１１：Ｎｏ）、ステップＳ１０に戻り、温度センサ１０１による温度の監視を継続する。一方、制御部１０３が、測定温度が規定値以上であると判定した場合には（Ｓ１１：Ｙｅｓ）、ホスト装置８に対して警告信号を出力する（Ｓ１２）。その警告信号を受けたホスト装置８は、例えば、ＬＥＤ２２の点灯状態の変更や、表示部３１への警告メッセージの表示等により、ユーザにＳＳＤ１０において測定温度が規定値以上である旨を通知する。

そして、制御部１０３は、ホスト装置８に対する自らのレスポンスを低下させる（Ｓ２０）。

次に、制御部１０３は、測定温度が規定値以下であるか否かを判定する（Ｓ３０）。そして、制御部１０３は、測定温度が規定値以下でないと判定した場合には（Ｓ３０：Ｎｏ）、ステップＳ２０に戻り、レスポンスを低下させた状態を維持する。

一方、制御部１０３は、測定温度が規定値以下であると判定した場合には（Ｓ３０：Ｙｅｓ）、ホスト装置８に対して警告解除信号を出力する（Ｓ３１）。その警告解除信号を受けたホスト装置８は、ＬＥＤ２２及び表示部３１等を介してユーザに警告が解除された旨を通知する。

そして、制御部１０３は、ホスト装置８に対する自らのレスポンスを低下前の通常の状態に戻す（Ｓ４０）。

上記した本発明の第１の実施の形態によると、温度センサ１０１を制御部１０３とＮＡＮＤメモリ１０４Ｈとの間に設けたため、基板１００の他の領域に比較して高温になる領域の温度を測定することができる。

また、ＳＳＤ１０の制御部１０３が、測定温度が規定値を超えているとき、ホスト装置８に対する自らのレスポンスを低下させることにより、測定温度を規定値以下に抑制し、ＳＳＤ１０のデータ保持期間の変動を抑制することができる。

また、ＳＳＤ１０の制御部１０３が、測定温度が規定値を超えているとき、警告信号をホスト装置８に出力するため、ホスト装置８がＳＳＤ１０において測定温度が規定値を超えていることを認識し、その警告信号に対応した処理を行うことができる。

また、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに温度履歴を記憶することにより、ＳＳＤ１０が使用された状況での環境温度を時系列的に確認することができる。なお、温度履歴は、制御部１０３による読み出しだけでなく、例えば、ＳＳＤ１０の温度を低下させる処理を行うにあたってサウスブリッジ１１３による読み出しも可能である。

［第２の実施の形態］
図８は、本発明の第２の実施の形態に係る情報処理装置の概略構成を示すブロック図である。第１の実施の形態では、ＳＳＤ１０自らが測定温度を規定値以下に抑える動作を行ったのに対し、本実施の形態では、ＳＳＤ１０に接続されたホスト装置８が、ＳＳＤ１０から出力される温度情報に基づいて、ＳＳＤ１０を冷却する冷却動作を行うものである。

すなわち、この情報処理装置１は、第１の実施の形態に係る情報処理装置１と比較して、ＣＰＵ１１５が冷却動作を制御する制御回路１１５ａを有する点において異なり、その他の構成及び機能は同様である。

制御回路１１５ａは、ＳＳＤ１０から出力される温度情報に基づいて、冷却動作としてファン１３の送風量を通常動作時の通常レベルよりも大きな大レベルにする。本実施の形態では、ＳＳＤ１０から出力される温度情報は、第１の実施の形態と同様の警告信号及び警告解除信号とするため、制御回路１１５ａは、ＳＳＤ１０から警告信号を受けたとき、ファン１３の送風量を大レベルに変更し、警告解除信号を受けたとき、ファン１３の送風量を通常レベルに変更する。なお、制御回路１１５ａは、ファン１３のオンオフを切り替えるようにしてもよい。

以下に、第２の実施の形態に係る情報処理装置の動作について図９のフローチャートを参照して説明する。

まず、ＳＳＤ１０の制御部１０３は、情報処理装置１が所定の動作を行っている間、温度センサ１０１による温度監視を行う（Ｓ１０）。一方、ホスト装置８は、ユーザの要求に応じた所定の動作を行うとともに、ファン１３の送風量を通常レベルで送風を開始する（Ｓ１００）。

次に、制御部１０３は、温度センサ１０１による測定温度が規定値以上であるか否かを判定し（Ｓ１１）、規定値以上でないと判定した場合には（Ｓ１１：Ｎｏ）、ステップＳ１０に戻る。一方、制御部１０３が、測定温度が規定値以上であると判定した場合には（Ｓ１１：Ｙｅｓ）、ホスト装置８に警告信号を出力する（Ｓ１２）。

次に、ＣＰＵ１１５の制御回路１１５ａは、ＳＳＤ１０からの警告信号を受けると、ＥＣ１１１を介してファン１３の送風量を大レベルに変更する（Ｓ１０１）。

次に、制御部１０３は、測定温度が規定値以下であるか否かを判定し（Ｓ３０）、規定値以下でないと判定した場合には（Ｓ３０：Ｎｏ）、ステップＳ２０に戻る。一方、制御部１０３が、測定温度が規定値以下であると判定した場合には（Ｓ３０：Ｙｅｓ）、ホスト装置８に警告解除信号を出力する（Ｓ３１）。

そして、制御回路１１５ａは、ＳＳＤ１０からの警告解除信号を受けると、ＥＣ１１１を介してファン１３の送風量を通常レベルに変更する（Ｓ１０２）。

上記した本発明の第２の実施の形態によると、ホスト装置８が、ＳＳＤ１０からの温度情報に基づいてファンの送風量を制御することにより、測定温度を規定値以下に抑制し、ＳＳＤ１０のデータ保持期間の変動を抑制することができる。

［第３の実施の形態］
図１０は、本発明の第３の実施の形態に係る情報処理装置の動作を示すフローチャートである。本実施の形態の制御回路１１５ａは、第２の実施の形態と比較して、冷却動作としてホスト装置８の処理能力、すなわち、クロック数を低下させる点が異なり、その他は同様の構成及び機能を有する。

制御回路１１５ａは、ＣＰＵ１０５のクロック数を通常の状態にして、ホスト装置８の動作を開始する（Ｓ１１０）。次に、制御回路１１５ａは、ＳＳＤ１０から警告信号を受けると、ＣＰＵ１０５のクロック数を通常の状態より低下させる（Ｓ１１１）。そして、制御回路１１５ａは、警告解除信号を受けると、ＣＰＵ１０５のクロック数を通常の状態に戻す（Ｓ１１２）。

なお、制御回路１１５ａによるクロック数の制御は、ＣＰＵ１０５だけでなくＧＰＵ１１６も対象にしてもよいし、ＧＰＵ１１６だけを対象にしてもよい。

上記した本発明の第３の実施の形態によると、ホスト装置８が、ＳＳＤ１０からの温度情報に基づいてクロック数を制御することにより、測定温度を規定値以下に抑制し、ＳＳＤ１０のデータ保持期間の変動を抑制することができる。

［第４の実施の形態］
図１１は、本発明の第４の実施の形態に係る情報処理装置の動作を示すフローチャートである。本実施の形態の制御回路１１５ａは、第２の実施の形態と比較して、冷却動作としてホスト装置８をスタンバイ状態又はハイバネーション状態に移行させて、その冷却動作によりＳＳＤ１０の冷却性が改善しないとき、シャットダウン処理を行う点が異なり、その他は同様の構成及び機能を有する。

制御回路１１５ａは、ホスト装置８のシステムを通常の状態で起動し、動作を開始する（Ｓ１２０）。次に、制御回路１１５ａは、ＳＳＤ１０から警告信号を受けると、ホスト装置８をスタンバイ状態又はハイバネーション状態に移行させ、システムの動作を一旦停止する（Ｓ１２１）。そして、制御回路１１５ａは、移行後の一定期間内に警告解除信号を受けなかった場合には（Ｓ１２２：Ｎｏ）、ホスト装置８のシャットダウン処理を行い、システムを終了する（Ｓ１２３）。

一方、制御回路１１５ａが、一定期間内に警告解除信号を受けた場合には（Ｓ１２２：Ｎｏ）、スタンバイ状態又はハイバネーション状態から通常の状態に移行し、システムの動作を再開する（Ｓ１２４）。

上記した本発明の第４の実施の形態によると、ホスト装置８が、ＳＳＤ１０からの温度情報に基づいてシステムの状態を制御することにより、測定温度を規定値以下に抑制し、ＳＳＤ１０のデータ保持期間の変動を抑制することができる。

また、ホスト装置８が、ＳＳＤ１０の冷却性が改善しないとき、シャットダウン処理を行うため、環境温度によるＳＳＤ１０の故障を防止することができる。

［第５の実施の形態］
図１２は、本発明の第５の実施の形態に係る情報処理装置の動作を示すフローチャートである。本実施の形態の情報処理装置は、ＳＳＤ１０が第１の実施の形態と同様に自らのレスポンスを低下させる動作を行うとともに、ホスト装置８も第２の実施の形態と同様のファン１３による冷却動作を行うものである。

なお、制御回路１１５ａは、冷却動作としてファン１３の送風量を制御する他に、第３及び第４の実施の形態で説明したように、クロック数及びシステムの状態を制御してもよいし、これら３つのうちから２つを任意に組み合わせてもよいし、３つ全てを行ってもよい。

ＳＳＤ１０の制御部１０３が、温度監視（Ｓ１０）により、測定温度が規定値以上であると判定した場合には（Ｓ１１：Ｙｅｓ）、ホスト装置８に警告信号を送信する（Ｓ１２）。また、制御部１０３は、ホスト装置８に対する自らのレスポンスを低下する（Ｓ２０）。

そして、制御回路１１５ａは、警告信号を受けると、ファン１３の送風量を大レベルに変更する（Ｓ１０１）。

次に、制御部１０３は、測定温度が規定値以下であるか否かを判定し（Ｓ３０）、規定値以下であると判定した場合には（Ｓ３０：Ｙｅｓ）、ホスト装置８に警告解除信号を出力する（Ｓ３１）。また、制御部１０３は、ホスト装置８に対して低下していた自らのレスポンスを低下前の通常の状態に戻す（Ｓ４０）。

そして、制御回路１１５ａは、警告解除信号を受けると、ファン１３の送風量を通常レベルに変更する（Ｓ１０２）。

上記した本発明の第５の実施の形態によると、ＳＳＤ１０とホスト装置８がともに冷却動作を行うため、より効率的にＳＳＤ１０を冷却することができる。

［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。例えば、第２〜第５の実施の形態に係るＣＰＵ１１５の制御回路１１５ａは、フラッシュメモリ１１２又はＳＳＤ１０に記憶されたプログラムであって、ＣＰＵ１１５がそのプログラムに従って動作することにより実現するものでもよい。

また、第２〜第５の実施の形態では、ＳＳＤ１０の制御部１０３が温度監視を行っていたが、例えば、ＣＰＵ１１５の制御回路１１５ａが、定期的に温度センサ１０１から温度情報を取得することにより温度監視を行うようにしてもよい。

本発明の第１の実施の形態に係る情報処理装置の外観を示す概略図である。情報処理装置の本体の内部を示す平面図である。情報処理装置の本体の内部を示す底面図である。情報処理装置の概略構成を示すブロック図である。ＳＳＤの外観の一例を示す斜視図である。ＳＳＤの概略構成を示すブロック図である。本発明の第１の実施の形態に係る情報処理装置の動作を示すフローチャートである。本発明の第２の実施の形態に係る情報処理装置の概略構成を示すブロック図である。本発明の第２の実施の形態に係る情報処理装置の動作を示すフローチャートである。本発明の第３の実施の形態に係る情報処理装置の動作を示すフローチャートである。本発明の第４の実施の形態に係る情報処理装置の動作を示すフローチャートである。本発明の第５の実施の形態に係る情報処理装置の動作を示すフローチャートである。

符号の説明

１…情報処理装置、２…本体、３…表示ユニット、４…筐体、４ａ…上壁、４ｂ…周壁、４ｂａ…前壁、４ｂｂ…後壁、４ｂｃ，４ｂｄ…側壁、４ｃ…下壁、５…カバー、６…筐体ベース、７…電源、８…ホスト装置、９…外部装置、１０…ＳＳＤ、１１…メイン回路基板、１２…拡張モジュール、１３…ファン、２０…タッチパッド、２１…パームレスト、２２…ＬＥＤ、２３…キーボード載置部、２３ａ…キーボード、２４…バッテリパック、２５…電源スイッチ、２６ａ，２６ｂ…ヒンジ部、２７…ＯＤＤ、２８…カードスロット、２９…排出口、３０…ディスプレイハウジング、３０ａ…開口部、３１…表示部、３１ａ…表示画面、４０…フロント部、４１…中央部、４２…バック部、４３…ボス、１００…基板、１００ａ〜１００ｆ…面、１００ｇ…貫通穴、１０１…温度センサ、１０２…コネクタ、１０３…制御部、１０４Ａ-１０４Ｐ…ＮＡＮＤメモリ、１０５…ＤＲＡＭ、１０６…電源回路、１１０…コネクタ、１１０ａ…ケーブル、１１１…ＥＣ、１１２…フラッシュメモリ、１１２ａ…ＢＩＯＳ、１１３…サウスブリッジ、１１４…ノースブリッジ、１１５…ＣＰＵ、１１５ａ…制御回路、１１６…ＧＰＵ、１１７…メインメモリ、１２０…拡張回路基板、１２１…カードソケット、１２２…拡張モジュール基板、２７０…ケース、２７１…ディスクトレイ、２８０…カード

Claims

情報処理装置本体と、
前記情報処理装置本体内に外気を吸入し装置内部を冷却する冷却ファンと、
前記情報処理装置本体内に設けられたＣＰＵと、
前記情報処理装置本体内に設けられ、前記ＣＰＵが実装されたメイン回路基板に接続された不揮発性半導体メモリドライブとを備え、
前記不揮発性半導体メモリドライブは、基板と、前記基板上に設けられた複数の不揮発性半導体メモリと、前記基板上に設けられて前記複数の不揮発性半導体メモリの動作を制御するメモリコントローラと、前記メモリコントローラと前記複数の不揮発性半導体メモリのうち１つの前記不揮発性半導体メモリとの間に設けられた温度センサとを有し、
前記メモリコントローラは、前記温度センサにより検出された温度が規定値を超えているとき、前記ＣＰＵからの要求に対し、自己の応答性能を低下させることを特徴とする情報処理装置。
前記ＣＰＵは、前記温度センサにより検出された温度が規定値を超えているとき、前記冷却ファンの駆動量を通常動作時よりも大にする請求項１に記載の情報処理装置。
前記冷却ファンは、前記情報処理装置本体内の空気を前記情報処理装置本体外に排出する請求項２に記載の情報処理装置。
前記メモリコントローラは、前記温度センサにより検出された温度を温度履歴として前記不揮発性半導体メモリに記憶させる請求項１に記載の情報処理装置。
前記ＣＰＵは、前記不揮発性半導体メモリに記憶された前記温度履歴の読み出しを行う請求項４に記載の情報処理装置。
前記ＣＰＵは、前記メモリコントローラが前記応答性能を低下させることにより前記不揮発性半導体メモリドライブの温度が予め設定された温度まで改善されないとき、シャットダウン処理を行う請求項１に記載の情報処理装置。
基板と、
前記基板上に設けられた複数の不揮発性半導体メモリと、
前記基板上に設けられて前記複数の不揮発性半導体メモリの動作を制御するメモリコントローラと、
前記メモリコントローラと前記複数の不揮発性半導体メモリのうち１つの前記不揮発性半導体メモリとの間に設けられた温度センサとを備え、
前記メモリコントローラは、前記温度センサにより検出された温度が規定値を超えているとき、外部からの要求に対し、自己の応答性能を低下させることを特徴とする不揮発性半導体メモリドライブ。
前記複数の不揮発性半導体メモリは、それぞれ多値ＮＡＮＤメモリである請求項７に記載の不揮発性半導体メモリドライブ。
前記メモリコントローラは、前記温度センサにより検出された前記温度を前記外部に出力する請求項７に記載の不揮発性半導体メモリドライブ。
前記メモリコントローラは、前記温度センサにより検出された前記温度を温度履歴として前記不揮発性半導体メモリに記憶させる請求項７に記載の不揮発性半導体メモリドライブ。