JP2010518463A

JP2010518463A - 情報処理装置及び不揮発性半導体メモリドライブ

Info

Publication number: JP2010518463A
Application number: JP2009503769A
Authority: JP
Inventors: 剛彦蔵重
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-02-29
Filing date: 2008-11-07
Publication date: 2010-05-27
Also published as: WO2009107284A1

Abstract

不揮発性半導体メモリは、所定の物理アドレス範囲が割り当てられた固定領域から構成され、論理ブロックアドレスそれぞれと不揮発性半導体メモリの物理アドレスそれぞれとの対応関係を示すアドレス管理テーブルを含む管理情報を格納する第１の記憶領域と、第１の論理アドレス範囲が割り当てられ、前記不揮発性半導体メモリドライブの動作状況を示すログデータを格納する第２の記憶領域とを含む。制御部は、前記所定の物理アドレス範囲に属する物理アドレスを用いて前記第１の記憶領域をアクセスし、前記アドレス管理テーブルを参照することによって得られる、前記第１の論理アドレス範囲に属する各論理ブロックアドレスに対応する物理アドレスを用いて、前記第２の記憶領域をアクセスする。

Description

本発明は、情報処理装置及び不揮発性半導体メモリドライブに関する。

メモリを管理するシステムとしては、例えば、特許文献１に開示されたメモリシステムが知られている。

このメモリシステムは、複数のメモリユニットを各々が有する複数メモリカードを管理する制御部を有している。制御部は、各メモリユニットの記憶容量情報を自己の記憶部内に保持している。あるメモリユニットが故障した場合、制御部は、その故障したユニットを無効化して、残りのメモリユニットに対してアドレス再割付を実施する。これにより、あるメモリユニットが故障した場合にも再び動作することができる。

特公平８−２７７５８号公報

しかし、このメモリシステムにおいては、ユーザデータ以外の各種管理情報をどのように管理するかについては特に考慮されていない。情報処理装置の外部記憶装置として実装されて使用される不揮発性半導体メモリドライブにおいては、ユーザデータをリード／ライトするための動作に加え、各種管理情報やログデータを不揮発性半導体メモリドライブ内で管理することが必要とされる。したがって、管理情報およびログデータを効率よくアクセスするための新たな機能の実現が要求される。

本発明の目的は、管理情報およびログデータに対するアクセスを効率よく実行することができる情報処理装置および不揮発性半導体メモリドライブを提供することにある。

本発明の一態様によれば、情報処理装置本体と、前記情報処理装置内に収容される不揮発性半導体メモリドライブであって、不揮発性半導体メモリであって、所定の物理アドレス範囲が割り当てられた固定領域から構成され、論理ブロックアドレスそれぞれと不揮発性半導体メモリの物理アドレスそれぞれとの対応関係を示すアドレス管理テーブルを含む管理情報を格納する第１の記憶領域と、第１の論理アドレス範囲が割り当てられ、前記不揮発性半導体メモリドライブの動作状況を示すログデータを格納する第２の記憶領域とを含む不揮発性半導体メモリと、前記管理情報をリードまたはライトする場合には、前記所定の物理アドレス範囲に属する物理アドレスを用いて前記第１の記憶領域をアクセスし、前記ログデータをリードまたはライトする場合には、前記アドレス管理テーブルを参照することによって得られる、前記第１の論理アドレス範囲に属する各論理ブロックアドレスに対応する物理アドレスを用いて、前記第２の記憶領域をアクセスする制御手段とを含む不揮発性半導体メモリドライブとを具備する情報処理装置が提供される。

この情報処理装置によれば、管理情報およびログデータに対するアクセスを効率よく実行することができる。

図１は、本発明の一実施形態に係る情報処理装置の外観を示す斜視図である。図２は、同実施形態に係る情報処理装置の概略構成を示すブロック図である。図３は、同実施形態に係る情報処理装置で用いられるＳＳＤの概略構成を示すブロック図である。図４は、図３に示すＳＳＤの記憶容量及び記憶領域の例を示す概略図である。図５は、図３に示すＳＳＤの製造工程時に実行される手順の例を示すフローチャートである。

以下、図面を参照して、本発明の実施形態を説明する。

＜情報処理装置の構成＞
図１は、本発明の一実施形態に係る情報処理装置の外観を示す斜視図である。

この情報処理装置１は、情報処理装置本体２と、この情報処理装置本体２に取り付けられた表示ユニット３とから構成されている。

本体２は、箱状の筐体４を有し、その筐体４は、上壁４ａ、周壁４ｂ及び下壁（図示せず）を備える。筐体４の上壁４ａは、情報処理装置１を操作するユーザに近い側から順にフロント部４０、中央部４１及びバック部４２を有する。下壁は、この情報処理装置１が置かれる設置面に対向する。周壁４ｂは、前壁４ｂａ、後壁４ｂｂ及び左右の側壁４ｂｃ，４ｂｄを有する。

フロント部４０は、ポインティングデバイスであるタッチパッド２０と、パームレスト２１と、情報処理装置１の各部の動作に連動して点灯するＬＥＤ２２とを備える。

中央部４１は、文字情報等を入力可能なキーボード２３ａが取り付けられるキーボード載置部２３を備える。

バック部４２は、着脱可能に取り付けられたバッテリパック２４を備えている。バッテリパック２４の右側には、情報処理装置１の電源を投入するための電源スイッチ２５が設けられている。バッテリパック２４の左右には、表示ユニット３を回転可能に支持する一対のヒンジ部２６ａ、２６ｂが設けられている。

筐体４の左の側壁４ｂｃには、筐体４内から外部に対して風Ｗを排出する排出口２９が設けられている。また、右の側壁４ｂｄには、例えば、ＤＶＤ等の光記憶媒体にデータを読み書き可能なＯＤＤ（光ディスクドライブ）２７と、各種のカードが出し入されるカードスロット２８とが配置されている。

筐体４は、周壁４ｂの一部及び上壁４ａを含む筐体カバーと、周壁４ｂの一部及び下壁を含む筐体ベースとにより形成されている。筐体カバーは、筐体ベースに対して着脱自在に組み合わされ、筐体ベースとの間に収容空間を形成する。この収容空間には、例えば、不揮発性半導体メモリドライブとして機能するＳＳＤ（ソリッドステートドライブ）１０が収容される。なお、ＳＳＤ１０の詳細は後述する。

表示ユニット３は、開口部３０ａを有するディスプレイハウジング３０と、表示画面３１ａに画像を表示可能なＬＣＤ等からなる表示装置３１とを備える。表示装置３１はディスプレイハウジング３０に収容され、表示画面３１ａは開口部３０ａを通じてディスプレイハウジング３０の外部に露出している。

筐体４内には、上述のＳＳＤ１０、バッテリパック２４、ＯＤＤ２７及びカードスロット２８の他に、図示しないメイン回路基板、拡張モジュール及びファン等が収容されている。

図２は、本発明の一実施形態に係る情報処理装置の概略構成を示すブロック図である。

この情報処理装置１は、図２に示すように、上述のＳＳＤ１０、拡張モジュール１２、ファン１３、タッチパッド２０、ＬＥＤ２２、キーボード２３ａ、電源スイッチ２５、ＯＤＤ２７、カードスロット２８及び表示装置３１の他に、ＥＣ（組み込みコントローラ）１１１と、ＢＩＯＳ（Basic Input Output System）１１２ａを格納するフラッシュメモリ１１２と、サウスブリッジ１１３と、ノースブリッジ１１４と、ＣＰＵ（中央処理装置）１１５と、ＧＰＵ（Graphic Processing Unit）１１６と、メインメモリ１１７とを備えている。

ＥＣ（組み込みコントローラ）１１１は各部を制御する組込システムである。ノースブリッジ１１４は、ＣＰＵ１１５、ＧＰＵ１１６、メインメモリ１１７及び各種バスそれぞれとの間を接続を制御するＬＳＩである。ＣＰＵ１１５は各種信号を演算処理するプロセッサであり、ＳＳＤ１０からメインメモリ１１７にロードされるオペレーティングシステムおよび各種アプリケーションプログラムを実行する。ＧＰＵ１１６は映像信号を演算処理して表示制御を実行する表示コントローラである。

拡張モジュール１２は、拡張回路基板と、この拡張回路基板に設けられたカードソケットと、このカードソケットに挿入された拡張モジュール基板とを備える。カードソケットは、例えば、Ｍｉｎｉ−ＰＣＩ等の規格に対応している。拡張モジュール基板の例としては、３Ｇ（第３世代）モジュール、テレビチューナー、ＧＰＳモジュール、及びＷｉｍａｘ(登録商標)モジュール等が挙げられる。

ファン１３は、筐体４内を送風に基づいて冷却する冷却部であり、筐体４内の空気を排出口２９を介して風Ｗとして外部に排出する。

なお、ＥＣ１１１、フラッシュメモリ１１２、サウスブリッジ１１３、ノースブリッジ１１４、ＣＰＵ１１５、ＧＰＵ１１６及びメインメモリ１１７は、メイン回路基板に実装された電子部品である。

ＳＳＤ１０は、データやプログラムを記憶し、電源を供給しなくても記憶内容が消えない外部記憶装置である。ＳＳＤ１０は、ハードディスクドライブとは異なり、磁気ディスク、ヘッド等の駆動機構を持たないが、不揮発性半導体メモリであるＮＡＮＤメモリの記憶領域に、ＯＳ（オペレーティングシステム）等のプログラムと、ユーザまたはソフトウエアによって作成されたデータとを、読み書き可能に長期的に保存でき、情報処理装置１の起動ドライブとして動作することのできるドライブである。

図３は、本実施形態で用いられるＳＳＤの概略構成を示すブロック図である。

メモリコントローラとして機能する制御部１０３は、温度センサ１０１、コネクタ１０２、８つのＮＡＮＤメモリ１０４Ａ〜１０４Ｈ、ＤＲＡＭ１０５、及び電源回路１０６にそれぞれ接続されている。また、制御部１０３は、コネクタ１０２を介してホスト装置８に接続され、必要に応じて外部装置９に接続される。

電源７は、バッテリパック２４又は図示しないＡＣアダプタであり、例えば、ＤＣ３．３Ｖの電力がコネクタ１０２を介して電源回路１０６に供給される。また、電源７は、情報処理装置１全体に対して電力を供給する。

ホスト装置８は、本実施形態では情報処理装置１（情報処理装置１の情報処理装置本体２）であり、メイン回路基板に実装されたサウスブリッジ１１３と制御部１０３との間が接続されている。サウスブリッジ１１３と制御部１０３との間は、例えば、シリアルＡＴＡ等の規格に基づいてデータの送受信が行われる。また、ホスト装置８は、後述する図５においてはＳＳＤ１０の製造時にＳＳＤ１０に接続される機器である。

外部装置９は、情報処理装置１とは異なる他の情報処理装置である。外部装置９は、情報処理装置１から取り外されたＳＳＤ１０に対して、例えば、ＲＳ−２３２Ｃ等の規格に基づいて制御部１０３に接続され、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに記憶されたデータを読み出す機能を有する。

ＳＳＤ１０が実装される基板は、例えば、１．８インチタイプ又は２．５インチタイプのＨＤＤ（ハードディスクドライブ）と同等の外形サイズを有する。なお、本実施の形態では、１．８インチタイプと同等である。

温度センサ１０１は、基板上において、ともに熱源となる制御部１０３とＮＡＮＤメモリ１０４Ａ〜１０４Ｈとの間に設けられている。本実施形態においては、温度センサ１０１は、制御部１０３とＮＡＮＤメモリ１０４Ａ〜１０４Ｈによって囲まれるように基板の中央付近に設けられ、その位置における温度を測定する。温度センサ１０１により測定された測定温度は、温度情報として制御部１０３に送られる。なお、本実施形態では、温度センサ１０１としては、例えば、半導体のＰＮ接合部の電圧が温度により変化する特性を利用した半導体温度センサを用いることがきるが、例えば、サーミスタ等の他の方式による温度センサを用いてもよい。

上記の位置に設けられた温度センサ１０１によって検出される測定温度は、ＳＳＤ１０が動作中の場合は、例えば、５０℃〜６０℃であり、基板の他の領域に比較して１０℃程度高い。

制御部１０３は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対する動作を制御する。具体的には、制御部１０３は、ホスト装置８からの要求（リードコマンド、ライトコマンド、等）に応じて、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対するデータの読み書きを制御する。データの転送速度は、例えば、データ読み出し時で１００ＭＢ／Ｓｅｃ、データ書き込み時で４０ＭＢ／Ｓｅｃである。

制御部１０３は、温度センサ１０１から温度情報を一定の周期で取得し、温度情報が示す測定温度が予め設定された規定値を超えているとき、ホスト装置８に対するレスポンスを低下させる。レスポンスを低下させる動作は、ＳＳＤ１０が有する処理能力の一部を制限する動作である。レスポンスを低下させる動作としては、例えば、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈから読み出したデータをホスト装置８に転送する際の転送速度の低下や、制御部１０３とＮＡＮＤメモリメモリ１０４Ａ〜１０４Ｈとの間の転送速度の低下等が挙げられる。

また、制御部１０３は、測定温度が規定値を超えているとき、その旨を示す情報として警告信号をホスト装置８に出力する。なお、制御部１０３は、警告信号の代わりに温度情報自体をホスト装置８に出力してもよい。

また、制御部１０３は、その取得した温度情報をその取得した取得日時とともにＮＡＮＤメモリ１０４Ａ〜１０４Ｈの所定のアドレスに書き込む。

ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの各々は、例えば記憶容量が１６ＧＢの不揮発性半導体メモリである。ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの各々は、例えば、１つのメモリセルに２ビットを記録可能なＭＬＣ（マルチレベルセル）−ＮＡＮＤメモリ（多値ＮＡＮＤメモリ）から構成されている。ＭＬＣ−ＮＡＮＤメモリは、ＳＬＣ（シングルレベルセル）−ＮＡＮＤメモリに比較して書き換え可能回数は少ないが、ＳＬＣ（シングルレベルセル）−ＮＡＮＤメモリよりも記憶容量の大容量化は容易であるという特徴を有している。また、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、それらが設置された環境温度により、データを保持可能な期間が変動する特性を有する。

ＮＡＮＤメモリ１０４Ａ〜１０４Ｈは、制御部１０３の制御により書き込まれたデータを記憶するとともに、温度情報及びその取得日時を温度履歴として記憶する。

ＤＲＡＭ１０５は、制御部１０３の制御によりＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対するデータの読出し、書込みが行われる際に一時的にデータが格納されるバッファである。

コネクタ１０２は、例えばシリアルＡＴＡの規格に基づいた形状を有する。なお、制御部１０３及び電源回路１０６は、別々のコネクタによりホスト装置８及び電源７にそれぞれ接続されていてもよい。

電源回路１０６は、電源７から供給されたＤＣ３．３Ｖを、例えば、ＤＣ１．８Ｖ、１．２Ｖ等に変換するとともに、それら３種類の電圧をＳＳＤ１０の各部の駆動電圧に合わせて各部に供給する。

図４は、本実施形態で使用されるＳＳＤ１０の記憶容量及び記憶領域の例を示す概略図である。

ＳＳＤ１０の制御部１０３は、図４に示す、７種類の記憶容量１０４ａ〜１０４ｇを管理する。

記憶容量１０４ａ（第１の記憶容量情報）は、ＮＡＮＤＣａｐａｃｉｔｙであり、すべてのＮＡＮＤメモリ１０４Ａ〜１０４Ｈの記憶領域を用いた最大の記憶容量である。つまり、記憶容量１０４ａは、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈそれぞれの物理記憶容量の合計値である。例えば、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの記憶容量がそれぞれ１６ＧＢであるとき、記憶容量１０４ａは、１２８ＧＢである。記憶容量１０４ａ、つまりＮＡＮＤＣａｐａｃｉｔｙは、例えば、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）の製造情報書込みコマンドのＮＡＮＤ構成情報で与えられる。

記憶容量１０４ｂ（第２の記憶容量情報）は、ＭａｘＬｏｇｉｃａｌＣａｐａｃｉｔｙであり、論理ブロックアドレス（ＬＢＡ）でアクセスできる最大記憶容量である。

記憶容量１０４ｃ（第３の記憶容量情報）は、Ｓ．Ｍ．Ａ．Ｒ．Ｔログ領域開始ＬＢＡであり、記憶容量１０４ｂと以下に説明する記憶容量１０４ｄとを分割するために設けられる。Ｓ．Ｍ．Ａ．Ｒ．Ｔログ領域開始ＬＢＡは、ログデータを格納する記憶領域の先頭ＬＢＡを示す。

記憶容量１０４ｄ（第４の記憶容量情報）は、ＶｅｎｄｅｒＮａｔｉｖｅＣａｐａｃｉｔｙであり、ユーザ使用領域として与えられる最大の記憶容量である。記憶容量１０４ｄは、例えば、ＡＴＡ特殊コマンドの初期ＩｄｅｎｔｉｆｙＤｅｖｉｃｅデータで与えられる。また、記憶容量１０４ｄは、ＩＤＥＭＡ（The International Disk Drive Equipment and Materials Association）標準に基づき、製造元（Ｖｅｎｄｅｒ）においてＳＳＤ１０の設計段階で決定され、以下の式で表される。

LBA = 97,696,368 + (1,953,504,× ((Capacity in GB) - 50))
記憶容量１０４ｅは、ＯＥＭＮａｔｉｖｅＣａｐａｃｉｔｙであり、ＯＥＭ（Original Equipment Manufacturer）の要求により製造時に決定する記憶容量である。記憶容量１０４ｅは、例えば、ＡＴＡ特殊コマンドの固有情報書込みで与えられる。また、記憶容量１０４ｅは、ＤｅｖｉｃｅＣｏｎｆｉｇｕｒａｔｉｏｎＯｖｅｒｌａｙＦｅａｔｕｒｅＳｅｔがサポートされたとき、ＤｅｖｉｃｅＣｏｎｆｉｇｕｒａｔｉｏｎＩｄｅｎｔｉｆｙコマンドで返される値である。

記憶容量１０４ｆは、ＮａｔｉｖｅＣａｐａｃｉｔｙであり、初期値は記憶容量１０４ｅと同値である。Ｆｅａｔｕｒｅｓｅｔがサポートされたときは、ＤｅｖｉｃｅＣｏｎｆｉｇｕｒａｔｉｏｎＳｅｔコマンドで変更することができる値である。また、記憶容量１０４ｆは、ＲｅａｄＮａｔｉｖｅＭａｘＡｄｄｒｅｓｓ（ＥＸＴ）コマンドで返される値である。

記憶容量１０４ｇは、ＣｕｒｒｅｎｔＣａｐａｃｉｔｙであり、ユーザの使用中における記憶容量で、初期値は記憶容量１０４ｆと同値である。ＳｅｔＭａｘＡｄｄｒｅｓｓコマンドで変更することができる。ＩｄｅｎｔｉｆｙＤｅｖｉｃｅコマンドのＷｏｒｄ６１：６０、Ｗｏｒｄ１０３：１００で返される値である。

また、ＳＳＤ１０の記憶領域は、各記憶容量１０４ａ〜１０４ｇの間にそれぞれ存在する。

記憶容量１０４ａと１０４ｂとの間の記憶領域（第１の記憶領域）には、ＳＳＤ１０を動作させるための管理情報が格納される。制御部１０３は、管理情報に基づいてＮＡＮＤメモリ１０４Ａ〜１０４Ｈに対するアクセスを制御する。管理情報は、アドレス変換テーブル（論理／物理テーブル）１０８ａを含む。すなわち、記憶容量１０４ａと１０４ｂとの間の記憶領域には、ＳＳＤ１０を動作させるための管理データ１０７ａと、アドレス変換テーブル（論理／物理テーブル）１０８ａとが格納される。アドレス変換テーブル（論理／物理テーブル）１０８ａは、各ＬＢＡをＮＡＮＤメモリ１０４Ａ〜１０４Ｈの記憶単位であるセクタに対応する物理アドレスに変換するためのアドレス管理テーブルである。このアドレス変換テーブル（論理／物理テーブル）１０８ａは、論理ブロックアドレスそれぞれとＮＡＮＤメモリ１０４Ａ〜１０４Ｈの物理アドレス（フラッシュアドレス）それぞれとの対応関係を示す。管理データ１０７ａ、および論理／物理テーブル１０８ａの各々は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈ内の固定領域に記録されるデータである。管理データ１０７ａ、および論理／物理テーブル１０８ａの各々には、ＬＢＡは割り当てられていない。したがって、管理データ１０７ａ、および論理／物理テーブル１０８ａの各々を、ＬＢＡをキーとしてアクセスすることはできない。制御部１０３は管理データ１０７ａ、および論理／物理テーブル１０８ａの各々をアクセスするための固定アクセスパスを有しており、この固定アクセスパスを介して管理データ１０７ａ、および論理／物理テーブル１０８ａの各々に対するアクセスを実行する。

すなわち、記憶容量１０４ａと１０４ｂとの間の記憶領域（第１の記憶領域）は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの記憶領域（ＮＡＮＤ記憶領域）の内、所定の物理アドレス範囲が割り当てられた固定領域から構成されている。管理情報（管理データ１０７ａ、および論理／物理テーブル１０８ａ）はＮＡＮＤ記憶領域内の常に同じ場所（第１の記憶領域）に存在する。制御部１０３のファームウェアは、第１の記憶領域に対応する物理アドレス範囲を保持しており、この物理アドレス範囲内の各物理アドレスを使用する固定アクセスパスによって第１の記憶領域をアクセスする。換言すれば、管理情報（管理データ１０７ａ、および論理／物理テーブル１０８ａ）をリードまたはライトする場合には、制御部１０３は、論理／物理テーブル１０８ａを参照せずに、第１の記憶領域に対応する物理アドレス範囲に属する物理アドレスを用いて第１の記憶領域にアクセスする。

記憶容量１０４ｂと１０４ｃとの間の記憶領域（第２の記憶領域）には、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．（Self-Monitoring Analysis and Reporting Technology）ログデータ１０７ｂが格納される。Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂは、ＳＳＤ１０の動作状況を示すログデータである。このログデータ（メモリ検査履歴情報とも云う）は、制御部１０３が有する自己診断機能によって得られる診断結果データであるＳ．Ｍ．Ａ．Ｒ．Ｔ関連データと、温度情報等の各種統計情報等を含む。第２の記憶領域には、所定の論理アドレス範囲（第１の論理アドレス範囲）が割り当てられている。つまり、第２の記憶領域には、第１の論理アドレス範囲内に属するＬＢＡそれぞれが割り当てられている。Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂをリードまたはライトする場合には、制御部１０３は、論理／物理テーブル１０８ａを参照することによって得られる、第１の論理アドレス範囲に属する各論理ブロックアドレスに対応する物理アドレスを用いて、第２の記憶領域をアクセスする。

例えば、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂを構成する複数のログ項目には、それぞれＬＢＡが割り当てられている。制御部１０３は、論理／物理テーブル１０８ａを参照して、リード／ライトアクセス対象のログ項目に割り当てられたＬＢＡに対応する物理アドレスを論理／物理テーブル１０８ａから取得する。そして、制御部１０３は、取得した物理アドレスを用いてＮＡＮＤ記憶領域をアクセスし、取得した物理アドレスによって指定されるＮＡＮＤ記憶領域内の記憶場所に対するログ情報のリードまたはライトを実行する。

Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂに割り当てられた各ＬＢＡは、制御部１０３内で実行されるファームウエアがＳ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂをアクセスするためにローカルに使用されるものである。制御部１０３内で実行されるファームウエアはＳ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂをＬＢＡをキーにしてアクセスことができるが、ホスト装置８は通常のＲｅａｄ又はＷｒｉｔｅコマンドでＳ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂをアクセスすることはできない。

このように、第２の記憶領域にはＬＢＡが割り当てられているので、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂが格納されるＮＡＮＤ記憶領域内の物理的な記憶位置は固定ではなく、ＮＡＮＤ記憶領域内の任意の記憶位置に変更することができる。ＳＳＤ１０内部においては、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂのリード／ライトをユーザデータと同様の制御手順で制御することができる。

記憶容量１０４ｃと１０４ｄとの間の記憶領域には、例えば、記憶容量２ＭＢの未使用の記憶領域が設定される。これは、ＬＢＡの最小記憶単位が８セクタであり、４ＫＢに相当する記憶単位（大きな記憶単位は１ＭＢ）であるのに対して、実際のデータの最小記録単位は当然１セクタであるため、１ＭＢ以上の記憶容量の空き記憶領域を設けることで、Ｓ．Ｍ．Ａ．Ｒ．Ｔログデータ１０７ｂと、記憶容量１０４ｄ以下に記録されるデータとをそれぞれ独立して扱うためである。

記憶容量１０４ｄと１０４ｅとの間の記憶領域は、未使用であり特別な場合を除いて記
憶容量１０４ｄと１０４ｅは同値である。

記憶容量１０４ｅと１０４ｆとの間の記憶領域は、ＯＥＭに使用される記憶領域であり、上述したようにＯＥＭの要求で決定される固有情報が書き込まれる。

記憶容量１０４ｆと１０４ｇとの間の記憶領域は、ＯＥＭ又はユーザーに使用される記
憶領域であり、ＯＥＭ又はユーザーの設定により情報が書き込まれる。

記憶容量１０４ｇの記憶領域は、ユーザーに使用される記憶領域であり、ユーザーの設定により情報が書き込まれる。

なお、記憶容量１０４ａ〜１０４ｇは、以下の式で表される関係を満たす。

記憶容量１０４ａ＞記憶容量１０４ｂ＞記憶容量１０４ｃ＞記憶容量１０４ｄ≧記憶容量１０４ｅ≧記憶容量１０４ｆ≧記憶容量１０４ｇ
製造元（Ｖｅｎｄｅｒ）からの出荷時、記憶容量１０４ｄ〜１０４ｇは同値となる。

ＮＡＮＤ記憶領域の内、記憶容量ゼロから記憶容量１０４ｄまでの範囲の記憶領域は、ユーザデータを格納するための第３の記憶領域（ユーザ領域）として使用し得る。この第３の記憶領域には、第２の論理アドレス範囲が割り当てられる。ホスト装置８は第２の論理アドレス範囲内に属するＬＢＡを用いて、ＮＡＮＤ記憶領域に対するメモリアクセ要求をＳＳＤ１０に送出する。制御部１０３は、ホスト装置８からのメモリアクセス要求を受信した場合、論理／物理テーブル１０８ａを参照することによって得られる、メモリアクセス要求に含まれるＬＢＡに対応する物理アドレスを用いて、第３の記憶領域をアクセスする。

すなわち、制御部１０３がホスト装置８からのメモリアクセス要求を受信した時、制御部１０３は、論理／物理テーブル１０８ａを参照して、メモリアクセス要求に含まれるＬＢＡに対応する物理アドレスを論理／物理テーブル１０８ａから取得する。制御部１０３は、取得した物理アドレスを用いてＮＡＮＤ記憶領域をアクセスし、取得した物理アドレスによって指定されるＮＡＮＤ記憶領域内の記憶場所に対するユーザデータのリードまたはライトを実行する。

このように、本実施形態では、論理／物理テーブル１０８ａを含む管理情報と、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂとが異なる記憶領域にそれぞれ格納され、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂを格納する第２記憶領域には、ユーザデータを格納する第３記憶領域に割り当てられたＬＢＡ群とは異なる専用のＬＢＡ群が割れ当てられている。したがって、制御部１０３は、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂのリードおよびライトを、ユーザデータのリードおよびライトと同様の手順で容易に行うことが出来る。

＜動作＞
以下に、本実施形態の情報処理装置１の動作を各図を参照しつつ説明する。

図５は、ＳＳＤ１０の製造工程を示すフローチャートである。ここでは、ＳＳＤ１０の製造時に接続されるホスト装置８と電源７を用いる場合について説明する。

まず、ＳＳＤ１０に接続されたホスト装置８は、電源７をＯＮ状態にしてＳＳＤ１０に電力を供給する（ステップＳ１０）。

次に、ホスト装置８は、ＤＲＡＭ１０５等の動作の診断を指示する診断コマンドＡをＳＳＤ１０に対して送信する。ＳＳＤ１０の制御部１０３は、診断コマンドＡを受信すると、ＤＲＡＭ１０５等の動作を診断するための診断処理Ａを実行する（ステップＳ２０）。ＳＳＤ１０は、診断処理Ａの診断結果Ａをホスト装置８に返し、ホスト装置８は、診断結果Ａを保存する（ステップＳ１１）。

次に、ホスト装置８は、記憶容量１０４ａ〜１０４ｅの間に相当する記憶領域に管理データ１０７ａ、論理／物理テーブル１０８ａ、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログ領域開始ＬＢＡ等を書き込むための製品情報書き込みコマンドをＳＳＤ１０に対して送信し、ＳＳＤ１０は、製品情報書き込みコマンドを受信すると、製品情報書き込みコマンドによって与えられる製品情報を保存する（ステップＳ２１）。

次に、ホスト装置８は、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの動作、及びＬＥＤ２２の点灯動作等の診断を指示する診断コマンドＢをＳＳＤ１０に対して送信する。ＳＳＤ１０の制御部１０３は、診断コマンドＢを受信すると、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの動作、及びＬＥＤ２２の点灯動作等を診断するための診断処理Ｂを実行する（ステップＳ２２）。ＳＳＤ１０は、診断処理Ｂの診断結果Ｂをホスト装置８に返し、ホスト装置８は、診断結果Ｂを保存する（ステップＳ１２）。

次に、ホスト装置８は、記憶容量１０４ｂと１０４ｃとの間の記憶領域へのＳ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂの書き込みを指示するログ管理データ書き込みコマンドをＳＳＤ１０に送信する。ＳＳＤ１０は、ログ管理データ書き込みコマンドを受信すると、ログ管理データを保存する（ステップＳ２３）。

次に、ホスト装置８は、ＳＳＤ１０からＳｉｇｎａｔｕｒｅヘッダを受信すると、ＳＳＤ１０に対してリブート要求を送信し、ＳＳＤ１０は、通常起動する（ステップＳ２４）。

次に、ホスト装置８は、記憶容量１０４ｅ〜１０４ｆの間に相当する記憶領域に上述した固有情報を書き込むことを指示する固有情報書き込みコマンドをＳＳＤ１０に対して送信し、ＳＳＤ１０は、固有情報書き込みコマンドを受信すると、固有情報を保存する（ステップＳ２５）。

次に、ホスト装置８は、電源７をＯＦＦ状態にしてＳＳＤ１０に対する電力供給を遮断し、ＳＳＤ１０の動作を終了する（ステップＳ１３）。

上記した実施形態によれば、記憶容量１０４ａ〜１０４ｇを設定して情報を格納するようにしたため、情報を統括的に取り扱うことができる。

また、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂを従来のように記憶容量１０４ａと１０４ｂとの間の記憶領域に格納せずに、記憶容量１０４ｂと１０４ｃとの間の記憶領域に格納し、ＬＢＡをキーにしてアクセス可能としたことで、管理データ１０７ａ、論理／物理テーブル１０８ａの設計を変更することなく、かつファームウエアを変更することなく、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂの容量を製造時に変更することができる。

また、Ｓ．Ｍ．Ａ．Ｒ．Ｔ．ログデータ１０７ｂを、ＮＡＮＤメモリ１０４Ａ〜１０４Ｈの固定領域に格納せずに、論理／物理テーブル１０８ａに対応付けられたメモリセルに格納するようにしたため、定期的にメモリセルの移動（リフレッシュ）が実行され、ＳＬＣ−ＮＡＮＤメモリに比較して、一般に書き換え可能回数は劣るＭＬＣ−ＮＡＮＤメモリを用いた場合にも、特定のメモリセルの書き換え可能回数を不要に浪費することがない。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

Claims

情報処理装置本体と、
前記情報処理装置内に収容される不揮発性半導体メモリドライブであって、不揮発性半導体メモリであって、所定の物理アドレス範囲が割り当てられた固定領域から構成され、論理ブロックアドレスそれぞれと不揮発性半導体メモリの物理アドレスそれぞれとの対応関係を示すアドレス管理テーブルを含む管理情報を格納する第１の記憶領域と、第１の論理アドレス範囲が割り当てられ、前記不揮発性半導体メモリドライブの動作状況を示すログデータを格納する第２の記憶領域とを含む不揮発性半導体メモリと、前記管理情報をリードまたはライトする場合には、前記所定の物理アドレス範囲に属する物理アドレスを用いて前記第１の記憶領域をアクセスし、前記ログデータをリードまたはライトする場合には、前記アドレス管理テーブルを参照することによって得られる、前記第１の論理アドレス範囲に属する各論理ブロックアドレスに対応する物理アドレスを用いて、前記第２の記憶領域をアクセスする制御手段とを含む不揮発性半導体メモリドライブとを具備する情報処理装置。
前記不揮発性半導体メモリは、第２の論理アドレス範囲が割り当てられ、ユーザデータを格納する第３の記憶領域をさらに含み、
前記制御手段は、前記情報処理装置本体からのメモリアクセス要求を受信した場合、前記アドレス管理テーブルを参照することによって得られる、前記メモリアクセス要求に含まれる論理ブロックアドレスに対応する物理アドレスを用いて、前記第３の記憶領域をアクセスする請求項１記載の情報処理装置。
情報処理装置の外部記憶装置として使用される不揮発性半導体メモリドライブであって、
不揮発性半導体メモリであって、所定の物理アドレス範囲が割り当てられた固定領域から構成され、論理ブロックアドレスそれぞれと不揮発性半導体メモリの物理アドレスそれぞれとの対応関係を示すアドレス管理テーブルを含む管理情報を格納する第１の記憶領域と、第１の論理アドレス範囲が割り当てられ、前記不揮発性半導体メモリドライブの動作状況を示すログデータを格納する第２の記憶領域とを含む不揮発性半導体メモリと、
前記管理情報をリードまたはライトする場合には、前記所定の物理アドレス範囲に属する物理アドレスを用いて前記第１の記憶領域をアクセスし、前記ログデータをリードまたはライトする場合には、前記アドレス管理テーブルを参照することによって得られる、前記第１の論理アドレス範囲に属する各論理ブロックアドレスに対応する物理アドレスを用いて、前記第２の記憶領域をアクセスする制御手段とを具備する不揮発性半導体メモリドライブ。
前記不揮発性半導体メモリは、第２の論理アドレス範囲が割り当てられ、ユーザデータを格納する第３の記憶領域をさらに含み、
前記制御手段は、前記情報処理装置からのメモリアクセス要求を受信した場合、前記アドレス管理テーブルを参照することによって得られる、前記メモリアクセス要求に含まれる論理ブロックアドレスに対応する物理アドレスを用いて、前記第３の記憶領域をアクセスする請求項３記載の不揮発性半導体メモリドライブ。