JP2008541269A - 温度に基づく適応周波数境界制御 - Google Patents
温度に基づく適応周波数境界制御 Download PDFInfo
- Publication number
- JP2008541269A JP2008541269A JP2008511161A JP2008511161A JP2008541269A JP 2008541269 A JP2008541269 A JP 2008541269A JP 2008511161 A JP2008511161 A JP 2008511161A JP 2008511161 A JP2008511161 A JP 2008511161A JP 2008541269 A JP2008541269 A JP 2008541269A
- Authority
- JP
- Japan
- Prior art keywords
- operating point
- processor
- lower operating
- temperature
- thermal management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Power Sources (AREA)
- Feedback Control In General (AREA)
- Control Of Temperature (AREA)
Abstract
【選択図】 なし
Description
Claims (31)
- 一の上側動作点および一の下側動作点を有する一のプロセッサの一の温度が一の閾値より下であることを判断する工程と、
前記判断に応答して、前記上側動作点および前記下側動作点を互いに向けて動かす工程と、
を含む方法。 - 前記プロセッサの一の熱状態の一の安定性を確認する工程と、
前記上側動作点を前記プロセッサに適用する工程と、
をさらに含む請求項1に記載の方法。 - 前記確認する工程は、前記プロセッサが、前記上側動作点および前記下側動作点を使用してスロットリングを成功した回数を追跡する工程を含む請求項2に記載の方法。
- 前記動かす工程は、
前記上側動作点と前記下側動作点との間の一の平均を計算する工程と、
前記平均に基づいて前記下側動作点に対し一のより大きい値を選択する工程と、
前記平均に基づいて前記上側動作点に対し一のより小さい値を選択する工程と、
を含む請求項2に記載の方法。 - 一のタイマ割り込みを検出する工程と、
前記上側動作点および前記下側動作点を保存する工程と、
一の増加された上側動作点を得るために前記上側動作点に対し一のより大きい値を選択する工程と、
前記増加された上側動作点を前記プロセッサに適用する工程と、
をさらに含む請求項2に記載の方法。 - 一の熱割り込みを検出する工程と、
一の第1の下側動作点を得るために一の最近の不成功の動作点に基づいて前記下側動作点に対し一のより大きい値を選択する工程と、
前記第1の下側動作点を前記プロセッサに適用する工程と、
前記プロセッサに適用される前記第1の下側動作点に応答して一定時間の間待機する工程と、
をさらに含む請求項5に記載の方法。 - 前記一定時間の経過後に、前記温度が前記閾値より下ではないことを判断する工程と、
前記第1の下側動作点に基づいて前記最近の不成功の動作点を更新する工程と、
一の第2の下側動作点を得るために前記第1の下側動作点に対し一のより小さい値を選択する工程と、
前記第2の下側動作点を前記プロセッサに適用する工程と、
前記プロセッサに適用される前記第2の下側動作点に応答して前記一定時間の間待機する工程と、
をさらに含む請求項6に記載の方法。 - 各動作点を動かす工程は、一の関連付けられる周波数および電圧設定を有する一のビンを選択する工程を含む請求項1に記載の方法。
- 一のプロセッサの一の温度が一の閾値より下であることを判断する一の熱管理制御器を含み、
前記プロセッサは、一の上側動作点および一の下側動作点を有し、
前記熱管理制御器は、前記温度は前記閾値より下であるという判断に応答して、前記上側動作点および前記下側動作点を互いに向けて動かす、装置。 - 前記熱管理制御器は、前記プロセッサの一の熱状態の一の安定性を確認する高温から低温状態への論理を含み、
前記装置はさらに、前記上側動作点を前記プロセッサに適用する一の動作点制御器を含む請求項9に記載の装置。 - 前記高温から低温状態への論理は、前記プロセッサが、前記上側動作点および前記下側動作点を使用してスロットリングを成功した回数を追跡することによって前記安定性を確認する請求項10に記載の装置。
- 前記高温から低温状態への論理は、前記上側動作点および前記下側動作点の間の一の平均を計算し、前記平均に基づいて前記下側動作点に対し一のより大きい値を選択し、また、前記平均に基づいて前記上側動作点に対し一のより小さい値を選択することにより前記上側動作点および前記下側動作点を動かす、請求項10に記載の装置。
- 前記熱管理制御器は、一のタイマ割り込みを検出し、前記上側動作点および前記下側動作点を保存し、一の増加された動作点を得るために前記上側動作点に対し一のより大きい値を選択する低温から低温状態への論理を含み、
前記動作点制御器は、前記増加された上側動作点を前記プロセッサに適用する請求項10に記載の装置。 - 前記熱管理制御器は、一の熱割り込みを検出し、一の第1の下側動作点を得るために一の最近の成功の動作点に基づいて前記下側動作点に対し一のより大きい値を選択する低温から高温状態への論理を含み、
前記動作点制御器は、前記第1の下側動作点を前記プロセッサに適用し、
前記熱管理制御器は、前記プロセッサに適用される前記第1の下側動作点に応答して一定時間の間待機する請求項11に記載の装置。 - 前記熱管理制御器は、前記一定時間が経過後に、前記温度が前記閾値より下ではないことを判断し、
前記熱管理制御器は、前記第1の下側動作点に基づいて前記最近の不成功の動作点を更新し、一の第2の下側動作点を得るために前記第1の下側動作点に対し一のより小さい値を選択する高温から高温状態への論理を有し、
前記動作点制御器は、前記第2の下側動作点を前記プロセッサに適用し、
前記熱管理制御器は、前記プロセッサに適用される前記第2の下側動作点に応答して前記一定時間の間待機する請求項14に記載の装置。 - 前記熱管理制御器は、一の関連付けられる周波数および電圧設定を有する一のビンを選択することによって各動作点を動かす請求項9に記載の装置。
- 一のメモリと、
前記メモリに結合される一のプロセッサと、
を含み、
前記プロセッサは、前記メモリに結合される一のメモリコントローラハブ、一の上側動作点、一の下側動作点、および前記プロセッサの一の温度は一の閾値より下であることを判断する一の熱管理制御器を有し、
前記熱管理制御器は、前記温度が前記閾値より下であることに応答して前記上側動作点および前記下側動作点を互いに向けて動かす、システム。 - 前記熱管理制御器は、前記プロセッサの一の熱状態の一の安定性を確認する高温から低温状態への論理を含み、
前記プロセッサはさらに、前記上側動作点を前記プロセッサに適用する一の動作点制御器を含む請求項17に記載のシステム。 - 前記高温から低温状態への論理は、前記プロセッサが、前記上側動作点および前記下側動作点を使用してスロットリングを成功した回数を追跡することによって前記安定性を確認する請求項18に記載のシステム。
- 前記高温から低温状態への論理は、前記上側動作点および前記下側動作点の間の一の平均を計算し、前記平均に基づいて前記下側動作点に対し一のより大きい値を選択し、また、前記平均に基づいて前記上側動作点に対し一のより小さい値を選択することにより前記上側動作点および前記下側動作点を動かす、請求項18に記載のシステム。
- 前記熱管理制御器は、一のタイマ割り込みを検出し、前記上側動作点および前記下側動作点を保存し、一の増加された動作点を得るために前記上側動作点に対し一のより大きい値を選択する低温から低温状態への論理を含み、
前記動作点制御器は、前記増加された上側動作点を前記プロセッサに適用する請求項18に記載のシステム。 - 前記熱管理制御器は、一の熱割り込みを検出し、一の第1の下側動作点を得るために一の最近の成功の動作点に基づいて前記下側動作点に対し一のより大きい値を選択する低温から高温状態への論理を含み、
前記動作点制御器は、前記第1の下側動作点を前記プロセッサに適用し、
前記熱管理制御器は、前記プロセッサに適用される前記第1の下側動作点に応答して一定時間の間待機する請求項21に記載のシステム。 - 前記熱管理制御器は、前記一定時間が経過後に、前記温度が前記閾値より下ではないことを判断し、
前記熱管理制御器は、前記第1の下側動作点に基づいて前記最近の不成功の動作点を更新し、一の第2の下側動作点を得るために前記第1の下側動作点に対し一のより小さい値を選択する高温から高温状態への論理を有し、
前記動作点制御器は、前記第2の下側動作点を前記プロセッサに適用し、
前記熱管理制御器は、前記プロセッサに適用される前記第2の下側動作点に応答して前記一定時間の間待機する請求項22に記載のシステム。 - 複数の命令の一の格納セットを含む機械可読媒体であって、
前記複数の命令の格納セットは、一の機械により実行されると前記機械に一の方法を実行させ、
前記方法は、
一の上側動作点および一の下側動作点を有する一のプロセッサの一の温度が一の閾値より下であることを判断する工程と、
前記判断に応答して、前記上側動作点および前記下側動作点を互いに向けて動かす工程と、
を含む媒体。 - 前記複数の命令は実行されるとさらに、
前記プロセッサの一の熱状態の一の安定性を確認し、
前記上側動作点を前記プロセッサに適用する、請求項24に記載される媒体。 - 前記複数の命令は実行されるとさらに、
一のタイマ割り込みを検出し、
前記上側動作点および前記下側動作点を保存し、
一の増加された上側動作点を得るために前記上側動作点に対し一のより大きい値を選択し、
前記増加された上側動作点を前記プロセッサに適用する、請求項25に記載の媒体。 - 前記複数の命令は実行されるとさらに、
一の熱割り込みを検出し、
一の第1の下側動作点を得るために一の最近の不成功の動作点に基づいて前記下側動作点に対して一のより大きい値を選択し、
前記第1の下側動作点を前記プロセッサに適用し、
前記プロセッサに適用される前記第1の下側動作点に応答して一定時間の間待機する、請求項26に記載の媒体。 - 前記複数の命令は実行されるとさらに、
前記一定時間の経過後に、前記温度が前記閾値より下ではないことを判断し、
前記第1の下側動作点に基づいて前記最近の不成功の動作点を更新し、
一の第2の下側動作点を得るために前記第1の下側動作点に対し一のより小さい値を選択し、
前記第2の下側動作点を前記プロセッサに適用し、
前記プロセッサに適用される前記第2の下側動作点に応答して前記一定時間の間待機する、請求項27に記載の媒体。 - 一の上側周波数設定および一の下側周波数設定を有する一のプロセッサの一の温度が一の閾値より下であることを判断する工程と、
前記プロセッサの一の熱状態の一の安定性を確認する工程と、
前記上側周波数設定と前記下側周波数設定との間の一の平均を計算する工程と、
前記平均に基づいて前記下側周波数設定に対し一のより大きい値を選択する工程と、
前記平均に基づいて前記上側周波数設定に対し一のより小さい値を選択する工程と、
前記上側周波数設定を前記プロセッサに適用する工程と、
一のタイマ割り込みを検出する工程と、
前記上側周波数設定および前記下側周波数設定を保存する工程と、
一の増加された上側周波数設定を得るために前記上側周波数設定に対し一のより大きい値を選択する工程と、
前記増加された上側周波数設定を前記プロセッサに適用する工程と、
を含む方法。 - 前記確認する工程は、前記プロセッサが、前記上側周波数設定および前記下側周波数設定を使用してスロットリングを成功した回数を追跡する工程を含む請求項29に記載の方法。
- 各周波数設定は一の対応する電圧設定を有する請求項26に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/125,769 US7463993B2 (en) | 2005-05-10 | 2005-05-10 | Adaptive thermal-based frequency-bounds control |
PCT/US2006/016671 WO2006121682A2 (en) | 2005-05-10 | 2006-04-28 | Adaptive thermal-based frequency-bounds control |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008541269A true JP2008541269A (ja) | 2008-11-20 |
JP4619437B2 JP4619437B2 (ja) | 2011-01-26 |
Family
ID=36928308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008511161A Expired - Fee Related JP4619437B2 (ja) | 2005-05-10 | 2006-04-28 | 温度に基づく適応周波数境界制御 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7463993B2 (ja) |
JP (1) | JP4619437B2 (ja) |
CN (1) | CN101171562B (ja) |
DE (1) | DE112006001135B4 (ja) |
TW (1) | TWI318735B (ja) |
WO (1) | WO2006121682A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140113926A (ko) * | 2012-12-28 | 2014-09-25 | 인텔 코포레이션 | 우선순위 기반 지능형 플랫폼 패시브 열 관리 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7774627B2 (en) * | 2002-10-03 | 2010-08-10 | Via Technologies, Inc. | Microprocessor capable of dynamically increasing its performance in response to varying operating temperature |
US7770042B2 (en) * | 2002-10-03 | 2010-08-03 | Via Technologies, Inc. | Microprocessor with improved performance during P-state transitions |
US7814350B2 (en) * | 2002-10-03 | 2010-10-12 | Via Technologies, Inc. | Microprocessor with improved thermal monitoring and protection mechanism |
US7502948B2 (en) | 2004-12-30 | 2009-03-10 | Intel Corporation | Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores |
US7783903B2 (en) | 2007-08-07 | 2010-08-24 | International Business Machines Corporation | Limiting power consumption by controlling airflow |
US9122648B2 (en) * | 2007-08-22 | 2015-09-01 | Advanced Micro Devices, Inc. | Temperature throttling mechanism for DDR3 memory |
US8386807B2 (en) * | 2008-09-30 | 2013-02-26 | Intel Corporation | Power management for processing unit |
US8707060B2 (en) * | 2008-10-31 | 2014-04-22 | Intel Corporation | Deterministic management of dynamic thermal response of processors |
US8402290B2 (en) * | 2008-10-31 | 2013-03-19 | Intel Corporation | Power management for multiple processor cores |
WO2011031175A1 (en) * | 2009-09-14 | 2011-03-17 | Akademia Gorniczo-Hutnicza Im. Stanislawa Staszica | Method of power control in microprocessor structures and a power control system in microprocessor structures |
US8930737B2 (en) | 2011-12-13 | 2015-01-06 | Omx Technology Ab | Method and devices for controlling operations of a central processing unit |
US9223384B2 (en) * | 2012-07-31 | 2015-12-29 | Qualcomm Incorporated | Synthesizing intermediate performance levels in integrated circuits, and related processor systems, methods, and computer-readable media |
KR20140060137A (ko) | 2012-11-09 | 2014-05-19 | 삼성전자주식회사 | 반도체 집적 회로 및 그것의 동작 방법, 반도체 집적 회로의 타이밍 검증 방법 및 테스트 방법 |
US9098282B2 (en) * | 2012-12-27 | 2015-08-04 | Intel Corporation | Methods, systems and apparatus to manage power consumption of a graphics engine |
JP2016531370A (ja) * | 2013-09-09 | 2016-10-06 | シーゲイト テクノロジー エルエルシーSeagate Technology LLC | 温度管理を有するモバイルデータ記憶デバイス |
US9557786B2 (en) * | 2013-11-11 | 2017-01-31 | Mediatek Inc. | Power thermal policy using micro-throttle |
US9671767B2 (en) | 2014-05-14 | 2017-06-06 | Advanced Micro Devices, Inc. | Hybrid system and method for determining performance levels based on thermal conditions within a processor |
US9652019B2 (en) | 2014-06-02 | 2017-05-16 | Advanced Micro Devices, Inc. | System and method for adjusting processor performance based on platform and ambient thermal conditions |
CN105426283B (zh) * | 2014-09-19 | 2018-02-02 | 环旭电子股份有限公司 | 电子产品热设计最佳化方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160367A (ja) * | 1993-12-08 | 1995-06-23 | Matsushita Electric Ind Co Ltd | Cpu発熱抑制装置 |
JP2001517332A (ja) * | 1995-09-29 | 2001-10-02 | インテル・コーポレーション | 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法 |
US20020143488A1 (en) * | 2001-03-30 | 2002-10-03 | Barnes Cooper | Method and apparatus for optimizing thermal solutions |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7076672B2 (en) | 2002-10-14 | 2006-07-11 | Intel Corporation | Method and apparatus for performance effective power throttling |
-
2005
- 2005-05-10 US US11/125,769 patent/US7463993B2/en not_active Expired - Fee Related
-
2006
- 2006-04-20 TW TW095114119A patent/TWI318735B/zh not_active IP Right Cessation
- 2006-04-28 JP JP2008511161A patent/JP4619437B2/ja not_active Expired - Fee Related
- 2006-04-28 DE DE112006001135.9T patent/DE112006001135B4/de not_active Expired - Fee Related
- 2006-04-28 CN CN2006800157726A patent/CN101171562B/zh not_active Expired - Fee Related
- 2006-04-28 WO PCT/US2006/016671 patent/WO2006121682A2/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160367A (ja) * | 1993-12-08 | 1995-06-23 | Matsushita Electric Ind Co Ltd | Cpu発熱抑制装置 |
JP2001517332A (ja) * | 1995-09-29 | 2001-10-02 | インテル・コーポレーション | 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法 |
US20020143488A1 (en) * | 2001-03-30 | 2002-10-03 | Barnes Cooper | Method and apparatus for optimizing thermal solutions |
JP2004533042A (ja) * | 2001-03-30 | 2004-10-28 | インテル・コーポレーション | 熱対策を最適化するための方法および装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140113926A (ko) * | 2012-12-28 | 2014-09-25 | 인텔 코포레이션 | 우선순위 기반 지능형 플랫폼 패시브 열 관리 |
JP2015513147A (ja) * | 2012-12-28 | 2015-04-30 | インテル・コーポレーション | 優先度ベースのインテリジェントプラットフォームの受動的熱管理 |
KR101682985B1 (ko) | 2012-12-28 | 2016-12-06 | 인텔 코포레이션 | 우선순위 기반 지능형 플랫폼 패시브 열 관리 |
Also Published As
Publication number | Publication date |
---|---|
DE112006001135T5 (de) | 2008-04-30 |
US20060254296A1 (en) | 2006-11-16 |
JP4619437B2 (ja) | 2011-01-26 |
WO2006121682A3 (en) | 2007-07-12 |
TW200707175A (en) | 2007-02-16 |
CN101171562B (zh) | 2012-10-10 |
CN101171562A (zh) | 2008-04-30 |
TWI318735B (en) | 2009-12-21 |
US7463993B2 (en) | 2008-12-09 |
WO2006121682A2 (en) | 2006-11-16 |
DE112006001135B4 (de) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4619437B2 (ja) | 温度に基づく適応周波数境界制御 | |
JP5985708B2 (ja) | マルチコアプロセッサにおける電力消費の管理 | |
JP4922306B2 (ja) | C0時のセルフリフレッシュメカニズム | |
US7941683B2 (en) | Data processing device with low-power cache access mode | |
KR101233434B1 (ko) | 데이터 처리 시스템의 강제 정지 | |
US7392413B2 (en) | Changing of operating voltage in semiconductor integrated circuit | |
KR101148642B1 (ko) | 데이터 처리 시스템의 강제 정지 | |
US7275130B2 (en) | Method and system for dynamically operating memory in a power-saving error correcting mode | |
JP5837117B2 (ja) | プロセッサおよび方法 | |
JP5638110B2 (ja) | 熱制御装置及び方法 | |
JP4764026B2 (ja) | ダイナミック電圧スケーリングによる低消費電力集積回路装置 | |
EP1734436A1 (en) | Automatically controlling processor mode of multi-core processor | |
US8464086B2 (en) | Software-based power capping | |
US20070268756A1 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
US11500555B2 (en) | Volatile memory to non-volatile memory interface for power management | |
JP2019220137A (ja) | 冗長電源装置の制御方法 | |
JP2024525390A (ja) | 電圧ドループに応じてオーバークロック中にクロックストレッチングを可能にするためのシステム及び方法 | |
US20120233451A1 (en) | Method for fast resuming computer system and computer system | |
US20070300082A1 (en) | Method for controlling operation of microprocessor which performs duty cycle correction process | |
US10775876B2 (en) | Method and apparatus for controlling power consumption of an integrated circuit | |
JPH11327678A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |