KR101682985B1

KR101682985B1 - 우선순위 기반 지능형 플랫폼 패시브 열 관리

Info

Publication number: KR101682985B1
Application number: KR1020147017709A
Authority: KR
Inventors: 바수데반 스리니바산; 쥬니어 제임스 지 허머딩; 라미야 수브라마니안
Original assignee: 인텔 코포레이션
Priority date: 2012-12-28
Filing date: 2013-06-19
Publication date: 2016-12-06
Also published as: WO2014105143A1; CN104160359A; TW201428469A; KR20140113926A; TWI571729B; GB201411386D0; GB2523607A; GB2523607B; US20140188302A1; CN104160359B; JP5881198B2; JP2015513147A; DE112013000417T5

Abstract

지능형 플랫폼 패시브 열 관리에 기초하여 우선순위에 관련한 방법 및 장치가 기술된다. 일 실시예에서, 플랫폼의 하나 이상의 컴포넌트들의 전력 소비 제한은 플랫폼의 하나 이상의 전력 소비 컴포넌트들과 플랫폼의 하나 이상의 열 발생 컴포넌트들 간의 하나 이상의 열 관계에 기초하여 변경된다. 또한, 하나 이상의 열 관계의 제1 관계는 플랫폼의 타겟 컴포넌트에 미치는 플랫폼의 소스 컴포넌트의 영향 우선순위(influence priority )를 나타낸다. 다른 실시예가 또한 청구되고 기술된다.

Description

우선순위 기반 지능형 플랫폼 패시브 열 관리{PRIORITY BASED INTELLIGENT PLATFORM PASSIVE THERMAL MANAGEMENT}

본 개시 내용은 일반적으로 전자 분야에 관한 것이다. 특히, 본 발명의 실시예는 우선순위 기반 지능형 플랫폼의 패시브 열관리에 관한 것이다.

집적 회로(IC) 제조 기술이 개선됨에 따라, 제조자들은 단일 실리콘 기판 위에 추가 기능을 통합할 수 있다. 그러나, 이러한 기능들의 수가 증가함에 따라, 단일 IC 칩 상의 컴포넌트들의 개수도 증가하고 있다. 추가 컴포넌트들은 추가적인 신호 스위칭을 추가시키며, 결국 더 많은 열을 발생한다. 부가적인 열은, 예를 들면, 열 팽창에 의해 IC 칩을 손상시킬 수 있다. 또한, 부가적인 열은 사용 위치 및/또는 그러한 칩을 포함하는 컴퓨팅 장치의 사용 응용을 제한할 수 있다.

예를 들면, 휴대용 컴퓨팅 장치는 그의 동작을 위해 오로지 배터리 전력만을 의존한다. 그래서, 추가적인 기능이 휴대용 컴퓨팅 장치에 통합되므로, 예를 들면, 연장된 기간 동안 배터리 전력을 유지하기 위해, 전력 소비를 줄일 필요성이 갈수록 중요해지고 있다. 비-휴대용 컴퓨팅 시스템 역시 이들의 IC 컴포넌트가 더 많은 전력을 사용하고 더 많은 열을 발생하므로 냉각과 전력 소비 문제에 직면하고 있다.

상세한 설명은 첨부 도면을 참조하여 제공된다. 도면에서, 참조부호의 가장 좌측의 숫자(들)는 참조부호가 처음 보여주는 도면을 가리킨다. 동일한 참조 부호를 다른 도면에서 사용하는 것은 유사하거나 동일한 항목을 표시하는 것이다.
도 1 및 도 4 내지 도 6은 본 출원에서 기술된 여러 실시예를 구현하기 위해 이용될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다.
도 2는 실시예에 따른, 컴퓨팅 시스템의 프로세서 코어 및 기타 컴포넌트의 부분의 블록도를 도시한다.
도 3은 실시예에 따라서 방법의 흐름도를 도시한다.

하기 설명에서, 많은 특정한 세부사항은 여러 실시예의 확실한 이해를 제공하기 위해 설명된다. 그러나, 본 발명의 여러 실시예는 특정 세부사항 없이도 실시될 수 있다. 다른 예에서, 공지의 방법, 절차, 컴포넌트, 및 회로는 본 발명의 특별한 실시예를 방해하지 않도록 하기 위해 자세히 설명되지 않는다. 또한, 본 발명의 여러 양태는 여러 수단, 이를 테면, 반도체 집적 회로("하드웨어"), 하나 이상의 프로그램으로 구성된 컴퓨터 판독가능 명령어("소프트웨어"), 또는 하드웨어와 소프트웨어의 어떤 조합을 이용하여 수행될 수 있다. 이와 같은 개시내용의 목적을 위해, "로직(logic)"이라 언급한 것은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 어떤 조합을 의미한다. 또한, "명령어"와 "마이크로-동작"(uop)은 본 출원에서 기술된 바와 같이 서로 바꾸어 쓸 수 있다.

전력 관리는 (폰, 태블릿, UMPC(울트라 모바일 퍼스널 컴퓨터), 울트라북과 같은 랩탑 컴퓨터 등과 같은) 모바일 장치에서 판단하며, 그래서 그러한 플랫폼이 전력/열 및 성능 관점에서 고도로 최적화되는 것이 중요하다. 컴퓨팅 시스템에서, 고급 구성 및 전력 인터페이스(Advanced Configuration and Power Interface (ACPI)) 사양서는 오퍼레이팅 시스템(OS)에 의한 장치 구성과 전력 관리를 위한 공개 표준을 제공한다. 일부 실시예에서, 본 출원에서 검토된 전력 소비 상태 및/또는 기술 중 적어도 몇 가지는 2004년 9월, ACPI 사양서, 3.0 개정판 하에서 정의된 것을 따르는 것 또는 그와 유사것일 수 있고, 이 사양서는 이전의 프로세서 중심적 지원을 넘어 열 모델까지 확장하고 있다. 이렇게 ACPI 3.0 사양서에 포함되는 확장된 열 모델은 모바일 플랫폼의 지능적이고 더 양호한 전체 플랫폼 레벨의 열관리를 위한 증대되는 요구를 다루고 있다. 이러한 요구는 부분적으로는 이전 버전의 열 모델이 (예를 들면, 버전 1.0에서) 정의되었을 때 수년 전의 사례였던 것으로서 이제는 시스템 상에서 프로세서보다 더 많은 열 발생자들인 컴포넌트들이 존재하기 때문에 발생한다.

더욱이, ACPI 3.0 열 모델의 구현은 다이나믹 전력 성능 관리 기술(Dynamic Power Performance Management technology (DPPM))로서도 알려져 있다. 이러한 새로운 플랫폼의 열관리 모델은 시스템 상에서 여러 전력 소모 및 열 발생 컴포넌트들과 (예를 들면, 전용의) 플랫폼 레벨의 열 센서(들)에 의해 계측된 바와 같은 시스템 상의 핫스팟(hotspots) 간의 관계를 판단하는 플랫폼을 포함한다. 그러면, 플랫폼은 이렇게 판단된 관계 정보를 열 관계 테이블(Thermal Relationship Table (TRT))의 형태로 보여줄 수 있다. 그러나, TRT 값을 결정하고 발생하는 일은 오류를 일으키기 쉬운 번거롭고 시간 소비적인 과정일 수 있으며 많은 성가신 일일 수 있으며 많은 공학적인 수고를 포함시킬 수 있다. 이로 인해 ACPI 3.0을 시스템에 거의 포함시킬 수 없게 되었으며 그래서 DPPM를 광범위하게 적용하는데 방해가 되는 결과를 가져올 수 있다.

이러한 목적을 위하여, 일부 실시예는 TRT 정의를 변경하고 이를 순수 과학적 열 관계 테이블 대신 우선순위 테이블로서 사용하여, 예를 들면, 이해의 용이함과 구현 혜택의 용이성을 제공한다.

이러한 기술은 어느 플랫폼에서도, 예를 들면, 열 관리의 임베디드 컨트롤러 구현 및/또는 OS 전력/열 관리에서도 구현될 수 있다. 이와 같이, 일부 실시예는, 예를 들면, 전화기, UMPC, 태블릿, 랩탑형 울트라북, 데스크탑 컴퓨터, 컴퓨터 서버, 시스템 온 칩(SoC) 장치(들) 등(이와 같은 것들은 본 출원에서 도 1과 도 4 내지 도 6을 참조하여 설명됨)을 포함하여, 각종 컴퓨팅 장치에 제공될 수 있다.

또한, 본 출원에서 기술된 기술은 도 1 및 도 4 내지 도 6을 참조하여 기술된 어느 형태의 컴퓨팅 시스템 및/또는 프로세서에서도 사용될 수 있다. 더 구체적으로, 도 1은 본 발명의 실시예에 따른, 컴퓨팅 시스템(100)의 블록도를 도시한다. 시스템(100)은 하나 이상의 프로세서(102-1 내지 102-N)(본 출원에서 일괄하여 "프로세서들(102)" 또는 "프로세서(102)"라고 지칭함)를 포함할 수 있다. 프로세서들(102)은 상호접속 네트워크 또는 버스(1040를 통해 통신할 수 있다. 각각의 프로세서는 각종 컴포넌트를 포함할 수 있는데, 명료성을 기하기 위해 그 중 일부만이 프로세서(102-1)를 참조하여 설명된다. 따라서, 나머지 프로세서들(102-2 내지 102-N)은 각기 프로세서(102-1)를 참조하여 설명되는 동일 또는 유사한 컴포넌트를 포함할 수 있다.

실시예에서, 프로세서(102-1)는 하나 이상의 프로세서 코어(106-1 내지 106-M)(본 출원에서 일괄하여 프로세서 "코어들(106)"또는 더 일반적으로는 "코어(106)"라 지칭함), 공유 캐시(108), 라우터(110), 및/또는 프로세서 제어 로직 또는 유닛(120)을 포함할 수 있다. 프로세서 코어(106)는 단일의 집적 회로(IC) 칩 상에 구현될 수 있다. 더욱이, 칩은 하나 이상의 공유(shared) 및/또는 전용(private) 캐시(예를 들면, 캐시(108)), 버스 또는 상호접속부(예를 들면, 버스 또는 상호접속 네트워크(112)), 메모리 컨트롤러(예를 들면, 도 4 내지 도 6을 참조하여 설명된 것들), 또는 기타 컴포넌트를 포함할 수 있다.

실시예에서, 라우터(110)는 프로세서(102-1)의 여러 컴포넌트들 및/또는 시스템(100) 끼리 통신하기 위해 사용될 수 있다. 더욱이, 프로세서(102-1)는 하나 보다 많은 라우터(110)를 포함할 수 있다. 또한, 다수의 라우터(110)는 프로세서(102-1)의 내부나 외부의 각종 컴포넌트들 간의 데이터 라우팅을 할 수 있게 통신할 수 있다.

공유 캐시(108)는 프로세서(102-1)의 하나 이상의 컴포넌트, 이를 테면, 코어(106)에 의해 활용될 수 있는 (예를 들면, 명령어를 포함하여) 데이터를 저장할 수 있다. 예를 들면, 공유 캐시(108)는 프로세서(102)의 컴포넌트에 의한 고속 액세스를 위해 메모리(114)에 저장된 데이터를 국부적으로 캐시할 수 있다. 실시예에서, 캐시(108)는 (레벨 2(L2), 레벨 3(L3), 레베 4(L4), 또는 다른 캐시 레벨과 같은) 중간-레벨 캐시와, 최종 레벨 캐시(LLC) 및/또는 이들의 조합을 포함할 수 있다. 더욱이, 프로세서(102-1)의 각종 컴포넌트는 버스(예를 들면, 버스(112)), 및/또는 메모리 컨트롤러 또는 허브를 통해 직접 공유 캐시(108)와 통신할 수 있다. 도 1에 도시된 바와 같이, 일부 실시예에서, 코어들(106) 중 하나 이상은 레벨 1(L1) 캐시(116-1)(본 출원에서 일괄하여 "L1 캐시(116)"이라 지칭함)를 포함할 수 있다.

실시예에서, 제어 유닛/로직(120)은 (ACPI 3.0와 관한) TRT 정의를 변경하여 변경된 TRT를 순수 과학 열 관계 테이블 대신 우선순위 테이블로서 활용한다. 일부 실시예에서, 로직(120)은 적어도 부분적으로 (예를 들면, 메모리(114)에 저장될 수 있는) OS 소프트웨어 및/또는 소프트웨어 애플리케이션(들)으로부터의 입력에 기초하여 동작할 수 있다. 더욱이, 전력/열 설정치(들)의 레벨을 제어하는 능력은, 이를 테면, 작업부하, 시나리오, 용도, 온도, 전류, 전력 소비 등에 기초한 (예를 들면, 일부 실시예에서 하나 이상의 센서로부터의 입력에 기초한) 각종 판단에 대응하여 플랫폼 전력 소모 및/또는 열 행위를 최적화하는데 사용될 수 있다. 도 1에 도시된 바와 같이, 센서(들)(150)은 열에 영향 받는 하나 이상의 컴포넌트(151)(본 출원에서 타겟(들)이라고도 지칭함)에 열 결합될 수 있거나 그렇지 않으면 근접 배치되어 하나 이상의 열 발생 컴포넌트(152)(본 출원에서 소스(들)이라고도 지칭함)에 의해 초래된 온도 변동을 검출할 수 있다. 또한, 본 출원에서 논의된 적어도 일부의 OS 동작은 소프트웨어 애플리케이션, 펌웨어 등에 의해 호환하여 수행될 수 있다.

도 2는 본 발명의 실시예에 따른, 코어(106) 및 컴퓨팅 시스템의 다른 컴포넌트의 부분들의 블록도를 도시한다. 일 실시예에서, 도 2에 도시된 화살표는 코어(106)를 통한 명령어의 흐름 방향을 예시한다. (코어(106)와 같은) 하나 이상의 프로세서 코어는 도 1을 참조하여 설명된 바와 같이 단일의 집적 회로 칩(또는 다이) 상에서 구현될 수 있다. 더욱이, 칩은 하나 이상의 공유 및/또는 전용 캐시(예를 들면, 도 1의 캐시(108)), 상호접속부(예를 들면, 도 1의 상호접속부(104 및/또는 112)), 제어 유닛, 메모리 컨트롤러, 또는 기타 컴포넌트를 포함할 수 있다.

도 2에 도시된 바와 같이, 코어(106)는 코어(106)에 의해 실행하기 위한 (조건 브랜치를 갖는 명령어를 포함하는) 명령어를 페치하는 페치 유닛(202)을 포함할 수 있다. 명령어는 메모리(114) 및/또는 도 4 내지 도 6을 참조하여 설명된 메모리 장치와 같은 모든 저장 장치로부터 페치될 수 있다. 코어(106)는 또한 페치된 명령어를 디코드하는 디코드 유닛(204)을 포함할 수 있다. 예를 들면, 디코드 유닛(204)은 페치된 명령어를 복수의 uops (마이크로-동작)으로 디코드할 수 있다

부가적으로, 코어(106)는 스케줄 유닛(206)을 포함할 수 있다. 스케줄 유닛(206)은 명령어가 발송(dispatch)을 위해 준비될 때까지, 예를 들면, 디코드된 명령어의 모든 소스 값들이 사용할 수 있을 때까지 (예를 들면, 디코드 유닛(204)로부터 수신된) 디코드된 명령어를 저장하는 것과 연관된 각종 동작을 수행할 수 있다. 일 실시예에서, 스케줄 유닛(206)은 디코드된 명령어를 실행을 위한 실행 유닛(208)으로 스케줄 및/또는 발행(또는 발송)할 수 있다. 실행 유닛(208)은 발송된 명령어가 (예를 들면, 디코드 유닛(204))에 의해) 디코드되고 (예를 들면, 스케줄 유닛(206))에 의해) 발송된 후 발송된 명령어를 실행할 수 있다. 실시예에서, 실행 유닛(208)은 하나 이상의 실행 유닛을 포함할 수 있다. 실행 유닛(208)은 또한 가산, 감산, 승산, 및/또는 제산과 같은 각종 산술 연산을 수행할 수 있으며, 하나 이상의 산술 논리 유닛(ALUs)을 포함할 수 있다. 실시예에서, 코-프로세서(도시되지 않음)는 실행 유닛(208)과 함께 각종 산술 연산을 수행할 수 있다.

또한, 실행 유닛(208)은 비순차 명령어를 실행할 수 있다. 그러므로, 프로세서 코어(106)는 일 실시예에서 비순차 프로세서 코어일 수 있다. 코어(106)는 또한 회수 유닛(retirement unit)을 포함할 수 있다. 회수 유닛(210)은 실행된 명령어가 커밋된(committed) 후 이를 회수할 수 있다. 실시예에서, 실행된 명령어의 회수는 프로세서 상태가 명령어의 실행으로부터 커밋되는 것, 명령어에 의해 사용된 물리적 레지스터가 할당 해제되는 것 등의 결과를 가져올 수 있다.

코어(106)는 또한 프로세서 코어(106)의 컴포넌트들과 (도 1을 참조하여 설명된 컴포넌트와 같은) 다른 컴포넌트들 사이에서 하나 이상의 버스(예를 들면, 버스(104 및/또는 112)를 통해 통신을 가능하게 해주는 버스 유닛(214)을 포함할 수 있다. 코어(106)는 또한 코어(106)의 각종 컴포넌트들에 의해 액세스된 (전력 소비 상태 설정치와 관련한 값들과 같은) 데이터를 저장하는 하나 이상의 레지스터(216)를 포함할 수 있다.

또한, 비록 도 1이 상호접속부(112)를 통해 제어 유닛(120)이 코어(106)에 결합된 것으로 도시할지라도, 여러 실시예에서, 제어 유닛(120)은 코어(106)의 내부와 같이 버스(104) 등을 통해 코어에 결합되는 어느 곳에서도 배치될 수 있다.

아래의 표 1은 ACPI 3.0 사양에서 정의된 바와 같은 열 관계 테이블(TRT)의 필드들을 보여준다.

일부 실시예는 열 엔지니어가 여러 소스들의 순서 및 우선순위를 결정하는 정책을 직관적으로 적용할 수 있도록 표 1의 "영향" 필드의 정의를 우선순위 값으로 대신 변경한다. 변경된 필드 정의는 아래 표 2에서 정의된 바와 같다.

도 3은 실시예에 따른, TRT의 우선순위 값을 이용하여 패시브 열 제어를 수행하는데 사용된 방법(300)의 흐름도를 도시한다. 도 1 내지 도 2 또는 도 4 내지 도 6의 하나 이상의 컴포넌트는 여러 실시예들에서 도 3을 참조하여 기술된 하나 이상의 동작을 수행하는데 사용될 수 있다. 또한, 도 3의 동작(308 및 322)은 여러 실시예에서 (예를 들면, 더 융통성 있는 고객화를 위해) 오름차순, 내림차순, 특정함 없는 정렬 순서 등과 같은 다른 우선순위 정책과 교체할 수 있다.

도 1 내지 도 3을 참조하면, 동작(302)에서, (예를 들면, 센서(들)(150)을 이용하여) 검출된 온도 값/정보를 로직(120)에 전달하는 열 모니터링이 시작된다. 동작(304)에서, 방법(300)은 (PSV(ACPI 3.0 사양서에서 정의된 바와 같은 패시브 열 트립점(Passive Thermal Trip Point) 값과 같은) 임계 값에 도달하기를 대기한다. 동작(306)에서 만일 검출된 온도가 임계값을 초과하면, 동작(308)은 (예를 들면, TRT의 우선순위 필드에 기초하여) 우선순위의 내림차순으로 타겟 장치에 대한 소스들의 리스트를 수집한다. 동작(310)에서, 최고의 우선순위 소스들이 전력/성능에서 (예를 들면, 완전히) 제한되었는지를 판단한다. 그렇다면, 동작(312)에서 소스 또는 소스들은 리스트에서 다음 번 최고의 우선순위로 제한되며, 그렇지 않으면, 동작(314)에서 소스 또는 소스들은 리스트에서 최고 우선순위로 제한된다.

동작(306)에서, 만일 온도가 임계값을 초과하지 않았으면, 동작(320)은 패시브 정책 조치(passive policy action)가 어느 소스에서 액티브인지를 판단한다. 아니라면, 방법(320)은 동작(304)에서 대기하기를 계속하고, 그렇지 않으면, 동작(322)은 우선순위의 오름차순으로, 현재 패시브하게 제어되는 타겟 장치에 대한 소스들(예를 들면, 모든 소스들)의 리스트를 수집한다. 동작(324)에서, (예를 들면, 모든) 패시브하게 제어된 소스(들)이 하나의 전력/전력 레벨 만큼 줄어든다(또는 제한되지 않는다). 동작(326)은 (예를 들면, 모든) 패시브하게 제어된 소스(들)이 완전하게 제한되지 않은지를 판단한다. 그러하다면, 방법(300)은 동작(304)에서 재시작하며, 그렇지 않다면 동작(316)은 (예를 들면, TRT에 저장된 대응 값에 따라서) 샘플링 기간 동안 대기한다. 도 3에 도시된 바와 같이, 방법(300)은 동작(312, 314, 및 326) 이후 동작(316)을 수행한다.

TRT 객체에서 정의된 바와 같은 원래의 영향 값 대신 우선순위 값을 이용함으로써, 열 엔지니어는 플랫폼 컴포넌트 배치 및 여러 작업 부하 하에서 각종 타겟의 열 거동의 신속한 분석에 기초하여 관계 테이블을 신속하게 제시하게 된다. 이것은 열 판단 및 시스템 설계 시 상당한 시간량을 절감할 수 있다. 패시브 제어 알고리즘 구현은 샘플링 주기 정보를 이용하여 적절한 제어 포인트를 찾고 성능/전력을 (예를 들면, 일정하게) 조절하여 열 타겟들을 만족시킬 수 있기 때문에, 합당하게 충분한 우선순위 값을 갖는 것이 충분하며 일부 실시예에서 더 정확한 영향 값을 갖는 것이 필요하지 않다. 또한, 우선순위 값은 임의로 사전-정의된 정수 값일 수 있기 때문에, 결과의 패시브 제한 조치 및 성능 판단은 반복가능하며 실행이 거듭되면서 예측 가능해진다.

실시예에 따르면, 전체 플랫폼 레벨의 열 관리 해법을 구현하기 쉽게 함으로써, 플랫폼의 열 거동이 개선되며 그래서 열로 인해 유도된 악의적인 공격(예를 들면, 작업부하를 심하게 일으키는 것, 열 상태/관리를 트리거시키는 예기치 않은 동작 만들기 등)을 탄력적으로 피하는데 간접적으로 도움이 될 수 있다.

도 4는 본 발명의 실시예에 따른 컴퓨팅 시스템(400)의 블록도를 도시한다. 컴퓨팅 시스템(400)은 상호접속 네트워크(또는 버스)(404)를 통해 통신하는 하나 이상의 중앙 처리 유닛(들)(CPUs)(402) 또는 프로세서를 포함할 수 있다. 프로세서(402)는 범용 프로세서, (컴퓨터 네트워크(405)를 통해 통신된 데이터를 처리하는) 네트워크 프로세서, 또는 (축소 명령어 셋 컴퓨터(RISC) 프로세서 또는 복잡 명령어 셋 컴퓨터(CISC)를 포함하는) 다른 형태의 프로세서를 포함할 수 있다. 더욱이, 프로세서(402)는 싱글 또는 멀티플 코어 디자인을 가질 수 있다. 멀티플 코어 디자인의 프로세서(402)는 여러 형태의 프로세서 코어들을 동일한 집적 회로(IC) 다이 상에서 집적할 수 있다. 또한, 멀티플 코어 디자인의 프로세서(402)는 대칭 또는 비대칭 멀티프로세서로서 구현될 수 있다. 실시예에서, 프로세서들(402) 중 하나 이상은 도 1의 프로세서들(102)과 동일한 또는 유사한 프로세서일 수 있다. 예를 들면, 프로세서들(402) 중 하나 이상은 도 1 내지 도 3을 참조하여 기술된 제어 유닛(120)을 포함할 수 있다. 또한, 도 1 내지 도 3을 참조하여 기술된 동작은 컴퓨팅 시스템(400)의 하나 이상의 컴포넌트들에 의해 수행될 수 있다.

칩셋(406)도 또한 상호접속 네트워크(404)와 통신할 수 있다. 칩셋(406)은 메모리 컨트롤 허브(memory control hub (MCH))(408)를 포함할 수 있다. MCH(408)는 (도 1의 메모리(114)와 동일 또는 유사할 수 있는) 메모리(412)와 통신하는 메모리 컨트롤러(410)를 포함할 수 있다. 메모리(412)는 명령어 시퀀스를 포함하여, CPU(402) 또는 컴퓨팅 시스템(400)에 포함된 어느 다른 장치에 의해 실행될 수 있는, 데이터를 저장할 수 있다. 본 발명의 일 실시예에서, 메모리(412)는 랜덤 액세스 메모리(RAM), 다이나믹 RAM(DRAM), 동기 DRAM(SDRAM), 스태틱 RAM(SRAM), 또는 다른 형태의 저장 장치와 같은 하나 이상의 휘발성 저장(또는 메모리) 장치를 포함할 수 있다. 하드 디스크와 같은 비휘발성 메모리 또한 활용될 수 있다. 복수개의 CPU 및/또는 복수개의 시스템 메모리와 같은 부가적인 장치들이 상호접속 네트워크(404)를 통해 통신할 수 있다.

MCH(408)는 또한 디스플레이 장치(416)와 통신하는 그래픽 인터페이스(414)를 포함할 수 있다. 본 발명의 일 실시예에서, 그래픽 인터페이스(414)는 가속 그래픽 포트(accelerated graphics port (AGP))를 통해 디스플레이 장치(416)와 통신할 수 있다. 본 발명의 실시예에서, (평판 패널 디스플레이와 같은) 디스플레이(416)는, 예를 들면, 비디오 메모리 또는 시스템 메모리와 같은 저장 장치에 저장된 이미지의 디지털 표현을 디스플레이(416)에 의해 해석되고 디스플레이되는 디스플레이 신호로 변환하는 신호 변환기를 통해 그래픽 인터페이스(414)와 통신할 수 있다. 디스플레이 장치에 의해 생성된 디스플레이 신호는 여러 제어 장치를 통과한 다음 디스플레이(416)에 의해 해석되고 그리고 나서 그 디스플레이 상에 디스플레이될 수 있다.

허브 인터페이스(418)는 MCH(408) 및 입력/출력 제어 허브(ICH)(420)가 통신할 수 있게 해준다. ICH(420)는 컴퓨팅 시스템(400)과 통신하는 I/O 장치(들)에게 인터페이스를 제공할 수 있다. ICH(420)는 주변 컴포넌트 상호접속(peripheral component interconnect (PCI)) 브릿지, 범용 직렬 버스(universal serial bus (USB)) 컨트롤러, 또는 다른 형태의 주변 브릿지 또는 컨트롤러와 같은 주변 브릿지(또는 컨트롤러)(424)를 통해 버스(422)와 통신할 수 있다. 브릿지(424)는 CPU(402)와 주변 장치들 사이에서 데이터 경로를 제공할 수 있다. 다른 형태의 구성이 활용될 수 있다. 또한, 복수개의 버스가, 예를 들면, 복수개의 브릿지 또는 컨트롤러를 통해 ICH(420)와 통신할 수 있다. 더욱이, ICH(420)와 통신하는 다른 주변장치는, 본 발명의 여러 실시예에서, 통합 드라이브 전자장치(integrated drive electronics (IDE)) 또는 소형 컴퓨터 시스템 인터페이스(small computer system interface (SCSI)) 하드 드라이브(들), USB 포트(들), 키보드, 마우스 병렬 포트(들), 직렬 포트(들), 디지털 출력 서포트(예를 들면, 디지털 비디오 인터페이스(digital video interface (DVI)), 또는 기타 장치들을 포함할 수 있다.

버스(422)는 오디오 장치(426), 하나 이상의 디스크 드라이브(들)(428), 및 (컴퓨터 네트워크(403)와 통신하는) 네트워크 인터페이스 장치(430)와 통신할 수 있다. 다른 장치들은 버스(422)를 통하여 통신할 수 있다. 또한, (네트워크 인터페이스 장치(430)와 같은) 각종 컴포넌트들이 본 발명의 일부 실시예에서 MCH(408)와 통신할 수 있다. 또한, 본 출원에서 기술된 프로세서(402) 및 하나 이상의 다른 컴포넌트들은 (예를 들면, 시스템 온 칩(SoC)을 제공하기 위해) 조합되어 단일의 칩을 형성할 수 있다. 또한, 그래픽 가속기(416)는 본 발명의 다른 실시예에서 MCH(408) 내부에 포함될 수 있다.

또한, 컴퓨팅 시스템(400)은 휘발성 및/또는 비휘발성 메모리(또는 저장기)를 포함할 수 있다. 예를 들면, 비휘발성 메모리는 판독 전용 메모리(ROM), 프로그래머블 ROM(PROM), 소거가능 PROM (EPROM), 전자적 EPROM (EEPROM), 디스크 드라이브(예를 들면, (428)), 플로피 디스크, 컴팩트 디스크 ROM(CD-ROM), 디지털 다기능 디스크(DVD), 플래시 메모리, 자기-광 디스크, 또는 (예를 들면, 명령어를 포함하여) 전자 데이터를 저장할 수 있는 다른 형태의 비휘발성 머신-판독가능 매체 중 하나 이상을 포함할 수 있다.

도 5는 본 발명의 실시예에 따른, 포인트-투-포인트(PtP) 구성으로 배열된 컴퓨팅 시스템(500)을 도시한다. 특히, 도 5는 프로세서, 메모리, 및 입력/출력 장치들이 다수의 포인트-투-포인트 인터페이스에 의해 상호접속되어 있는 시스템을 도시한다. 도 1 내지 도 4를 참조하여 기술된 동작은 시스템(500)의 하나 이상의 컴포넌트들에 의해 수행될 수 있다.

도 5에 도시된 바와 같이, 시스템(500)은 여러 프로세서들을 포함할 수 있으며, 명료성을 기하기 위해 그 중 단 두 개의 프로세서(502 및 504)만이 도시된다. 프로세서(502 및 504)는 각기 메모리(510 및 512)와 통신할 수 있게 해주는 로컬 메모리 컨트롤러 허브(MCH)(506 및 508)를 포함할 수 있다. 메모리(510 및/또는 512)는 도 4의 메모리(412)를 참조하여 기술된 것과 같은 각종 데이터를 저장할 수 있다.

실시예에서, 프로세서(502 및 504)는 도 4를 참조하여 기술된 프로세서들(402) 중 하나일 수 있다. 프로세서(502 및 504)는 각기 포인트-투-포인트(PtP) 인터페이스(514)를 통하여 PtP 인터페이스 회로(516 및 518)를 이용하여 데이터를 교환할 수 있다. 또한, 프로세서(502 및 504)는 포인트-투-포인트 인터페이스 회로(526, 528, 530 및 532)를 이용하여 개개의 PtP 인터페이스(522 및 524)를 통해 각기 칩셋(520)과 데이터를 교환할 수 있다. 칩셋(520)은 또한, 예를 들면, PtP 인터페이스 회로(537)를 이용하여 그래픽 인터페이스(536)를 통해 그래픽 회로(534)와 데이터를 교환할 수 있다.

본 발명의 적어도 일 실시예는 프로세서(502 및 504) 내에 제공될 수 있다. 예를 들면, 도 1 내지 도 4의 제어 유닛(120)은 프로세서(5020 및 504) 내에 배치될 수 있다. 그러나, 본 발명의 다른 실시예는 도 5의 시스템(500) 내 다른 회로, 로직 유닛, 또는 장치에서 존재할 수 있다. 또한, 본 발명의 다른 실시예는 도 5에 도시된 여러 회로, 로직 유닛, 또는 장치 전체에 분산되어 있을 수 있다.

칩셋(520)은 PtP 인터페이스 회로(541)를 이용하여 버스(540)와 통신할 수 있다. 버스(540)는 버스 브릿지(542) 및 I/O 장치(543)와 같은 하나 이상의 장치와 통신할 수 있다. 버스(544)를 통하여, 버스 브릿지(542)는 키보드/마우스(545), (컴퓨터 네트워크(403)와 통신할 수 있는 모뎀, 네트워크 인터페이스 장치, 또는 통신 장치와 같은) 통신 장치(546), 오디오 I/O 장치(547), 및/또는 데이터 저장 장치(548)와 같은 다른 장치들과 통신할 수 있다. 데이터 저장 장치(548)는 프로세서(502 및/또는 504)에 의해 실행될 수 있는 코드(549)를 저장할 수 있다.

일부 실시예에서, 본 출원에서 기술된 컴포넌트들 중 하나 이상은 시스템 온 칩(SOC) 장치로서 구현될 수 있다. 도 6은 실시예에 따른 SOC 패키지의 블록도를 도시한다. 도 6에 도시된 바와 같이, SOC 패키지(602)는 중앙 처리 유닛(CPU) 코어(620), 하나 이상의 그래픽 프로세서 유닛(GPU) 코어(630), 입력/출력(I/O) 인터페이스(640), 및 메모리 컨트롤러(642)를 포함한다. SOC 패키지(602)의 각종 컴포넌트들은 다른 도면을 참조하여 본 출원에서 기술된 바와 같은 상호접속부 또는 버스에 결합될 수 있다. 또한, SOC 패키지(602)는 다른 도면을 참조하여 본 출원에서 기술된 것과 같은 다소의 컴포넌트들을 포함할 수 있다. 또한, SOC 패키지(602)의 각 컴포넌트는, 예를 들면, 본 출원에서 다른 도면을 참조하여 기술된 바와 같은 하나 이상의 다른 컴포넌트들을 포함할 수 있다. 일 실시예에서, SOC 패키지(602) (및 그의 컴포넌트들)는, 예를 들면, 단일의 반도체 장치로 패키지되는 하나 이상의 집적 회로(IC) 다이 상에 제공된다.

도 6에 도시된 바와 같이, SOC 패키지(602)는 메모리 컨트롤러(642)를 통해 (다른 도면을 참조하여 본 출원에서 기술된 메모리와 유사하거나 동일한 것일 수 있는) 메모리(660)에 결합된다. 실시예에서, 메모리(660)(또는 그 일부)는 SOC 패키지(602) 상에서 집적될 수 있다.

I/O 인터페이스(640)는, 예를 들면, 다른 도면을 참조하여 본 출원에서 기술된 바와 같은 상호접속부 및/또는 버스를 통해 하나 이상의 I/O 장치(670)에 결합될 수 있다. I/O 장치(들)(670)는 키보드, 마우스, 터치패드, 디스플레이, (카메라 또는 캠코더/비디오 레코더와 같은) 이미지/비디오 캡처 장치, 터치 스크린, 또는 스피커 등 중 하나 이상일 수 있다. 또한, SOC 패키지(602)는 로직(120)을 실시예에 포함/통합시킬 수 있다. 대안으로, 로직(120)은 (예를 들면, 이산적인 로직으로서) SOC 패키지(602)의 바깥에 제공될 수 있다.

본 발명의 여러 실시예에서, 예를 들면, 도 1 내지 도 6을 참조하여 본 출원에서 기술된 동작은, 예를 들어, 컴퓨터가 본 출원에서 기술된 프로세스를 수행하도록 프로그램하는데 사용된 명령어(또는 소프트웨어 절차)가 저장된 (예를 들면, 비일시적) 머신-판독가능 또는 컴퓨터-판독가능 매체를 포함하는, 컴퓨터 프로그램 제품으로서 제공될 수 있는, 하드웨어(예를 들면, 로직 회로), 소프트웨어, 펌웨어, 또는 이들의 조합으로서 구현될 수 있다. 머신-판독가능 저장 매체는 도 1 내지 도 6에 대하여 기술된 것과 같은 저장 장치를 포함할 수 있다.

또한, 이러한 컴퓨터 판독가능 매체는 컴퓨터 프로그램 제품으로서 다운로드될 수 있는데, 이 때 프로그램은 통신 링크(예를 들면, 버스, 모뎀, 또는 네트워크 접속)를 통해 캐리어 웨이브 또는 다른 전파 매체 내에 구현된 데이터 신호의 형태로 원격 컴퓨터(예를 들면, 서버)로부터 요청 컴퓨터(예를 들면, 클라이언트)로 전달될 수 있다.

명세서에서 "일 실시예", '실시예' 또는 "일부 실시예"라는 말은 실시예와 관련하여 기술된 특별한 특징, 구조 또는 특징이 적어도 한 구현예에 포함될 수 있다는 것을 의미한다. 명세서의 여러 곳에서 등장하는 "일실시예에서"라는 문구는 모두가 동일한 실시예를 언급하는 것일 수도 또는 아닐 수도 있다.

또한, 상세한 설명과 청구범위에서, "결합된" 및 "연결된"이라는 용어와 함께 이들의 파생어가 사용될 수 있다. 본 발명의 일부 실시예에서, "연결된"은 둘 이상의 구성요소들이 서로 직접 물리적 또는 전기적인 접촉을 하고 있다는 것을 의미할 수 있다. "결합된"은 둘 이상의 구성요소가 서로와 직접적인 또는 전기적인 접촉을 하고 있다는 것을 의미할 수 있다. 그러나, "결합된"은 둘 이상의 구성요소가 서로 직접 접촉하지 않을 수 있지만, 그래도 서로 협력 또는 상호작용할 수 있다는 것을 또한 의미한다.

그러므로, 비록 본 발명의 실시예가 구조적인 특징 및/또는 방법론적인 행위에 대한 특정한 표현으로 기술되었을 지라도, 청구된 주제는 기술된 특정한 특징 또는 행위로 제한되지 않을 수 있음은 물론이다. 오히려, 특정한 특징 및 행위는 청구된 주제를 구현하는 샘플 형태로 기술된다.

Claims

장치로서,
플랫폼의 하나 이상의 전력 소비 컴포넌트와 상기 플랫폼의 하나 이상의 열 발생 컴포넌트 간의 하나 이상의 열 관계에 기초하여 상기 플랫폼의 하나 이상의 컴포넌트의 전력 소비 제한에 대한 변경을 야기하는 하드웨어 로직을 적어도 부분적으로 포함하는 제어 로직을 포함하되,
상기 하나 이상의 열 관계 중의 제1 관계는 상기 플랫폼의 타겟 컴포넌트에 미치는 상기 플랫폼의 복수개의 소스 컴포넌트들의 영향 우선순위(influence priority)를 나타내고,
상기 제어 로직은, 상기 타켓 컴포넌트에 미치는 제1 컴포넌트의 영향 우선순위가 상기 복수개의 소스 컴포넌트들의 다른 컴포넌트들의 영향 우선순위보다 높다는 결정에 응답하여 상기 플랫폼의 상기 하나 이상의 컴포넌트의 상기 제1 컴포넌트의 전력 소비 제한에 대한 변경을 야기하는 것인
장치.
제 1 항에 있어서,
상기 하나 이상의 열 발생 컴포넌트는 상기 복수개의 소스 컴포넌트들을 포함하는
장치.
제 1 항에 있어서,
상기 하나 이상의 전력 소비 컴포넌트는 상기 타겟 컴포넌트를 포함하는
장치.
제 1 항에 있어서,
샘플링 기간이 경과한 후 상기 전력 소비 제한에 대한 변경의 영향을 판단하는 로직을 더 포함하는
장치.
제 1 항에 있어서,
상기 하나 이상의 열 관계에 대응하는 데이터를 저장하는 메모리를 더 포함하는
장치.
제 1 항에 있어서,
상기 플랫폼의 하나 이상의 컴포넌트에 근접한 하나 이상의 센서로부터의 입력에 기초하여 상기 하나 이상의 열 관계를 판단하는 로직을 더 포함하는
장치.
제 1 항에 있어서,
상기 하나 이상의 열 관계는 열 관계 테이블에 저장되는
장치.
제 1 항에 있어서,
상기 제1 관계는 상기 타겟 컴포넌트에 미치는 상기 복수개의 소스 컴포넌트들의 열 영향에 대응하는 온도 값을 나타내는 제2 관계를 대체하는
장치.
제 1 항에 있어서,
상기 전력 소비 제한에 대한 변경을 트리거하는 오퍼레이팅 시스템 소프트웨어를 저장하는 메모리를 더 포함하는
장치.
제 1 항에 있어서,
상기 전력 소비 제한에 대한 변경을 트리거하는 애플리케이션 소프트웨어를 저장하는 메모리를 더 포함하는
장치.
제 1 항에 있어서,
상기 하나 이상의 컴포넌트는 하나 이상의 프로세서 코어를 갖는 프로세서를 포함하는
장치.
제 1 항에 있어서,
상기 로직 및 상기 하나 이상의 컴포넌트들 중 하나 이상은 동일한 집적 회로 다이 상에 있는
장치.
플랫폼의 하나 이상의 전력 소비 컴포넌트와 상기 플랫폼의 하나 이상의 열 발생 컴포넌트 간의 하나 이상의 열 관계에 기초하여 상기 플랫폼의 하나 이상의 컴포넌트의 전력 소비 제한에 대한 변경을 야기하는 단계를 포함하되,
상기 하나 이상의 열 관계 중의 제1 관계는 상기 플랫폼의 타겟 컴포넌트에 미치는 상기 플랫폼의 복수개의 소스 컴포넌트들의 영향 우선순위(influence priority)를 나타내고,
상기 타켓 컴포넌트에 미치는 제1 컴포넌트의 영향 우선순위가 상기 복수개의 소스 컴포넌트들의 다른 컴포넌트들의 영향 우선순위보다 높다는 결정에 응답하여 상기 플랫폼의 상기 하나 이상의 컴포넌트의 상기 제1 컴포넌트의 전력 소비 제한에 대한 변경이 야기되는
방법.
제 13 항에 있어서,
샘플링 기간이 경과한 후 상기 전력 소비 제한에 대한 변경의 영향을 판단하는 단계를 더 포함하는
방법.
제 13 항에 있어서,
상기 하나 이상의 열 관계를 메모리에 저장하는 단계를 더 포함하는
방법.
제 13 항에 있어서,
하나 이상의 센서들로부터의 입력에 기초하여 상기 하나 이상의 열 관계를 판단하는 단계를 더 포함하는
방법.
컴퓨팅 시스템으로서,
하나 이상의 열 관계에 대응하는 데이터를 저장하는 메모리와,
상기 메모리에 결합된 프로세서와,
플랫폼의 하나 이상의 전력 소비 컴포넌트와 상기 플랫폼의 하나 이상의 열 발생 컴포넌트 간의 하나 이상의 열 관계에 기초하여 상기 시스템의 하나 이상의 컴포넌트의 전력 소비 제한에 대한 변경을 야기하는 하드웨어 로직을 적어도 부분적으로 포함하는 제어 로직을 포함하되,
상기 하나 이상의 열 관계 중의 제1 관계는 상기 플랫폼의 타겟 컴포넌트에 미치는 상기 플랫폼의 복수개의 소스 컴포넌트들의 영향 우선순위(influence priority)를 나타내고,
상기 제어 로직은, 상기 타켓 컴포넌트에 미치는 제1 컴포넌트의 영향 우선순위가 상기 복수개의 소스 컴포넌트들의 다른 컴포넌트들의 영향 우선순위보다 높다는 결정에 응답하여 상기 플랫폼의 상기 하나 이상의 컴포넌트의 상기 제1 컴포넌트의 전력 소비 제한에 대한 변경을 야기하는
컴퓨팅 시스템.
제 17 항에 있어서,
상기 하나 이상의 열 발생 컴포넌트는 상기 복수개의 소스 컴포넌트들을 포함하는
컴퓨팅 시스템.
제 17 항에 있어서,
상기 하나 이상의 전력 소비 컴포넌트는 상기 타겟 컴포넌트를 포함하는
컴퓨팅 시스템.
제 17 항에 있어서,
샘플링 기간이 경과한 후 상기 전력 소비 제한에 대한 변경의 영향을 판단하는 로직을 더 포함하는
컴퓨팅 시스템.
제 17 항에 있어서,
상기 플랫폼의 하나 이상의 컴포넌트에 근접한 하나 이상의 센서들로부터의 입력에 기초하여 상기 하나 이상의 열 관계를 판단하는 로직을 더 포함하는
컴퓨팅 시스템.
제 17 항에 있어서,
상기 하나 이상의 열 관계는 열 관계 테이블에 저장되는 것인
컴퓨팅 시스템.
제 17 항에 있어서,
상기 제1 관계는 상기 타겟 컴포넌트에 미치는 상기 복수개의 소스 컴포넌트들의 열 영향에 대응하는 온도 값을 나타내는 제2 관계를 대체하는
컴퓨팅 시스템.
제 17 항에 있어서,
상기 하나 이상의 컴포넌트는 상기 프로세서의 하나 이상의 프로세서 코어를 포함하는
컴퓨팅 시스템.
제 17 항에 있어서,
상기 로직 및 상기 하나 이상의 컴포넌트들 중 하나 이상은 동일한 집적 회로 다이 상에 있는
컴퓨팅 시스템.
명령어를 저장하는 비 일시적(non-transitory) 컴퓨터-판독가능 매체로서,
상기 명령어는 프로세서에 의해 실행될 때 상기 프로세서로 하여금,
플랫폼의 하나 이상의 전력 소비 컴포넌트와 상기 플랫폼의 하나 이상의 열 발생 컴포넌트 간의 하나 이상의 열 관계에 기초하여 상기 플랫폼의 하나 이상의 컴포넌트의 전력 소비 제한에 대한 변경을 야기하되,
상기 하나 이상의 열 관계의 제1 관계는 상기 플랫폼의 타겟 컴포넌트에 미치는 상기 플랫폼의 복수개의 소스 컴포넌트들의 영향 우선순위(influence priority)를 나타내고,
상기 타켓 컴포넌트에 미치는 제1 컴포넌트의 영향 우선순위가 상기 복수개의 소스 컴포넌트들의 다른 컴포넌트들의 영향 우선순위보다 높다는 결정에 응답하여 상기 플랫폼의 상기 하나 이상의 컴포넌트의 상기 제1 컴포넌트의 전력 소비 제한에 대한 변경을 야기되는
비 일시적(non-transitory) 컴퓨터-판독가능 매체.
제 26 항에 있어서,
상기 명령어는 상기 프로세서로 하여금 샘플링 기간이 경과한 후 상기 전력 소비 제한에 대한 변경의 영향을 판단하게 하는
비 일시적(non-transitory) 컴퓨터-판독가능 매체.
제 26 항에 있어서,
상기 명령어는 상기 프로세서로 하여금 상기 하나 이상의 열 관계를 메모리에 저장하게 하는
비 일시적(non-transitory)컴퓨터-판독가능 매체.
제 26 항에 있어서,
상기 명령어는 상기 프로세서로 하여금 하나 이상의 센서들로부터의 입력에 기초하여 상기 하나 이상의 열 관계를 판단하게 하는
비 일시적(non-transitory) 컴퓨터-판독가능 매체.
제 26 항에 있어서,
상기 명령어는 상기 프로세서로 하여금 상기 타겟 컴포넌트에 미치는 상기 복수개의 소스 컴포넌트들의 열 영향에 대응하는 온도 값을 나타내는 제2 관계를 상기 제1 관계로 대체하게 하는
비 일시적(non-transitory) 컴퓨터-판독가능 매체.
제 1 항에 있어서,
상기 제어 로직은, 상기 타켓 컴포넌트에 미치는 상기 제1 컴포넌트의 영향 우선순위가 상기 복수개의 소스 컴포넌트들의 다른 컴포넌트들의 영향 우선순위보다 높다는 상기 결정 및 상기 타겟 컴포넌트의 열 값(thermal value)과 임계값의 비교에 응답하여 상기 플랫폼의 상기 하나 이상의 컴포넌트의 상기 제1 컴포넌트의 전력 소비 제한에 대한 변경을 야기하는 것인
장치.