TWI571729B - 基於優先順序之智慧型平台被動熱管理技術 - Google Patents

基於優先順序之智慧型平台被動熱管理技術 Download PDF

Info

Publication number
TWI571729B
TWI571729B TW102145924A TW102145924A TWI571729B TW I571729 B TWI571729 B TW I571729B TW 102145924 A TW102145924 A TW 102145924A TW 102145924 A TW102145924 A TW 102145924A TW I571729 B TWI571729 B TW I571729B
Authority
TW
Taiwan
Prior art keywords
components
component
platform
thermal
modification
Prior art date
Application number
TW102145924A
Other languages
English (en)
Other versions
TW201428469A (zh
Inventor
瓦蘇德芳 斯林尼法森
詹姆斯Ｇ 赫摩丁二世
倫亞 薩巴拉曼奈恩
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201428469A publication Critical patent/TW201428469A/zh
Application granted granted Critical
Publication of TWI571729B publication Critical patent/TWI571729B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

基於優先順序之智慧型平台被動熱管理技術 發明領域
本揭示案一般而言係關於電子領域。更特定而言，本發明之實施例係關於基於優先順序之智慧型平台被動熱管理技術。
發明背景
隨著積體電路(IC：Integrated Circuit)製造技術改進，製造商能夠將額外功能整合至單一矽基板上。然而，因為此等功能性之數目增加了，所以單一IC晶片上之組件之數目亦增加。額外組件又增加額外的信號交換，從而產生更多熱量。例如，額外熱量可藉由熱膨脹來損壞IC晶片。另外，額外熱量可限制包括此等晶片之計算裝置的使用位置及/或使用應用程式。
例如，可攜式計算裝置可單獨依賴電池供電以用於其操作。因此，因為額外功能性係整合至可攜式計算裝置中，所以降低功率消耗的需求變得日益重要，例如，維持用於延長的時間週期之電池功率。因為不可攜式計算裝置的IC組件使用更多功率且產生更多熱量，所以其亦面臨 冷卻及功率消耗問題。
依據本發明之一實施例，係特地提出一種設備，其包含：控制邏輯組件，該控制邏輯組件至少部分包含硬體邏輯組件，該控制邏輯組件引起對平台之一或多個組件之功率消耗限制的修改，此基於介於平台之一或多個功率消耗組件與平台之一或多個熱產生組件之間的一或多個熱關係，其中一或多個熱關係之第一關係是要指示平台之來源組件對平台之目標組件的影響優先順序。
100‧‧‧系統
102-1~102-N、402-1~402-N、402-1~402-n、502、504‧‧‧處理器
104‧‧‧互連
106~106-M‧‧‧核心
108‧‧‧共享快取記憶體
110‧‧‧路由器
112‧‧‧互連網路
114、412、510、512、660‧‧‧記憶體
116、116-1‧‧‧L1快取記憶體
120‧‧‧控制單元
150‧‧‧感測器
151‧‧‧熱影響組件
152‧‧‧熱產生組件
202‧‧‧擷取單元
204‧‧‧解碼單元
206‧‧‧排程單元
208‧‧‧執行單元
210‧‧‧引退單元
214‧‧‧匯流排單元
216‧‧‧暫存器
300‥，方法
302~326‧‧‧步驟
400、500‧‧‧計算系統
403‧‧‧網路
404‧‧‧互連網路
406、520‧‧‧晶片集
408、508‧‧‧記憶體控制集線器
410、642‧‧‧記憶體控制器
414、536‧‧‧圖形介面
416‧‧‧顯示器
418‧‧‧集線器介面
420‧‧‧輸入/輸出控制集線器
424‧‧‧周邊橋接器
426‧‧‧音訊裝置
428‧‧‧磁碟機
430‧‧‧網路介面裝置
514‧‧‧點對點(PtP)介面
516、518、537、541、544‧‧‧PtP介面電路
522、524‧‧‧PtP介面
526~532‧‧‧點對點介面電路
534‧‧‧圖形電路
540‧‧‧匯流排
542‧‧‧匯流排橋接器
543、670‧‧‧I/O裝置
545‧‧‧鍵盤/滑鼠
546‧‧‧通訊裝置
547‧‧‧音訊I/O裝置
548‧‧‧資料儲存裝置
549‧‧‧碼
602‧‧‧SOC資料包
620‧‧‧CPU核心
630‧‧‧圖形處理器單元(GPU)核心
640‧‧‧I/O介面
參考隨附圖式來提供詳細描述。在圖式中，元件符號最左邊的數位識別元件符號首次出現的圖式。在不同圖式中使用相同元件符號指示類似或相同項目。
圖1及圖4-6例示計算系統之實施例的方塊圖，該計算系統可經利用來實施本文所論述之各種實施例。
圖2例示根據一實施例的計算系統之處理器核心及其他組件之一部分的方塊圖。
圖3例示根據一實施例的方法之流程圖。
較佳實施例之詳細說明
在以下描述中，陳述許多特定細節以便提供對各種實施例的透徹理解。然而，可在沒有特定細節的情況下實踐本發明之各種實施例。在其他情況中，並未詳細描述熟知的方法、程序、組件以及電路，以便不模糊本發明之 特定實施例。進一步而言，可使用各種構件執行本發明之實施例的各種態樣，諸如半導體積體電路(「硬體」)、經組織至一或多個程式中的電腦可讀指令(「軟體」)或硬體及軟體之一些組合。為達本揭示案之目的，「邏輯組件」之提及物應意謂著硬體、軟體、韌體或其一些組合。另外，如本文所論述，「指令」及「微操作」(uop：micro-operation)之使用係可互換的。
功率管理對於行動裝置(諸如電話、平板電腦、UMPC(超級行動電腦(Ultra Mobile Personal Computer))、諸如超級本之膝上型電腦等等)係重要的，且因此關鍵的是，自功率/熱及效能的觀點使此等平台高度最佳化。在計算系統中，先進組態與電力介面(ACPI：Advanced Configuration and Power Interface)規範係藉由作業系統(OS：Operating System)為裝置組態及功率管理技術提供公開標準。在一些實施例中，本文所論述之功率消耗狀態及/或技術中之至少一些者可根據或類似於2004年9月的ACPI規範修訂版3.0所界定之彼等技術，此擴展熱模型超過先前的處理器中心式支援。併入ACPI 3.0規範的此經擴展之熱模型解決了對行動平台之智慧型及較佳整體平台階熱管理技術的增長的需求。此需求上升，部分因為現在在系統上存在比若干年前當熱模型之先前版本(例如，修訂版1.0)被界定之僅存在處理器的情況時多的為熱量產生器之組件。
此外，ACPI 3.0熱模型之實行方案亦稱為動態功率效能管理技術(DPPM：Dynamic Power Performance Management technology)。此新的平台熱管理模型涉及如下平台，其判定系統上之不同功率消耗組件及熱產生組件與系統上之由(例如，專用)平台階熱感測器量測的各種熱點之間的關係。隨後，平台可以熱關係表(TRT：Thermal Relationship Table)之形式暴露此等經判定之關係資訊。然而，判定且產生TRT值可為容易發生差錯且涉及大量工程努力的繁複且消耗時間的過程。此使得將ACPI 3.0併入系統為不太可行的且因此可導致用以廣泛採用DPPM的障礙。
為此，一些實施例修改TRT定義且使用所修改之TRT作為替代純科學熱關係表的優先順序表，例如，其提供容易的理解及容易的實行方案效益。
此等技術可經實施於任何平台中，例如實施於熱管理技術之嵌入式控制器實行方案中及/或OS功率/熱管理技術中。同樣的，一些實施例可經提供於各種計算裝置中，例如，包括電話、UMPC、平板電腦、類似超級本之膝上型電腦、桌上型電腦、電腦伺服器、系統單晶片(SoC：System on Chip)裝置等等(諸如本文參考圖1及圖4-6所論述之彼等)。
此外，本文所論述之技術可用於參考圖1及圖4-6所論述之任何類型的計算系統及/或處理器。更特定而言，圖1例示根據本發明之實施例之計算系統100的方塊圖。系統100可包括一或多個處理器102-1至102-N(本文大體上指「若干處理器102」或「處理器102」)。處理器102可經由 互連網路或匯流排104通訊。每一處理器可包括各種組件，為清晰起見僅參考處理器102-1論述組件之一些者。因此，剩餘處理器102-2至102-N之每一者可包括參考處理器102-1所論述的相同或類似組件。
在一實施例中，處理器102-1可包括一或多個處理器核心106-1至106-M(本文指「若干核心106」或更一般而言指「核心106」)、共享快取記憶體108、路由器110及/或處理器控制邏輯組件或單元120。處理器核心106可在單一積體電路(IC)晶片上實施。此外，晶片可包括一或多個共享及/或私用快取記憶體(諸如快取記憶體108)、匯流排或互連(諸如匯流排或互連網路112)、記憶體控制器(諸如參考圖4-6所論述之彼等記憶體控制器)或其他組件。
在一實施例中，路由器110可用來在處理器102-1之各種組件及/或系統100之間通訊。此外，處理器102-1可包括一個以上路由器110。此外，眾多路由器110可獲通訊以允許在處理器102-1內部或外部的各種組件之間的資料路由。
共享快取記憶體108可儲存由處理器102-1之一或多個組件，諸如核心106，利用的資料(例如，其包括指令)。例如，共享快取記憶體108可局部快取儲存於記憶體114中之資料，其用以由處理器102的組件更快速地存取。在一實施例中，快取記憶體108可包括中階快取記憶體(諸如2階(L2：Level 2)、3階(L3：Level 3)、4階(L4：Level 4)或其他階快取記憶體)、末階快取記憶體(LLC：Last Level Cache)及/或其組合。此外，處理器102-1之各種組件可經由匯流排(例如，匯流排112)及/或記憶體控制器或集線器來與共享快取記憶體108直接通訊。如圖1中所示，在一些實施例中，核心106之一或多者可包括1階(L1：Level 1)快取記憶體116-1(本文通常稱為「L1快取記憶體116」)。
在一實施例中，控制單元/邏輯組件120引起對TRT定義的修改(亦即，相對於ACPI 3.0)且利用所修改之TRT作為替代純科學熱關係表的優先順序表。在一些實施例中，邏輯組件120可至少部分基於來自OS軟體及/或軟體應用(例如，可儲存於記憶體114中之軟體應用)操作。此外，控制功率/熱設定之階的能力可用來最佳化平台功率消耗及/或熱行為，其回應於諸如基於工作負載、情境、用途、溫度、電流、功率消耗等等(例如，在一些實施例中基於來自一或多個感測器150之輸入)的各種測定。如圖1所例示，感測器150可熱耦合或以其他方式接近受熱影響的一或多個組件151(本文亦稱為偵測由一或多個熱產生組件152(本文亦稱為來源)引起的溫度變化的目標)。此外，本文所論述之至少一些OS操作可由軟體應用、韌體等等互換地執行。
圖2例示根據本發明之一實施例的計算系統之處理器核心106及其他組件之一部分的方塊圖。在一實施例中，圖2中所示之箭頭例示指令經過核心106的流動方向。一或多個處理器核心(諸如處理器核心106)可在諸如參考圖1所論述之單一積體電路晶片(或晶粒)上實施。此外，晶片可包括一或多個共享及/或私用快取記憶體(例如，圖1之快取記 憶體108)、互連(例如，圖1之互連104及/或112)、控制單元、記憶體控制器或其他組件。
如圖2所例示，處理器核心106可包括擷取單元202以擷取用以由核心106執行的指令(其包括具有條件分支的指令)。可自諸如參考圖4-6所論述之記憶體114及/或記憶體裝置的任何儲存裝置來擷取指令。核心106亦可包括用以解碼所擷取指令的解碼單元204。例如，解碼單元204可將所擷取指令解碼成複數個微指令(微操作)。
另外，核心106可包括排程單元206。排程單元206可執行與儲存經解碼之指令(例如，自解碼單元204接收)相關聯的各種操作，直到指令準備調度為止，例如直到經解碼之指令之所有來源值係可利用的為止。在一實施例中，排程單元206可將經解碼之指令排程及/或發出(或調度)至用以執行之執行單元208。在解碼(例如，由解碼單元204解碼)且調度(例如，由排程單元206調度)經調度之指令之後，執行單元208可執行經調度之指令。在一實施例中，執行單元208可包括一個以上執行單元。執行單元208亦可執行諸如加法、減法、乘法及/或除法之各種算術運算且可包括一或多個算術邏輯單元(ALU：Arithmetic Logic Unit)。在一實施例中，共處理器(未圖示)可連同執行單元208執行各種算術運算。
進一步而言，執行單元208可執行亂序指令。因此，在一實施例中，處理器核心106可為亂序處理器核心。核心106亦可包括引退單元210。引退單元210可在已執行之 指令獲承諾之後引退指令。在一實施例中，已執行之指令的引退可導致藉由執行指令來承諾處理器狀態、解除分配由指令使用的物理暫存器等等。
核心106亦可包括匯流排單元214以允許介於處理器核心106之組件與其他組件(諸如參考圖1所論述之組件)之間經由一或多個匯流排(例如，匯流排104及/或112)的通訊。核心106亦可包括一或多個暫存器216以儲存由核心106之各種組件存取的資料(諸如關於功率消耗狀態設定的值)。
此外，雖然圖1例示經由互連112將要耦合至核心106的控制單元120，在各種實施例中控制單元120可位於諸如核心106內部、經由匯流排104耦合至核心等等的別處。
以下的表1展示如在ACPI 3.0規範中所界定的熱關係表(TRT)中之行。
一些實施例修改表1中之「影響」行的定義以替代優先順序值，以使得熱工程師可直覺地將政策應用於判定各種來源之次序及優先順序。經修改之行定義係如以下表2中之所界定。
圖3例示根據一實施例的方法300之流程圖，該方法用來使用TRT之優先順序值執行被動熱控制。在各種實施例中，圖1-2或圖4-6之一或多個組件(例如，邏輯組件120)可用來執行參考圖3所論述之一或多個操作。此外，在一些實施例中(例如，為客制化提供更多靈活性)，圖3中之操作 308及322可與諸如升序、降序、沒有特定排序次序等等之其他優先順序政策互換。
參考圖1-3，在操作302處，開始熱監控(例如，使用將所偵測之溫度值/資訊饋送至邏輯組件120的感測器150)。在操作304處，方法300等待達到閾值(諸如_PSV(如ACPI規範中所界定之被動熱跳脫點(Passive Thermal Trip Point as defined in ACPI specification))值)。在操作306處，若所偵測之溫度超過閾值，則操作308以優先順序之降序(例如，基於TRT之優先順序行)聚集用於目標裝置之一系列來源。在操作310處，判定是否以功率/效能限制(例如，完全限制)最高優先順序來源。若確是如此，則在操作312處利用列表中之下一最高優先順序限制來源或若干來源；否則，在操作314處利用列表中之最高優先順序限制來源或若干來源。
在操作306處，若溫度並未超過閾值，則操作320判定被動政策行動對任意來源是否係有效的。若不是，則方法300在操作304處繼續等待；否則，操作322聚集用於目標裝置之一系列(例如，所有)來源，該等來源目前以優先順序之升序被動地控制。在操作324處，將(例如，所有)被動控制的來源減小一個功率/功率階(或不受限制)。操作326判定被動控制源是否係完全不受限制的(例如，所有)。若確是如此，方法300繼續至操作304，否則操作316等待取樣時間週期(例如，根據儲存於TRT中之對應值)。如圖3中所示，方法300在操作312、314以及326之後執行操作316。
使用優先順序值替代如TRT物件中所界定的最初影響值允許熱工程師快速提出基於平台組件佈局的關係表且快速分析各種目標在各種工作負載下的熱行為。此可節省用於熱測定及系統設計的大量時間。在一些實施例中，因為被動控制演算實行方案尋覓使用取樣週期資訊的適當控制點且(例如，不斷地)調整效能/功率以滿足熱目標，所以具有足夠合理的優先順序值係充分的且無需具有更精確的影響值。另外，因為優先順序值可為任意預界定的整數值，所以所產生之被動限制行動及效能測定在若干運行範圍內係可重複的及可預料的。
根據一實施例，為使更容易實施整體平台階熱管理技術解決方法，改進平台之熱行為且因此可間接幫助彈性避免任何熱誘發的惡意攻擊(例如，運行嚴重的工作負載、使非預期的操作條件觸發熱條件/管理技術等等)。
圖4例示根據本發明之實施例之計算系統400的方塊圖。計算系統400可包括經由互連網路(或匯流排)404通訊的一或多個中央處理單元(CPU：Central Processing Unit)402或處理器。處理器402可包括通用處理器、網路處理器(該處理器處理在電腦網路403範圍內通訊的資料)或其他類型的處理器(其包括精簡指令集電腦(RISC：Reduced Instruction Set Computer)處理器或複雜指令集電腦(CISC：Complex Instruction Set Computer))。此外，處理器402可具有單一或多個核心設計。具有多個核心設計的處理器402可在相同的積體電路(IC)晶粒上整合不同類型的處理器核心。 另外，具有多個核心設計的處理器402可經實施作為對稱或非對稱多處理器。在一實施例中，處理器402之一或多者可與圖1之處理器102相同或類似。例如，處理器402之一或多者可包括參考圖1-3所論述之控制單元120。另外，參考圖1-3所論述之操作可由系統400之一或多個組件執行。
晶片集406亦可與互聯網路404通訊。晶片集406可包括記憶體控制集線器(MCH：Memory Control Hub)408。記憶體控制集線器408可包括與記憶體412(記憶體412可與圖1之記憶體114相同或類似)通訊的記憶體控制器410。記憶體412可儲存可由包括於計算系統400中之CPU 402或任何其他裝置執行的資料(其包括指令序列)。在本發明之一實施例中，記憶體412可包括一或多個依電性儲存器(或記憶體)裝置，諸如隨機存取記憶體(RAM：Random Access Memory)、動態RAM(DRAM：Dynamic RAM)、同步DRAM(SDRAM：Synchronous DRAM)、靜態RAM(SRAM：Static RAM)或其他類型的儲存裝置。亦可利用諸如硬碟之非依電性記憶體。額外裝置可經由諸如多個CPU及/或多個系統記憶體之互連網路404通訊。
MCH 408亦可包括與顯示裝置416通訊的圖形介面414。在本發明之一實施例中，圖形介面414可經由加速圖形埠(AGP：Accelerated Graphics Port)與顯示裝置416通訊。在本發明之一實施例中，顯示器416(諸如平板顯示器)可例如經由單一轉換器與圖形介面414通訊，該轉換器將儲存於諸如視訊記憶體或系統記憶體之儲存裝置中之影像之 數位表示轉換成由顯示器416解譯且顯示的顯示信號。由顯示裝置產生之顯示信號在被顯示器416解譯且隨後顯示於顯示器上之前可通過各種控制裝置。
集線器介面418可允許MCH 408與輸入/輸出控制集線器(ICH：Input/output Control Hub)420通訊。ICH 420可將介面提供至與計算系統400通訊的I/O裝置。ICH 420可經由周邊橋接器(或控制器)424(諸如周邊組件互連(PCI：Peripheral Component Interconnect)橋接器、通用串列匯流排(USB：Universal Serial Bus)控制器或其他類型的周邊橋接器或控制器)與匯流排422通訊。橋接器424可在CPU 402與周邊裝置之間提供資料路徑。可利用其他類型的拓撲。另外，多個匯流排可經由例如多個橋接器或控制器與ICH 420通訊。此外，在本發明之各種實施例中，與ICH 420通訊的其他周邊設備可包括整合式驅動電子(IDE：Integrated Drive Electronics)或小電腦系統介面(SCSI：Small Computer System Interface)硬驅動機、USB埠、鍵盤、滑鼠、平行埠、串聯埠、軟式磁碟驅動機、數位輸出支援(例如，數位視訊介面(DVI：Digital Video Interface))或其他裝置。
匯流排422可與音訊裝置426、一或多個磁碟機428以及網路介面裝置430(網路介面裝置430與電腦網路403通訊)通訊。其他裝置可經由匯流排422通訊。另外，在本發明之一些實施例中，各種組件(諸如網路介面裝置430)可與MCH 408通訊。另外，可將處理器402及本文所論述之一或多個其他組件組合以形成單一晶片(例如，提供系統單 晶片(SOC))。此外，在本發明之其他實施例中，圖形加速器416可包括於MCH 408內。
此外，計算系統400可包括依電性及/或非依電性記憶體(或儲存器)。例如，非依電性記憶體可包括以下之一或多者：唯讀記憶體(ROM：Read-Only Memory)、可規劃唯讀記憶體(PROM：Programmable ROM)、可抹除可規劃唯讀記憶體(EPROM：Erasable PROM)、可電子抹除的唯讀記憶體(EEPROM：Electrically EPROM)、磁碟機(例如，428)、軟磁碟、光碟唯讀記憶體(CD-ROM：Compact Disk ROM)、數位多功能光碟(DVD：Digital Versatile Disk)、快閃記憶體、磁光碟或能夠儲存電子資料(例如，其包括指令)的其他類型之非依電性機器可讀媒體。
圖5例示根據本發明之實施例之計算系統500，該計算系統500係以點對點(PtP：Point-to-Point)組配佈置。特定而言，圖5展示由許多點對點介面將處理器、記憶體以及輸入/輸出裝置互連的系統。參考圖1-4所論述之操作可由系統500之一或多個組件執行。
如圖5中所例示，系統500可包括若干處理器，其中為清晰起見僅展示兩個處理器502及504。處理器502及504各自可包括局部記憶體控制器集線器(MCH)506及508以允許與記憶體510及512通訊。記憶體510及/或512可儲存諸如參考圖4之記憶體412所論述之各種資料。
在一實施例中，處理器502及504可為參考圖4所論述之處理器402中之一者。處理器502及504可分別使用點 對點(PtP)介面電路516及518來經由PtP介面514交換資料。另外，處理器502及504可各自使用點對點介面電路526、528、530以及532來經由個別PtP介面522及524與晶片集520交換資料。晶片集520可進一步例如使用PtP介面電路537來經由圖形介面536與圖形電路534交換資料。
本發明之至少一實施例可提供於處理器502及504內。例如，圖1-4之控制單元120可位於處理器502及504內。然而，本發明之其他實施例可存在於圖5之系統500內的其他電路、邏輯單元或裝置中。此外，本發明之其他實施例可經分散遍及圖5中所例示之若干電路、邏輯單元或裝置。
晶片集520可使用PtP介面電路541與匯流排540通訊。匯流排540可與諸如匯流排橋接器542及I/O裝置543之一或多個裝置通訊。匯流排橋接器542可經由匯流排544與其他裝置通訊，該等裝置諸如鍵盤/滑鼠545、通訊裝置546(諸如數據機、網路介面裝置或可與電腦網路403通訊的其他通訊裝置)、音訊I/O裝置547及/或資料儲存裝置548。資料儲存裝置548可儲存可由處理器502及/或504執行的碼549。
在一些實施例中，本文所論述之組件的一或多者可呈現為系統單晶片(SOC)裝置。圖6例示根據實施例的SOC程式包之方塊圖。如圖6中所例示，SOC 602包括一或多個中央處理單元(CPU)核心620、一或多個圖形處理器單元(GPU：Graphics Processor Unit)核心630、輸入/輸出(I/O： Input/Output)介面640以及記憶體控制器642。SOC程式包602之各種組件可耦合至諸如本文參考其他圖式所論述的互連或匯流排。另外，SOC程式包602可包括諸如本文參考其他圖式所論述的彼等或多或少組件。進一步而言，SOC程式包620之每一組件可包括例如本文參考其他圖式所論述的一或多個其他組件。在一實施例中，例如，SOC程式包602(及其組件)係提供於一或多個積體電路(IC)晶粒上，該等晶粒係封裝至單一半導體裝置中。
如圖6中所例示，SOC程式包602係經由記憶體控制器642耦合至記憶體660(記憶體660可與本文參考其他圖式所論述之記憶體類似或相同)。在一實施例中，記憶體660(或記憶體660之一部分)可經整合於SOC程式包602上。
例如，I/O介面640可經由諸如本文參考其他圖式所論述的互連及/或匯流排耦合至一或多個I/O裝置670。I/O裝置670可包括以下者之一或多者：鍵盤、滑鼠、觸摸板、顯示器、影像/視訊擷取裝置(諸如攝影機或攝錄影機/視訊記錄器)、觸控螢幕、揚聲器或其類似物。此外，在實施例中，SOC程式包602可包括/整合邏輯組件120。或者，可將邏輯組件120提供於SOC程式包602外部(亦即，作為離散邏輯組件)。
在本發明之各種實施例中，例如，本文參考圖1-6所論述之操作可作為硬體(例如，邏輯電路)、軟體、韌體或其組合實施，此可提供為電腦程式產品，例如，其包括(例如，非暫時性)機器可讀媒體或電腦可讀媒體，在該等媒體 上已儲存用來規劃電腦執行本文所論述之過程的指令。機器可讀媒體可包括諸如參考圖1-6所論述之彼等儲存裝置。
另外，此等電腦可讀媒體可經下載作為電腦程式產品，其中可藉助呈現為載波或其他傳播媒體中之資料信號經由通訊鏈路(例如，匯流排、數據機或網路連接件)來將程式自遠程電腦(例如，伺服器)傳送至請求電腦(例如，客戶端)。
說明書中之提及物「一個實施例」、「一實施例」或「一些實施例」意指關於實施例所述之特定特徵、結構或特性可被包括於至少一實行方案中。在說明書各處出現的片語「在一實施例中」可均指相同實施例或可不均指相同實施例。
另外，在描述及請求項中，可使用「經耦合之」及「經連接之」等詞與其衍生詞。在本發明之一些實施例中，「經連接之」可用來指示的是，兩個或兩個以上元件彼此直接實體接觸或電接觸。「經耦合之」可意指的是，兩個或兩個以上元件係直接實體接觸或電接觸。然而，「經耦合之」亦可意指的是，兩個或兩個以上元件彼此可不直接接觸，但是仍可彼此配合或互動。
因而，雖然已以結構特徵及/或方法性行動特定的語言描述了本發明之實施例，但是要理解的是，所主張之標的可不受限於所述之特定特徵或行動。當然，特定特徵及行動經揭示作為實施所主張之標的之樣本形式。
100‧‧‧系統
102-1~102-N‧‧‧處理器
104‧‧‧互連
106~106-M‧‧‧核心
108‧‧‧共享快取記憶體
110‧‧‧路由器
112‧‧‧互連網路
114‧‧‧記憶體
116-1‧‧‧L1快取記憶體
120‧‧‧控制單元
150‧‧‧感測器
151‧‧‧熱影響組件
152‧‧‧熱產生組件

Claims (31)

  1. 一種設備，其包含：控制邏輯組件，該控制邏輯組件至少部分地包含硬體邏輯組件，以基於一平台之一或多個功率消耗組件與該平台之一或多個熱產生組件之間的一或多個熱關係，引起對該平台之一或多個組件之一功率消耗限制的修改，其中該一或多個熱關係之一第一關係用以指示該平台之多個來源組件對該平台之一目標組件的一影響優先順序，其中該控制邏輯組件用以響應於該平台之該一或多個組件之一第一組件對該目標組件的該影響優先順序高於該多個來源組件之其它組件的該影響優先順序之一決定，引起對該第一組件之該功率消耗限制的修改。
  2. 如請求項1之設備，其中該一或多個熱產生組件係包含該多個來源組件。
  3. 如請求項1之設備，其中該一或多個功率消耗組件係包含該目標組件。
  4. 如請求項1之設備，其進一步包含邏輯組件以在一取樣時間週期推移後判定對該功率消耗限制之該修改的一影響。
  5. 如請求項1之設備，其進一步包含記憶體以儲存對應於該一或多個熱關係的資料。
  6. 如請求項1之設備，其進一步包含邏輯組件以基於來自一或多個感測器之輸入判定該一或多個熱關係，該一或多個感測器係接近該平台之該一或多個組件。
  7. 如請求項1之設備，其中該一或多個熱關係是被儲存於一熱關係表中。
  8. 如請求項1之設備，其中該第一關係用以替代一第二關係，該第二關係用以指示對應於該多個來源組件對該目標組件之一熱影響的一溫度值。
  9. 如請求項1之設備，其進一步包含記憶體以儲存一作業系統軟體，其中該作業系統軟體係用以觸發對該功率限制之該修改。
  10. 如請求項1之設備，其進一步包含記憶體以儲存一應用程式軟體，其中該應用程式軟體係用以觸發對該功率限制之該修改。
  11. 如請求項1之設備，其中該一或多個組件係包含具有一或多個處理器核心的一處理器。
  12. 如請求項1之設備，其中該控制邏輯組件與該一或多個組件之一或多者係處於一相同積體電路晶粒上。
  13. 如請求項1之設備，其中該控制邏輯組件用以響應於該第一組件對該目標組件的該影響優先順序高於該多個來源組件之該等其它組件的該影響優先順序之該決定，及該目標組件之一熱值與一閾值的一比較，引起對該第一組件之該功率消耗限制的修改。
  14. 一種方法，其包含下列步驟： 基於一平台之一或多個功率消耗組件與該平台之一或多個熱產生組件之間的一或多個熱關係，引起對該平台之一或多個組件之一功率消耗限制的修改，其中該一或多個熱關係之一第一關係指示該平台之多個來源組件對該平台之一目標組件的一影響優先順序，其中響應於該平台之該一或多個組件之一第一組件對該目標組件的該影響優先順序高於該多個來源組件之其它組件的該影響優先順序之一決定，引起對該第一組件之該功率消耗限制的修改。
  15. 如請求項14之方法，其進一步包含在一取樣時間週期推移後判定對該功率消耗限制之該修改的一影響。
  16. 如請求項14之方法，其進一步包含將該一或多個熱關係儲存於記憶體中。
  17. 如請求項14之方法，其進一步包含基於來自一或多個感測器之輸入判定該一或多個熱關係。
  18. 一種計算系統，其包含：記憶體，其用以儲存對應於一或多個熱關係的資料；一處理器，其耦合至該記憶體；以及控制邏輯組件，該控制邏輯組件至少部分地包含硬體邏輯組件，以基於一平台之一或多個功率消耗組件與該平台之一或多個熱產生組件之間的該一或多個熱關係，引起對該系統之一或多個組件之一功率消耗限制的修改， 其中該一或多個熱關係之一第一關係用以指示該平台之多個來源組件對該平台之一目標組件的一影響優先順序，其中該控制邏輯組件用以響應於該平台之該一或多個組件之一第一組件對該目標組件的該影響優先順序高於該多個來源組件之其它組件的該影響優先順序之一決定，引起對該第一組件之該功率消耗限制的修改。
  19. 如請求項18之系統，其中該一或多個熱產生組件係包含該多個來源組件。
  20. 如請求項18之系統，其中該一或多個功率消耗組件係包含該目標組件。
  21. 如請求項18之系統，其進一步包含邏輯組件以在一取樣時間週期推移後判定對該功率消耗限制之該修改的一影響。
  22. 如請求項18之系統，其進一步包含邏輯組件以基於來自一或多個感測器之輸入判定該一或多個熱關係，該一或多個感測器係接近該平台之該一或多個組件。
  23. 如請求項18之系統，其中該一或多個熱關係是被儲存於一熱關係表中。
  24. 如請求項18之系統，其中該第一關係用以替代一第二關係，該第二關係用以指示對應於該多個來源組件對該目標組件之一熱影響的一溫度值。
  25. 如請求項18之系統，其中該一或多個組件係包含該處理器之一或多個處理器核心。
  26. 如請求項18之系統，其中該控制邏輯組件與該一或多個組件之一或多者係處於一相同積體電路晶粒上。
  27. 一種電腦可讀媒體，其用以儲存多個指令，該等指令當由一處理器執行時致使該處理器進行以下操作：基於一平台之一或多個功率消耗組件與該平台之一或多個熱產生組件之間的一或多個熱關係，引起對該平台之一或多個組件之一功率消耗限制的修改，其中該一或多個熱關係之一第一關係指示該平台之多個來源組件對該平台之一目標組件的一影響優先順序，其中響應於該平台之該一或多個組件之一第一組件對該目標組件的該影響優先順序高於該多個來源組件之其它組件的該影響優先順序之一決定，引起對該第一組件之該功率消耗限制的修改。
  28. 如請求項27之電腦可讀媒體，其中該等指令係用以致使該處理器在一取樣時間週期推移後判定對該功率消耗限制之該修改的一影響。
  29. 如請求項27之電腦可讀媒體，其中該等指令係用以致使該處理器將該一或多個熱關係儲存於記憶體中。
  30. 如請求項27之電腦可讀媒體，其中該等指令係用以致使該處理器基於來自一或多個感測器之輸入判定該一或多個熱關係。
  31. 如請求項27之電腦可讀媒體，其中該等指令係用以致使該處理器利用該第一關係替代一第二關係，該第二關係指示對應於該多個來源組件對該目標組件之一熱影響 的一溫度值。
TW102145924A 2012-12-28 2013-12-12 基於優先順序之智慧型平台被動熱管理技術 TWI571729B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/730,240 US20140188302A1 (en) 2012-12-28 2012-12-28 Priority based intelligent platform passive thermal management

Publications (2)

Publication Number Publication Date
TW201428469A TW201428469A (zh) 2014-07-16
TWI571729B true TWI571729B (zh) 2017-02-21

Family

ID=51018110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145924A TWI571729B (zh) 2012-12-28 2013-12-12 基於優先順序之智慧型平台被動熱管理技術

Country Status (8)

Country Link
US (1) US20140188302A1 (zh)
JP (1) JP5881198B2 (zh)
KR (1) KR101682985B1 (zh)
CN (1) CN104160359B (zh)
DE (1) DE112013000417T5 (zh)
GB (1) GB2523607B (zh)
TW (1) TWI571729B (zh)
WO (1) WO2014105143A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9152473B2 (en) * 2012-12-29 2015-10-06 Intel Corporation Table driven multiple passive trip platform passive thermal management
US11226911B2 (en) * 2018-08-22 2022-01-18 Mitsubishi Electric Corporation Programmable logic controller, CPU unit, function unit, method, and program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021217A1 (en) * 1999-03-30 2001-09-13 Gunther Stephen H. Methods and apparatus for thermal management of an integrated circuit die
US20070005152A1 (en) * 2005-06-30 2007-01-04 Ben Karr Method and apparatus for monitoring power in integrated circuits
US20090299543A1 (en) * 2008-05-30 2009-12-03 Apple Inc. Thermal management techniques in an electronic device
US20120232877A1 (en) * 2011-03-09 2012-09-13 Tata Consultancy Services Limited Method and system for thermal management by quantitative determination of cooling characteristics of data center

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004240669A (ja) * 2003-02-05 2004-08-26 Sharp Corp ジョブスケジューラおよびマルチプロセッサシステム
JP2005032039A (ja) * 2003-07-07 2005-02-03 Sony Corp 電子機器及び電子機器の電源管理制御方法、並びに電源装置
US7467059B2 (en) * 2004-06-28 2008-12-16 Intel Corporation Extended thermal management
JP3914230B2 (ja) * 2004-11-04 2007-05-16 株式会社東芝 プロセッサシステム及びその制御方法
US7463993B2 (en) * 2005-05-10 2008-12-09 Intel Corporation Adaptive thermal-based frequency-bounds control
US20080011467A1 (en) * 2006-06-23 2008-01-17 Intel Corporation Method, apparatus and system for thermal management using power density feedback
CA2573941A1 (en) * 2007-01-15 2008-07-15 Coolit Systems Inc. Computer cooling system
US8819686B2 (en) * 2009-07-23 2014-08-26 Empire Technology Development Llc Scheduling threads on different processor cores based on memory temperature
US8457807B2 (en) * 2010-08-18 2013-06-04 International Business Machines Corporation Thermal relationships based workload planning
US8954770B2 (en) * 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021217A1 (en) * 1999-03-30 2001-09-13 Gunther Stephen H. Methods and apparatus for thermal management of an integrated circuit die
US20070005152A1 (en) * 2005-06-30 2007-01-04 Ben Karr Method and apparatus for monitoring power in integrated circuits
US20090299543A1 (en) * 2008-05-30 2009-12-03 Apple Inc. Thermal management techniques in an electronic device
US20120232877A1 (en) * 2011-03-09 2012-09-13 Tata Consultancy Services Limited Method and system for thermal management by quantitative determination of cooling characteristics of data center

Also Published As

Publication number Publication date
DE112013000417T5 (de) 2014-09-18
JP5881198B2 (ja) 2016-03-09
GB201411386D0 (en) 2014-08-13
CN104160359A (zh) 2014-11-19
KR101682985B1 (ko) 2016-12-06
US20140188302A1 (en) 2014-07-03
TW201428469A (zh) 2014-07-16
JP2015513147A (ja) 2015-04-30
GB2523607A (en) 2015-09-02
WO2014105143A1 (en) 2014-07-03
GB2523607B (en) 2020-12-02
KR20140113926A (ko) 2014-09-25
CN104160359B (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
TWI603207B (zh) 用於最大預測的效能增益之異質多處理器運算平台中之應用程式排程
TWI610161B (zh) 處理器溫度之均衡控制及儲存可執行指令的電腦可讀媒體
US9087146B2 (en) Wear-out equalization techniques for multiple functional units
US20220326755A1 (en) Processor core energy management
TWI546709B (zh) 基於使用者存在檢測的可變觸控螢幕掃描速率之技術
TWI512629B (zh) 用於表格驅動之多重被動跳脫平台被動熱管理之設備及方法、計算系統及電腦可讀媒體
TW201636772A (zh) 當計算元件運作時致能系統低電力狀態之技術
US9846475B2 (en) Controlling power consumption in multi-core environments
TWI571729B (zh) 基於優先順序之智慧型平台被動熱管理技術
US20160179149A1 (en) Dynamic cooling for electronic devices
EP3353653B1 (en) Techniques for flexible and dynamic frequency-related telemetry
TWI620057B (zh) 電子裝置的電池功率管理
US20160192544A1 (en) Integrated thermal emi structure for electronic devices
WO2023091847A1 (en) Application negotiable platform thermal aware scheduler