CN102129414B - 一种变频总线适配器、适配方法及系统 - Google Patents

一种变频总线适配器、适配方法及系统 Download PDF

Info

Publication number
CN102129414B
CN102129414B CN2010100006921A CN201010000692A CN102129414B CN 102129414 B CN102129414 B CN 102129414B CN 2010100006921 A CN2010100006921 A CN 2010100006921A CN 201010000692 A CN201010000692 A CN 201010000692A CN 102129414 B CN102129414 B CN 102129414B
Authority
CN
China
Prior art keywords
bus
dfs
control signal
external components
expression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010100006921A
Other languages
English (en)
Other versions
CN102129414A (zh
Inventor
姚琮
刘奇卫
刘宇
李翔
陈立前
何世明
鹿甲寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XFusion Digital Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN2010100006921A priority Critical patent/CN102129414B/zh
Priority to US13/007,332 priority patent/US8468286B2/en
Publication of CN102129414A publication Critical patent/CN102129414A/zh
Application granted granted Critical
Publication of CN102129414B publication Critical patent/CN102129414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明实施例提供一种变频总线适配器、适配方法及系统，所述方法包括：根据总线侧发送的动态频率调整DFS请求信号生成阻塞总线指示；根据所述阻塞总线指示阻塞当前的总线传输；向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作。本发明实施例通过在动态频率调整(DFS)期间临时阻塞总线传输，来减少总线动态频率调整(DFS)期间总线时钟不稳定对外设部件造成的不良影响，不用增加系统时钟域和对外设部件进行修改，降低了系统实现的复杂度，提高了DVFS的应用性。

Description

一种变频总线适配器、适配方法及系统
技术领域
本发明涉及适配领域，尤其涉及一种变频总线适配器、适配方法及系统。
背景技术
手持设备的芯片对电池寿命和功耗有严格要求，动态电压频率调整(DVFS，Dynamic Voltage Frequency scaling)技术根据手持设备的操作系统的实时负载需求，动态调整工作频率(F，Frequency)和工作电压(V，Voltage)，能有效降低动态功耗。目前动态电压频率调整(DVFS)技术的应用，一个重要的技术难点是：当总线动态频率调整(DFS，Dynamic Frequency scaling)时，如何保证总线上的外设部件能够正常工作。
发明人在实现本发明的过程中发现，众多外设部件对于总线时钟有着各种各样的约束，而总线时钟动态变化过程中一般很难满足这些时钟约束，为了在总线动态频率调整(DFS)时，仍能保证总线上的外设部件能够正常工作，现有的技术或者是采用时钟域隔离结构，但这样会增加时钟域，增加了系统实现的复杂度；或者是对外设部件进行复杂的修改，使之适应变频总线，但这样方案每个外设部件的修改都要具体问题具体分析，方案复杂。综上所述，现有的技术方案，实现复杂，限制了动态电压频率调整(DVFS)的应用。
发明内容
本发明实施例提供一种变频总线适配器、适配方法及系统，以降低系统实现的复杂度，提高DVFS的应用性。
一方面，本发明实施例提供了一种变频总线适配方法，所述方法包括：根据总线侧发送的动态频率调整DFS请求信号生成阻塞总线指示；根据所述阻塞总线指示阻塞当前的总线传输；向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作。
另一方面，本发明实施例还提供了一种变频总线适配器，所述变频总线适配器包括：DFS握手单元，用于根据总线侧发送的DFS请求信号生成阻塞总线指示；总线事务阻塞单元，用于根据所述阻塞总线指示阻塞当前的总线传输；所述DFS握手单元还用于在所述总线事务阻塞单元阻塞了当前的总线传输之后，向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作。
再一方面，本发明实施例还提供了一种变频总线适配系统，所述系统包括一个变频总线和多个挂设于所述变频总线的外设部件，还包括多个前述的变频总线适配器，所述多个变频总线适配器分别设置于所述变频总线与所述多个外设部件之间。
本发明实施例通过在动态频率调整(DFS)期间临时阻塞总线传输，来减少总线动态频率调整(DFS)期间总线时钟不稳定对外设部件造成的不良影响，不用增加系统时钟域和对外设部件进行修改，降低了系统实现的复杂度，提高了DVFS的应用性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1为本发明一实施例的方法流程图；
图2为本发明另一实施例的方法流程图；
图3为本发明一实施例对总线传输进行阻塞的流程图；
图4为图3所示实施例对总线传输的阻塞进行解除的流程图；
图5为本发明另一实施例对总线传输进行阻塞的流程图；
图6为图5所示实施例对总线传输的阻塞进行解除的流程图；
图7为本发明实施例的变频总线适配器的组成示意图；
图8为本发明实施例的变频总线适配器的结构示意图；
图9为本发明实施例的变频总线适配器的工作流程图；
图10为本发明一实施例的变频总线适配器的结构示意图；
图11为本发明另一实施例的变频总线适配器的结构示意图；
图12为本发明实施例的变频总线适配系统的组成示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
图1为本发明实施例提供的一种变频总线适配方法的流程图，该方法应用于变频总线适配器，请参照图1，该方法包括：
101：根据总线侧发送的DFS请求信号生成阻塞总线指示；
在本实施例中，总线如果要进行总线时钟的动态频率调整(DFS)，则首先由DFS主控制器向承载本实施例的方法的变频总线适配器发送DFS请求信号。
在本实施例中，为了避免总线时钟进行DFS而对挂设于该总线上的外设部件产生影响，根据本实施例的方法，根据该DFS请求信号生成阻塞总线指示，以便阻塞总线与外设之间的信息交互。
102：根据所述阻塞总线指示阻塞当前的总线传输；
在本实施例中，根据步骤101生成的阻塞总线指示，阻塞当前的总线传输，即暂停总线和外设部件之间的正常交互。
103：向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作。
在本实施例中，根据步骤102阻塞了总线传输后，即可向总线侧反馈DFS应答信号，表示阻塞已经完成，此时，总线即可执行总线DFS操作，由于外设部件的当前总线操作被阻塞，并不工作，因此，即便总线DFS期间总线时钟不稳定，也不会影响到外设部件，外设部件不会因此而出现异常错误。
根据本实施例的一个实施方式，对于一些总线操作，例如bufferable写操作，即使当前总线传输已经被阻塞，但外设部件内部实际上还在工作，以处理上次总线操作。因此，在当前总线传输被阻塞之后，可以启动计时器延迟一段时间，以保证外设部件内部不再工作。当计时器超时时，也即，超过预置的延迟时间后，再向总线侧，也即总线侧的DFS主控制器反馈DFS应答信号，表明当前总线操作已经被阻塞，并且外设部件已经不再工作。其中，延迟时间可以总线时钟计数，计数值可以由软件配置，本实施例并不以此作为限制。
本发明实施例通过在动态频率调整(DFS)期间临时阻塞总线传输，来减少总线动态频率调整(DFS)期间总线时钟不稳定对外设部件造成的不良影响，不用增加系统时钟域和对外设部件进行修改，降低了系统实现的复杂度，提高了DVFS的应用性。
图2为本发明实施例提供的一种变频总线适配方法的流程图，该方法应用于变频总线适配器，请参照图2，在图1所示方法的基础上，本实施例的方法还包括：
201：根据总线侧发送的撤销DFS请求信号生成解除阻塞指示，所述撤销DFS请求信号为总线侧在所述DFS操作结束时发送的；
在本实施例中，一旦总线DFS结束，总线时钟稳定，则由DFS主控制器向承载本实施例的方法的变频总线适配器发送撤销DFS请求信号。
在本实施例中，由于根据图1所示的方法的步骤，已经阻塞了当前总线传输，当总线DFS结束后，则要恢复该总线传输，因此，根据本实施例的方法，当接收到总线侧发送的撤销DFS请求信号后，要根据该信号生成解除阻塞指示，以恢复总线传输。
202：根据所述解除阻塞指示解除对当前的总线传输的阻塞；
在本实施例中，根据步骤201生成的解除阻塞指示，解除对当前总线传输的阻塞，即恢复总线和外设部件之间的正常交互。
203：向所述总线侧反馈撤销DFS应答信号。
在本实施例中，根据步骤202解除了当前总线传输的阻塞之后，即可向总线侧反馈撤销DFS应答信号，表示阻塞已经解除。
在本实施例中，根据总线系统的不同，总线控制信号有所不同，因此，根据本实施例的方法，阻塞当前的总线传输，或者解除对当前总线传输的阻塞可以通过不同的方法实现，以下结合附图对此加以说明。
图3为根据本实施例的一个实施方式，阻塞当前的总线传输的方法流程图，在本实施方式中，总线读/写通道分离，因此，根据本实施例的方法，独立的对读/写通道进行监控并实施阻塞，请参照图3，该方法包括：
301：检测总线侧与外设部件侧之间的总线控制信号；
302：根据检测到的总线控制信号对总线读通道和总线写通道进行阻塞。
在本实施例方式中，对总线读通道进行阻塞包括：
对于读地址总线，将检测到的总线侧的表示从设备能够接收读地址和控制信息的总线控制信号(arready)置为预置的低电平，将检测到的外设部件侧的表示读地址和控制信息有效标志的总线控制信号(arvalid)置为预置的低电平。
对于读数据总线，在当前传输完毕最后一个读数据之后，将检测到的外设部件侧的表示主设备能够接收读数据的总线控制信号(rready)置为预置的低电平，将检测到的总线侧的表示读数据有效的总线控制信号(rvalid)置为预置的低电平。
在本实施方式中，对总线写通道进行阻塞包括：
对于写地址总线，将检测到的总线侧的表示从设备能够接收写地址和控制信息的总线控制信号(awready)置为预置的低电平，将检测到的外设部件侧的表示写地址和控制信息有效标志的总线控制信号(awvalid)置为预置的低电平。
对于写数据总线，在当前传输完毕最后一个写数据之后，将检测到的总线侧的表示从设备能够接收写数据的总线控制信号(wready)置为预置的低电平，将检测到的外设部件侧的表示写数据有效的总线控制信号(wvalid)置为预置的低电平。
对于写响应总线，将检测到的外设部件侧的表示主设备能够接收反馈信息的总线控制信号(bready)置为预置的低电平，将检测到的总线侧的表示从设备反馈写操作完成的总线控制信号(bvalid)置为预置的低电平。
图4为图3所示的实施方式中，解除对当前的总线传输的阻塞的方法流程图，在本实施方式中，由于总线读/写通道分离，因此，根据本实施例的方法，独立的对读/写通道进行监控并实施阻塞的解除，请参照图4，该方法包括：
401：检测总线侧与外设部件侧之间的总线控制信号；
402：根据检测到的总线控制信号对总线读通道和总线写通道进行解除阻塞；
在本实施方式中，对总线读通道进行解除阻塞包括：
对于读地址总线，将检测到的外设部件侧的表示从设备能够接收读地址和控制信息的总线控制信号(arready)透传到总线侧，将检测到的总线侧的表示读地址和控制信息有效标志的总线控制信号(arvalid)透传到外设部件侧。
对于读数据总线，将检测到的总线侧的表示主设备能够接收读数据的总线控制信号(rready)透传到外设部件侧，把检测到的外设部件侧的表示读数据有效的总线控制信号(rvalid)透传到总线侧。
在本实施例中，对总线写通道进行解除阻塞包括：
对于写地址总线，将检测到的外设部件侧的表示从设备能够接收写地址和控制信息的总线控制信号(awready)透传到总线侧，把检测到的总线侧的表示写地址和控制信息有效标志的总线控制信号(awvalid)透传到外设部件侧。
对于写数据总线，把检测到的外设部件侧的表示从设备能够接收写数据的总线控制信号(wready)透传到总线侧，把检测到的总线侧的表示写数据有效的总线控制信号(wvalid)透传到外设部件侧。
对于写响应总线，把检测到的总线侧的表示主设备能够接收反馈信息的总线控制信号(bready)透传到外设部件侧，把检测到的外设部件侧的表示从设备反馈写操作完成的总线控制信号(bvalid)透传到总线侧。
图5为根据本实施例的另外一个实施方式，阻塞当前的总线传输的方法流程图，在本实施方式中，总线读/写通道复用，因此，根据本实施例的方法，只需要对一组总线进行监控并实施阻塞，请参照图5，该方法包括：
501：检测总线侧与外设部件侧之间的总线控制信号；
502：如果当前总线传输类型是空闲(idle)或者不连续(non-sequential)，则将检测到的总线侧的表示从设备能够接收当前访问的总线控制信号(hready)置为预置的低电平，把检测到的外设部件侧的表示当前传输类型的总线控制信号(htrans)设置为空闲类型。
图6为图5所示的实施方式中，解除对当前的总线传输的阻塞的方法流程图，在本实施方式中，由于总线读/写通道复用，因此，根据本实施例的方法，对一组总线进行监控并实施阻塞的解除，请参照图6，该方法包括：
601：检测总线侧与外设部件侧之间的总线控制信号；
602：将检测到的外设部件侧的表示从设备能够接收当前访问的总线控制信号(hready)透传到总线侧，把检测到的总线侧的表示当前传输类型的总线控制信号(htrans)透传到外设部件侧。
本发明实施例通过在动态频率调整(DFS)期间临时阻塞总线传输，避免了总线动态频率调整(DFS)期间总线时钟不稳定对外设部件造成的不良影响。并在动态频偏调整(DFS)完成之后，解除对总线传输的阻塞，恢复了总线与外设部件之间的交互，保证了总线及外设部件的正常工作。不用增加系统时钟域和对外设部件进行修改，降低了系统实现的复杂度，提高了DVFS的应用性。
图7为本发明实施例提供的一种变频总线适配器的组成示意图，请参照图7，本实施例的变频总线适配器主要包括：DFS阻塞指示生成单元71、总线事务阻塞单元72以及第一反馈单元73，其中：
DFS阻塞指示生成单元71用于根据总线侧发送的DFS请求信号生成阻塞总线指示。
总线事务阻塞单元72用于根据所述阻塞总线指示阻塞当前的总线传输。
第一反馈单元73用于在所述总线事务阻塞单元72阻塞了当前的总线传输之后，向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作。
在本实施例中，该DFS阻塞指示生成单元71与总线的DFS主控制器进行握手。当DFS主控制器，例如CRG，或SCtrl等，向DFS阻塞指示生成单元71发出DFS请求信号时，本实施例的变频总线适配器立即启动总线事务阻塞单元72，即通过DFS阻塞指示生成单元71生成阻塞总线指示并发送给总线事务阻塞单元72，来启动总线事务阻塞单元72的阻塞功能，当总线事务阻塞单元72完成当前总线传输的阻塞操作之后，第一反馈单元73向DFS主控制器反馈DFS应答信号，该DFS应答信号用于使所述总线侧开始进行DFS操作。
根据本实施例的一个实施方式，该变频总线适配器还包括：DFS解除指示生成单元74、总线事务阻塞解除单元75以及第二反馈单元76，其中：
DFS解除指示生成单元74用于根据总线侧发送的撤销DFS请求信号生成解除阻塞指示，所述撤销DFS请求信号为总线侧在所述DFS操作结束时发送的。
总线事务阻塞解除单元75用于根据所述解除阻塞指示解除对当前的总线传输的阻塞。
第二反馈单元76用于在所述总线事务阻塞单元解除了对当前的总线传输的阻塞之后，向所述总线侧反馈撤销DFS应答信号。
在本实施例中，当DFS主控制器向DFS解除指示生成单元74发出撤销DFS请求信号时，本实施例的变频总线适配器立即启动总线事务阻塞解除单元75，即通过DFS解除指示生成单元74生成解除阻塞指示并发送给总线事务阻塞解除单元75，来启动总线事务阻塞解除单元75的解除功能；当总线事务阻塞解除单元75处理完成当前总线传输的阻塞解除操作之后，第二反馈单元76向DFS主控制器反馈撤销DFS应答信号。
在本实施例中，DFS阻塞指示生成单元71、DFS解除指示生成单元74、第一反馈单元73以及第二反馈单元76可以通过一个部件来实现，例如通过图8所示的DFS握手单元来实现；总线事务阻塞单元72和总线事务阻塞解除单元75可以通过一个部件来实现，例如通过图8所示的总线事务处理单元来实现。
在本实施例中，该总线事务处理单元对总线事务进行实时监控。当DFS握手单元发出阻塞总线指示时，该总线事务处理单元临时阻塞当前的总线传输，暂停总线和外设IP之间的正常交互；当DFS握手单元发出解除阻塞指示时，该总线事务处理单元立即解除对当前总线传输的阻塞，恢复总线和外设IP之间的正常交互。
根据本实施例的一个实施方式，该总线事务阻塞单元72包括：第一检测模块721和第一阻塞模块722，请继续参照图7，其中：
第一检测模块721用于检测总线与外设部件之间的总线控制信号。
第一阻塞模块722用于阻塞总线传输，包括：对于读地址总线，将第一检测模块721检测到的总线侧的表示从设备能够接收读地址和控制信息的总线控制信号(arready)置为预置的低电平，将第一检测模块721检测到的外设部件侧的表示读地址和控制信息有效标志的总线控制信号(arvalid)置为预置的低电平；对于读数据总线，在当前传输完毕最后一个读数据之后，将第一检测模块721检测到的外设部件侧的表示主设备能够接收读数据的总线控制信号(rready)置为预置的低电平，将第一检测模块721检测到的总线侧的表示读数据有效的总线控制信号(rvalid)置为预置的低电平；对于写地址总线，将第一检测模块721检测到的总线侧的表示从设备能够接收写地址和控制信息的总线控制信号(awready)置为预置的低电平，将第一检测模块721检测到的外设部件侧的表示写地址和控制信息有效标志的总线控制信号(awvalid)置为预置的低电平；对于写数据总线，在当前传输完毕最后一个写数据之后，将第一检测模块721检测到的总线侧的表示从设备能够接收写数据的总线控制信号(wready)置为预置的低电平，将第一检测模块721检测到的外设部件侧的表示写数据有效的总线控制信号(wvalid)置为预置的低电平；对于写响应总线，将第一检测模块721检测到的外设部件侧的表示主设备能够接收反馈信息的总线控制信号(bready)置为预置的低电平，将第一检测模块721检测到的总线侧的表示从设备反馈写操作完成的总线控制信号(bvalid)置为预置的低电平。
在本实施方式中，该总线事务阻塞解除单元75可以包括：第二检测模块751和第一解除模块752，其中：
第二检测模块751用于检测总线和外设部件之间的总线控制信号；
第一解除模块752用于解除对总线传输的阻塞，包括：对于读地址总线，将第二检测模块751检测到的外设部件侧的表示从设备能够接收读地址和控制信息的总线控制信号(arready)透传到总线侧，将第二检测模块751检测到的总线侧的表示读地址和控制信息有效标志的总线控制信号(arvalid)透传到外设部件侧；对于读数据总线，将第二检测模块751检测到的总线侧的表示主设备能够接收读数据的总线控制信号(rready)透传到外设部件侧，把第二检测模块751检测到的外设部件侧的表示读数据有效的总线控制信号(rvalid)透传到总线侧；对于写地址总线，将第二检测模块751检测到的外设部件侧的表示从设备能够接收写地址和控制信息的总线控制信号(awready)透传到总线侧，把第二检测模块751检测到的总线侧的表示写地址和控制信息有效标志的总线控制信号(awvalid)透传到外设部件侧；对于写数据总线，把第二检测模块751检测到的外设部件侧的表示从设备能够接收写数据的总线控制信号(wready)透传到总线侧，把第二检测模块751检测到的总线侧的表示写数据有效的总线控制信号(wvalid)透传到外设部件侧；对于写响应总线，把第二检测模块751检测到的总线侧的表示主设备能够接收反馈信息的总线控制信号(bready)透传到外设部件侧，把第二检测模块751检测到的外设部件侧的表示从设备反馈写操作完成的总线控制信号(bvalid)透传到总线侧。
在本实施例中，当总线事务阻塞单元72和总线事务阻塞解除单元75通过一个部件实现时，该第一检测模块721和第二检测模块751可以通过一个部件来实现。
在本实施方式中，该总线事务阻塞单元72和总线事务阻塞解除单元75可以通过图10所示实施例的AXI读通道阻塞单元102和AXI写通道阻塞单元103来实现，但本实施例并不以此作为限制。
根据本实施例的另外一个实施方式，该总线事务阻塞单元72包括：第三检测模块723和第二阻塞模块724，请继续参照图7，其中：
第三检测模块723用于检测总线与外设部件之间的总线控制信号。
第二阻塞模块724用于在当前总线传输类型是空闲或者不连续时，将第三检测模块723检测到的总线侧的表示从设备能够接收当前访问的总线控制信号(hready)置为预置的低电平，把第三检测模块723检测到的外设部件侧的表示当前传输类型的总线控制信号(htrans)设置为空闲类型。
在本实施方式中，该总线事务阻塞解除单元75还可以包括：第四检测模块753和第二解除模块754，请继续参照图7，其中：
第四检测模块753用于检测总线与外设部件之间的总线控制信号。
第二解除模块754用于将第四检测模块753检测到的外设部件侧的表示从设备能够接收当前访问的总线控制信号(hready)透传到总线侧，把第四检测模块753检测到的总线侧的表示当前传输类型的总线控制信号(htrans)透传到外设部件侧。
在本实施例中，当总线事务阻塞单元72和总线事务阻塞解除单元75通过一个部件实现时，该第三检测模块723和第四检测模块753可以通过一个部件来实现。
在本实施方式中，该总线事务阻塞单元72和总线事务阻塞解除单元75可以通过图11所示实施例的AHB总线阻塞单元1102来实现，但本实施例并不以此作为限制。
根据本实施例的一个实施方式，第一反馈单元73可以包括：
计时模块731，用于在所述总线事务阻塞单元72阻塞了当前的总线传输之后，进行计时，并在计时超过预定延迟时间时，发送应答发送指示；
应答反馈模块732，用于接收所述应答发送指示，向所述总线侧反馈DFS应答信号。
在本实施方式中，该计时模块731进行超时计数，如前所述，对于一些总线操作，例如bufferable写操作，即使当前总线传输已经被阻塞，但外设部件内部实际上还在工作，以处理上次总线操作。因此，在当前总线传输被阻塞之后，必须再延迟一段时间，即本实施方式的计时模块73在计时超时时，发出应答发送指示给应答反馈模块732，以保证外设部件内部不再工作。之后，应答反馈模块732才能向DFS主控制器反馈DFS应答信号，表明当前总线操作已经被阻塞，并且外设部件已经不再工作。
在本实施方式中，延迟时间可以是总线时钟计数，计数值可以由软件配置，本实施例并不以此作为限制。
根据本实施例的另外一个实施方式，该变频总线适配器还包括：
旁路单元77，用于在配置为使能，或者配置为不使能但没有接收到DFS请求信号时，对所有总线传输进行透传。
在本实施方式中，为变频总线适配器增加支持bypass功能，即当配置为使能时，即便在总线时钟动态频率调整(DFS)期间，也不进行任何阻塞处理，对一切总线操作透传；当配置为不使能时，如果没有进行DFS，也通过本实施方式的旁路单元77对一切总线操作透传。
根据本实施例的另外一个实施方式，该变频总线适配器还包括：
总线从设备接口和配置寄存器78，用于配置计时模块731的预定延迟时间的值，或者对旁路单元77进行使能或不使能的配置。
在本实施方式中，总线通过从设备(Slave)接口访问本实施例的变频总线适配器内部的配置寄存器，对Bypass进行使能配置，或者进行延时计时值配置等。
图8为本实施例的变频总线适配器的接口及内部结构示意图，请参照图8，该变频总线适配器包括：DFS握手单元81，用于实现前述DFS阻塞指示生成单元71、第一反馈单元73、DFS解除指示生成单元74、第二反馈单元76的功能，如前所述，在此不再赘述；总线事务处理单元82，用于实现前述总线事务阻塞单元72、总线事务阻塞解除单元75的功能，如前所述，在此不再赘述；计时单元83，用于实现前述计时模块731的功能，如前所述，在此不再赘述；旁路单元84，用于实现前述旁路单元77的功能，如前所述，在此不再赘述；总线从设备接口和配置寄存器85，用于实现前述总线从设备接口和配置寄存器78的功能，如前所述，在此不再赘述，另外：
在本实施例中，该变频总线适配器可以应用于各种片上系统(SoC，System-on-Chip)总线，包括AHB、AXI、OPB、PLB、OCP、Wishbone等。并设置于变频总线和外设部件(外设IP，Intellectual Property，知识产权)之间，在不同的总线系统中，本实施例的变频总线适配器需要调整总线接口信号和总线事务处理单元。
在本实施例中，外设部件和总线可以属于同一个时钟域，也可以属于不同的时钟域，外设部件可以是总线主设备(master device)，也可以是总线从设备(slave device)，本实施例并不以此作为限制。
请继续参照图8，其中：
总线侧的总线接口信号是与总线系统相连接的总线接口信号，可以是主设备(Master)接口，也可以是从设备(Slave)接口。
外设部件侧的总线接口信号是与外设部件相连接的总线接口信号，可以是主设备(Master)接口，也可以是从设备(Slave)接口。
总线从设备接口信号是配置寄存器的访问接口信号，该信号主要用于软件查询和配置Bypass使能、延时计数值等。
其中，对旁路单元84进行Bypass使能配置可以采用单比特配置，1’b1表示Bypass使能，1’b0表示Bypass不使能，默认Bypass使能。
其中，对计时单元83进行延时计数值配置可以采用32比特配置，支持延迟0～232-1个总线时钟周期，默认延迟0个总线时钟周期，即不延迟。
DFS握手信号是与总线的DFS主控制器的握手信号。在本实施例中，握手信号可以采用2根或多根信号，握手方式可以采用电平有效或沿有效，本实施例并不以此作为限制。
图9为总线DFS期间，本实施例的变频总线适配器的工作流程图，请参照图9，该流程包括：
901：配置总线变频适配器的延迟计数值和Bypass功能；
902：如果Bypass使能，则本实施例的变频总线适配器不起作用，无论总线是否DFS，所有总线传输都透传；
903：如果Bypass不使能，则当总线非DFS时，所有总线传输透传，总线和外设IP之间正常交互；
904：总线如果准备进行DFS，则首先由DFS主控制器，例如CRG，或SCtrl等，向本实施例的变频总线适配器发出DFS请求信号；
905：本实施例的变频总线适配器的DFS握手单元接收到有效的DFS请求信号之后，立即启动总线事务阻塞单元对总线传输实时监控，并阻塞当前的总线传输，暂停总线和外设IP之间的正常交互；
906：延迟一段时间，即计时单元计数超时之后，DFS握手单元向DFS主控制器反馈DFS应答信号；
907：DFS主控制器一旦接收到有效的DFS应答信号，就开始执行总线DFS操作；
908：总线DFS期间，总线时钟不稳定，但由于外设IP的当前总线操作被阻塞，并不工作，所以外设IP不会出现异常错误；
909：一旦总线DFS结束，总线时钟稳定，DFS主控制器就向本实施例的变频总线适配器发出撤销DFS请求信号；
910：DFS握手单元发现DFS请求信号撤销之后，立即启动总线事务阻塞单元，解除对当前的总线传输的阻塞，恢复总线和外设IP之间的正常交互；
911：一旦总线阻塞解除，DFS握手单元向DFS主控制器发出撤销DFS应答信号。
如此一个总线DFS过程结束，跳转到903执行。
通过本实施例的变频总线适配器，当总线时钟稳定时，总线和外设部件正常交互，所有总线传输完全透明地传递，不会受到变频总线适配器的任何影响。当总线时钟动态频率调整(DFS)期间，总线和外设部件之间的总线传输被变频总线适配器实时监控，并被临时阻塞总线传输，以避免总线时钟不稳定期间外设部件可能出现的工作异常。直到总线时钟动态频率调整(DFS)结束，变频总线适配器又重新开放总线和外设部件之间的正常交互。
通过本实施例的变频总线适配器，不用增加系统时钟域和对外设部件进行修改，降低了系统实现的复杂度，提高了DVFS的应用性。
图10为本实施例一个实施方式的变频总线适配器的结构示意图，本实施方式的变频总线适配器应用于AMBA3AXI变频总线，由于AXI总线读/写通道分离，因此变频总线适配器独立地对读/写通道进行监控并实施阻塞。请参照图10，在本实施方式中，该变频总线适配器包括：DFS握手单元101，AXI读通道阻塞单元102，AXI写通道阻塞单元103，计时单元104，旁路单元105以及总线从设备接口及配置寄存器106，其中：
DFS握手单元101、计时单元104、旁路单元105以及总线从设备接口及配置寄存器106的功能与图8所示实施例的变频总线适配器的各部分的功能相同，在此不再赘述。
AXI读通道阻塞单元102用于对AXI读通道实施阻塞和解除阻塞操作。
在本实施方式中，AXI读通道包括读地址总线和读数据总线，使用总线时钟ACLK。AXI读通道阻塞单元102需要检测总线和外设部件之间的总线控制信号，这里的总线控制信号包括：
Arvalid：表示读地址和控制信息有效标志；
Arready：表示从设备能够接收读地址和控制信息；
Rvalid：表示读数据有效；
Rready：表示主设备能够接收读数据；
Rlast：表示最后一个读数据。
在本实施方式中，当AXI读通道阻塞单元102需要执行阻塞操作时，采取如下动作：
对于读地址总线，把总线侧的arready信号置为预置的低电平，以下简称置低，把外设IP侧的arvalid信号置低。
对于读数据总线，在检测到rlast信号有效之后，即当前传输完毕最后一个读数据之后，把外设部件侧的rready信号置低，把总线侧的rvalid信号置低。但需要注意的是：由于AXI协议支持outstanding特性(显著特性)，因此外设部件内部可能缓存了多个读数据。为了保证外设部件内部的读操作都执行完毕，AXI读通道阻塞单元102必须检测当前读总线上的outstanding个数，并在最后一次读操作的最后一个读数据传输完毕之后，再把外设部件侧的rready信号置低，把总线侧的rvalid信号置低。
在本实施方式中，当AXI读通道阻塞单元102解除阻塞操作时，采取如下动作：
对于读地址总线，把外设部件侧的arready信号透传到总线侧，把总线侧的arvalid信号透传到外设部件侧。
对于读数据总线，把总线侧的rready信号透传到外设部件侧，把外设部件侧的rvalid信号透传到总线侧。
AXI写通道阻塞单元103用于对AXI写通道实施阻塞和解除阻塞操作。
在本实施方式中，AXI写通道包括写地址总线、写数据总线和写响应总线，使用总线时钟ACLK。AXI写通道阻塞单元103需要检测总线和外设部件之间的总线控制信号，这里的总线控制信号包括：
Awvalid：表示写地址和控制信息有效标志；
Awready：表示从设备能够接收写地址和控制信息；
Wvalid：表示写数据有效；
Wready：表示从设备能够接收写数据；
Wlast：表示最后一个写数据；
Bvalid：表示从设备反馈写操作完成；
Bready：表示主设备能够接收反馈信息。
在本实施方式中，当AXI写通道阻塞单元103需要执行阻塞操作时，采取如下动作：
对于写地址总线，把总线侧的awready信号置低，把外设部件侧的awvalid信号置低。
对于写数据总线，在检测到wlast信号有效之后，即当前传输完毕最后一个写数据之后，把总线侧的wready信号置低，把外设部件侧的wvalid信号置低。
对于写响应总线，把外设部件侧的bready信号置低，把总线侧的bvalid信号置低。
在本实施方式中，当AXI写通道阻塞单元103解除阻塞操作时，采取如下动作：
对于写地址总线，把外设部件侧的awready信号透传到总线侧，把总线侧的awvalid信号透传到外设部件侧。
对于写数据总线，把外设部件侧的wready信号透传到总线侧，把总线侧的wvalid信号透传到外设部件侧。
对于写响应总线，把总线侧的bready信号透传到外设部件侧，把外设部件侧的bvalid信号透传到总线侧。
图11为本实施例另外一个实施方式的变频总线适配器的结构示意图，本实施方式的变频总线适配器应用于AMBA2AHB变频总线，由于AHB总线读/写通道复用，因此变频总线适配器只需要对一组AHB总线进行监控并实施阻塞。请参照图11，在本实施方式中，该变频总线适配器包括：DFS握手单元1101，AHB总线阻塞单元1102，计时单元1103，旁路单元1104以及总线从设备接口及配置寄存器1105，其中：
DFS握手单元1101，计时单元1103，旁路单元1104以及总线从设备接口及配置寄存器1105的功能与图8所示实施例的变频总线适配器的各部分的功能相同，在此不再赘述。
AHB总线阻塞单元1102用于对AHB总线传输实施阻塞和解除阻塞的操作。
在本实施方式中，AHB总线使用总线时钟HCLK。AHB总线阻塞单元1102需要检测总线和外设部件之间的总线控制信号，这里的总线控制信号包括：
Htrans：表示当前传输类型；
Hready：表示从设备能够接受当前访问。
在本实施方式中，当AHB总线阻塞单元1102需要执行阻塞操作时，采取如下动作：
当前总线传输类型是空闲(idle)或者不连续(non-sequential)时，把总线侧的hready信号置低，把外设部件侧的htrans信号设置为空闲(idle)类型。
在本实施方式中，当AHB总线阻塞单元1102需要执行阻塞解除操作时，采取如下动作：
把外设部件侧的hready信号透传到总线侧，把总线侧的htrans信号透传到外设部件侧。
本实施例的变频总线适配器通过在总线动态频率调整(DFS)期间临时阻塞总线传输的方法，避免了总线动态频率调整(DFS)期间总线时钟不稳定对外设部件造成的不良影响，并且支持任意总线和任意外设部件，通用性好，不影响总线效率，实现简单，容易验证。
通过本实施例的变频总线适配器，不用增加系统时钟域和对外设部件进行修改，降低了系统实现的复杂度，提高了DVFS的应用性。
图12为本发明实施例提供的一种变频总线适配系统的组成示意图，请参照图12，该变频总线适配系统除了包括变频总线121和多个外设部件122以外，还包括多个变频总线适配器123，其中，变频总线适配器123分别设置于变频总线121和外设部件122之间，如图所示。
在本实施例中，变频总线适配器123可以通过图7、图8、图10、图11的实施方式来实现，由于在图7、图8、图10、图11的实施方式中，已经对该变频总线适配器进行了详细介绍，在此不再赘述。
在本实施例中，外设部件122和变频总线121可以属于同一个时钟域，也可以属于不同的时钟域，本实施例并不以此作为限制。
在本实施例中，外设部件122可以是总线主设备，也可以是总线从设备。
在本实施例中，变频总线可以是各种片上系统(SoC，System-on-Chip)的变频总线，例如AHB、AXI、OPB、PLB、OCP、Wishbone等。
通过本实施例的变频总线适配系统，不用增加系统时钟域和对外设部件进行修改，降低了系统实现的复杂度，提高了DVFS的应用性。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种变频总线适配方法，其特征在于，所述方法包括：
根据总线侧发送的动态频率调整DFS请求信号生成阻塞总线指示；
根据所述阻塞总线指示阻塞当前的总线传输；
向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作；
其中，所述阻塞当前的总线传输，包括：
检测总线侧与外设部件侧之间的总线控制信号；
对于读地址总线，将检测到的总线侧的表示从设备能够接收读地址和控制信息的总线控制信号置为预置的低电平，将检测到的外设部件侧的表示读地址和控制信息有效标志的总线控制信号置为预置的低电平；
对于读数据总线，在当前传输完毕最后一个读数据之后，将检测到的外设部件侧的表示主设备能够接收读数据的总线控制信号置为预置的低电平，将检测到的总线侧的表示读数据有效的总线控制信号置为预置的低电平；
对于写地址总线，将检测到的总线侧的表示从设备能够接收写地址和控制信息的总线控制信号置为预置的低电平，将检测到的外设部件侧的表示写地址和控制信息有效标志的总线控制信号置为预置的低电平；
对于写数据总线，在当前传输完毕最后一个写数据之后，将检测到的总线侧的表示从设备能够接收写数据的总线控制信号置为预置的低电平，将检测到的外设部件侧的表示写数据有效的总线控制信号置为预置的低电平；
对于写响应总线，将检测到的外设部件侧的表示主设备能够接收反馈信息的总线控制信号置为预置的低电平，将检测到的总线侧的表示从设备反馈写操作完成的总线控制信号置为预置的低电平。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据总线侧发送的撤销DFS请求信号生成解除阻塞指示，所述撤销DFS请求信号为总线侧在所述DFS操作结束时发送的；
根据所述解除阻塞指示解除对当前的总线传输的阻塞；
向所述总线侧反馈撤销DFS应答信号。
3.根据权利要求2所述的方法，其特征在于，所述解除对当前的总线传输的阻塞，包括：
检测总线侧与外设部件侧之间的总线控制信号；
对于读地址总线，将检测到的外设部件侧的表示从设备能够接收读地址和控制信息的总线控制信号透传到所述总线侧，将检测到的总线侧的表示读地址和控制信息有效标志的总线控制信号透传到所述外设部件侧；
对于读数据总线，将检测到的总线侧的表示主设备能够接收读数据的总线控制信号透传到所述外设部件侧，把检测到的外设部件侧的表示读数据有效的总线控制信号透传到所述总线侧；
对于写地址总线，将检测到的外设部件侧的表示从设备能够接收写地址和控制信息的总线控制信号透传到所述总线侧，把检测到的总线侧的表示写地址和控制信息有效标志的总线控制信号透传到所述外设部件侧；
对于写数据总线，把检测到的外设部件侧的表示从设备能够接收写数据的总线控制信号透传到所述总线侧，把检测到的总线侧的表示写数据有效的总线控制信号透传到所述外设部件侧；
对于写响应总线，把检测到的总线侧的表示主设备能够接收反馈信息的总线控制信号透传到所述外设部件侧，把检测到的外设部件侧的表示从设备反馈写操作完成的总线控制信号透传到所述总线侧。
4.一种变频总线适配方法，其特征在于，所述方法包括：
根据总线侧发送的动态频率调整DFS请求信号生成阻塞总线指示；
根据所述阻塞总线指示阻塞当前的总线传输；
向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作；
其中，所述阻塞当前的总线传输，包括：
检测总线侧与外设部件侧之间的总线控制信号；
如果当前总线传输类型是空闲或者不连续，则将检测到的总线侧的表示从设备能够接收当前访问的总线控制信号置为预置的低电平，把检测到的外设部件侧的表示当前传输类型的总线控制信号设置为空闲类型。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
根据总线侧发送的撤销DFS请求信号生成解除阻塞指示，所述撤销DFS请求信号为总线侧在所述DFS操作结束时发送的；
根据所述解除阻塞指示解除对当前的总线传输的阻塞；
向所述总线侧反馈撤销DFS应答信号。
6.根据权利要求5所述的方法，其特征在于，所述解除对当前的总线传输的阻塞，包括：
检测总线侧与外设部件侧之间的总线控制信号；
将检测到的外设部件侧的表示从设备能够接收当前访问的总线控制信号透传到所述总线侧，把检测到的总线侧的表示当前传输类型的总线控制信号透传到所述外设部件侧。
7.根据权利要求1或4所述的方法，其特征在于，向所述总线侧反馈DFS应答信号，包括：
在超过预置的延迟时间后，向所述总线侧反馈所述DFS应答信号。
8.一种变频总线适配器，其特征在于，所述变频总线适配器包括：
DFS阻塞指示生成单元，用于根据总线侧发送的DFS请求信号生成阻塞总线指示；
总线事务阻塞单元，用于根据所述阻塞总线指示阻塞当前的总线传输；
第一反馈单元，用于在所述总线事务阻塞单元阻塞了当前的总线传输之后，向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作；
其中，所述总线事务阻塞单元包括：
第一检测模块，用于检测总线与外设部件之间的总线控制信号；
第一阻塞模块，用于对于读地址总线，将所述第一检测模块检测到的总线侧的表示从设备能够接收读地址和控制信息的总线控制信号置为预置的低电平，将所述第一检测模块检测到的外设部件侧的表示读地址和控制信息有效标志的总线控制信号置为预置的低电平；对于读数据总线，在当前传输完毕最后一个读数据之后，将所述第一检测模块检测到的外设部件侧的表示主设备能够接收读数据的总线控制信号置为预置的低电平，将所述第一检测模块检测到的总线侧的表示读数据有效的总线控制信号置为预置的低电平；对于写地址总线，将所述第一检测模块检测到的总线侧的表示从设备能够接收写地址和控制信息的总线控制信号置为预置的低电平，将所述第一检测模块检测到的外设部件侧的表示写地址和控制信息有效标志的总线控制信号置为预置的低电平；对于写数据总线，在当前传输完毕最后一个写数据之后，将第一检测模块检测到的总线侧的表示从设备能够接收写数据的总线控制信号置为预置的低电平，将第一检测模块检测到的外设部件侧的表示写数据有效的总线控制信号置为预置的低电平；对于写响应总线，将第一检测模块检测到的外设部件侧的表示主设备能够接收反馈信息的总线控制信号置为预置的低电平，将第一检测模块检测到的总线侧的表示从设备反馈写操作完成的总线控制信号置为预置的低电平。
9.根据权利要求8所述的变频总线适配器，其特征在于，所述变频总线适配器还包括：
DFS解除指示生成单元，用于根据总线侧发送的撤销DFS请求信号生成解除阻塞指示，所述撤销DFS请求信号为总线侧在所述DFS操作结束时发送的；
总线事务阻塞解除单元，用于根据所述解除阻塞指示解除对当前的总线传输的阻塞；
第二反馈单元，用于在所述总线事务阻塞单元解除了对当前的总线传输的阻塞之后，向所述总线侧反馈撤销DFS应答信号。
10.根据权利要求8所述的变频总线适配器，其特征在于，所述第一反馈单元包括：
计时模块，用于在所述总线事务阻塞单元阻塞了当前的总线传输之后，进行计时，当计时超过预定延迟时间时，发送应答发送指示；
应答反馈模块，用于接收所述应答发送指示，向所述总线侧反馈DFS应答信号。
11.根据权利要求8所述的变频总线适配器，其特征在于，所述变频总线适配器还包括：
旁路单元，用于在配置为使能，或者配置为不使能但没有接收到DFS请求信号时，对所有总线传输进行透传。
12.根据权利要求10或11所述的变频总线适配器，其特征在于，所述变频总线适配器还包括：
总线从设备接口和配置寄存器，用于配置所述计时模块的预定延迟时间的值，或者对所述旁路单元进行使能或不使能的配置。
13.根据权利要求9所述的变频总线适配器，其特征在于，所述总线事务阻塞解除单元包括：
第二检测模块，用于检测总线与外设部件之间的总线控制信号；
第一解除模块，用于对于读地址总线，将所述第二检测模块检测到的外设部件侧的表示从设备能够接收读地址和控制信息的总线控制信号透传到总线侧，将所述第二检测模块检测到的总线侧的表示读地址和控制信息有效标志的总线控制信号透传到外设部件侧；对于读数据总线，将所述第二检测模块检测到的总线侧的表示主设备能够接收读数据的总线控制信号透传到外设部件侧，把所述第二检测模块检测到的外设部件侧的表示读数据有效的总线控制信号透传到总线侧；对于写地址总线，将所述第二检测模块检测到的外设部件侧的表示从设备能够接收写地址和控制信息的总线控制信号透传到总线侧，把所述第二检测模块检测到的总线侧的表示写地址和控制信息有效标志的总线控制信号透传到外设部件侧；对于写数据总线，把所述第二检测模块检测到的外设部件侧的表示从设备能够接收写数据的总线控制信号透传到总线侧，把所述第二检测模块检测到的总线侧的表示写数据有效的总线控制信号透传到外设部件侧；对于写响应总线，把所述第二检测模块检测到的总线侧的表示主设备能够接收反馈信息的总线控制信号透传到外设部件侧，把所述第二检测模块检测到的外设部件侧的表示从设备反馈写操作完成的总线控制信号透传到总线侧。
14.一种变频总线适配器，其特征在于，所述变频总线适配器包括：
DFS阻塞指示生成单元，用于根据总线侧发送的DFS请求信号生成阻塞总线指示；
总线事务阻塞单元，用于根据所述阻塞总线指示阻塞当前的总线传输；
第一反馈单元，用于在所述总线事务阻塞单元阻塞了当前的总线传输之后，向所述总线侧反馈DFS应答信号，所述DFS应答信号用于使所述总线侧开始进行DFS操作；
其中，所述总线事务阻塞单元包括：
第三检测模块，用于检测总线与外设部件之间的总线控制信号；
第二阻塞模块，用于在当前总线传输类型是空闲或者不连续时，将所述第三检测模块检测到的总线侧的表示从设备能够接收当前访问的总线控制信号置为预置的低电平，把所述第三检测模块检测到的外设部件侧的表示当前传输类型的总线控制信号设置为空闲类型。
15.根据权利要求14所述的变频总线适配器，其特征在于，所述变频总线适配器还包括：
DFS解除指示生成单元，用于根据总线侧发送的撤销DFS请求信号生成解除阻塞指示，所述撤销DFS请求信号为总线侧在所述DFS操作结束时发送的；
总线事务阻塞解除单元，用于根据所述解除阻塞指示解除对当前的总线传输的阻塞；
第二反馈单元，用于在所述总线事务阻塞单元解除了对当前的总线传输的阻塞之后，向所述总线侧反馈撤销DFS应答信号。
16.根据权利要求15所述的变频总线适配器，其特征在于，所述总线事务阻塞解除单元包括：
第四检测模块，用于检测总线与外设部件之间的总线控制信号；
第二解除模块，用于将所述第四检测模块检测到的外设部件侧的表示从设备能够接收当前访问的总线控制信号透传到所述总线侧，把所述第四检测模块检测到的总线侧的表示当前传输类型的总线控制信号透传到所述外设部件侧。
17.一种变频总线适配系统，所述系统包括一个变频总线和多个挂设于所述变频总线的外设部件，其特征在于，所述系统还包括多个如权利要求8－16任一项所述的变频总线适配器，分别设置于所述变频总线与所述多个外设部件之间。
CN2010100006921A 2010-01-15 2010-01-15 一种变频总线适配器、适配方法及系统 Active CN102129414B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010100006921A CN102129414B (zh) 2010-01-15 2010-01-15 一种变频总线适配器、适配方法及系统
US13/007,332 US8468286B2 (en) 2010-01-15 2011-01-14 Variable-frequency bus adapter, adapting method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100006921A CN102129414B (zh) 2010-01-15 2010-01-15 一种变频总线适配器、适配方法及系统

Publications (2)

Publication Number Publication Date
CN102129414A CN102129414A (zh) 2011-07-20
CN102129414B true CN102129414B (zh) 2013-12-04

Family

ID=44267500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100006921A Active CN102129414B (zh) 2010-01-15 2010-01-15 一种变频总线适配器、适配方法及系统

Country Status (2)

Country Link
US (1) US8468286B2 (zh)
CN (1) CN102129414B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150106224A (ko) 2014-03-11 2015-09-21 삼성전자주식회사 시스템-온-칩 및 그의 부하 불균형 검출 방법
US11023025B2 (en) * 2016-11-16 2021-06-01 Cypress Semiconductor Corporation Microcontroller energy profiler
CN107688515B (zh) * 2016-12-23 2020-11-03 北京国睿中数科技股份有限公司 一种Bufferable模式的验证方法
CN110008171B (zh) * 2019-03-05 2021-09-21 浙江大学 一种片上系统的总线时钟频率动态切换装置
CN113094308B (zh) * 2020-01-08 2023-01-31 株洲中车时代电气股份有限公司 一种变频器的通信管理方法及系统
CN112749057A (zh) * 2020-12-30 2021-05-04 成都忆芯科技有限公司 用于读事务的总线监视器
CN117034827B (zh) * 2023-10-08 2023-12-15 华中科技大学 一种用于eFPGA的多路选择器、互连开关及外围接口电路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012828A (ja) * 1983-07-04 1985-01-23 Matsushita Electric Ind Co Ltd Ｒｆ部自動調整機能を有するシンセサイザ−チユ−ナ
JP3367412B2 (ja) * 1998-02-27 2003-01-14 日新電機株式会社 分散型電源の単独運転防止装置
JP2000201181A (ja) * 1999-01-07 2000-07-18 Matsushita Electric Ind Co Ltd メモリデ―タ配置方法及びデ―タ多重化装置
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
JP3557612B2 (ja) * 2000-12-05 2004-08-25 日本電気株式会社 低レーテンシ高速伝送システム
KR100369463B1 (ko) * 2000-12-21 2003-01-24 엘지전자 주식회사 휴대용 컴퓨터에서의 호스트 버스 클럭 가변 제어방법
JP2002215333A (ja) * 2001-01-15 2002-08-02 Nec Microsystems Ltd データ転送システム及びそれを備えるコンピュータ
JP2002341978A (ja) * 2001-05-11 2002-11-29 Furukawa Electric Co Ltd:The 電子制御装置
US7051218B1 (en) * 2001-07-18 2006-05-23 Advanced Micro Devices, Inc. Message based power management
JP3845003B2 (ja) * 2001-12-07 2006-11-15 沖電気工業株式会社 データ転送レート判別方法およびその回路
EP1959349B1 (en) * 2002-07-17 2010-12-22 Chronologic Pty Ltd Synchronized multichannel universal serial bus
US7093153B1 (en) * 2002-10-30 2006-08-15 Advanced Micro Devices, Inc. Method and apparatus for lowering bus clock frequency in a complex integrated data processing system
EP1685507A4 (en) * 2003-10-31 2010-12-22 Ibm METHOD AND APPARATUS FOR SCALING A FREQUENCY AT A DYNAMIC SYSTEM
JP2006067730A (ja) * 2004-08-27 2006-03-09 Sanken Electric Co Ltd 力率改善回路
KR100564635B1 (ko) * 2004-10-25 2006-03-28 삼성전자주식회사 메모리 모듈 내에서의 인터페이스 타이밍을 제어하는메모리 시스템 및 그 방법
US7689778B2 (en) * 2004-11-30 2010-03-30 Intel Corporation Preventing system snoop and cross-snoop conflicts
US7337335B2 (en) * 2004-12-21 2008-02-26 Packet Digital Method and apparatus for on-demand power management
JP2007095265A (ja) * 2005-09-29 2007-04-12 Hynix Semiconductor Inc 遅延固定ループ回路
US7734944B2 (en) * 2006-06-27 2010-06-08 International Business Machines Corporation Mechanism for windaging of a double rate driver
WO2008012874A1 (fr) * 2006-07-25 2008-01-31 National University Corporation Nagoya University Dispositif de traitement d'opération
US7821350B2 (en) * 2007-01-19 2010-10-26 Qualcomm Incorporated Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors
WO2008126418A1 (ja) * 2007-04-11 2008-10-23 Panasonic Corporation データ退避システム及びデータ復帰システム、並びにデータ退避方法及びデータ復帰方法
US8775839B2 (en) * 2008-02-08 2014-07-08 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
KR101568718B1 (ko) * 2009-01-15 2015-11-12 삼성전자주식회사 휴대용 단말기에서 버스 인터페이스를 이용한 전력 절감 장치 및 방법
US8751833B2 (en) * 2010-04-30 2014-06-10 Arm Limited Data processing system

Also Published As

Publication number Publication date
CN102129414A (zh) 2011-07-20
US8468286B2 (en) 2013-06-18
US20110179207A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
CN102129414B (zh) 一种变频总线适配器、适配方法及系统
US10671562B2 (en) Clock gating circuit
CN105138287B (zh) 存储设备、中断控制方法以及供电时间测量方法
CN100498652C (zh) 用于计算机系统中的功率管理的方法和设备
CN101558396B (zh) 直接存储器存取控制器
CN103119536A (zh) 处理节点的动态性能控制
US8843666B2 (en) Method for optimizing wide port power management in a SAS topology
US8190924B2 (en) Computer system, processor device, and method for controlling computer system
CN101515196A (zh) 嵌入式系统功耗控制的方法、系统及装置
WO2014004388A1 (en) Using device idle duration information to optimize energy efficiency
US20050091564A1 (en) Data transfer control device, electronic instrument, and data transfer control method
US6026460A (en) Method and apparatus for sequencing system bus grants and disabling a posting buffer in a bus bridge to improve bus efficiency
CN202494949U (zh) 一种基于总线从单元接口的时钟管理模块
US5850557A (en) Method and apparatus for reducing bus bridge thrashing by temporarily masking agent requests to allow conflicting requests to be completed
CN109716519B (zh) 微控制器能量分析器
CN1984148B (zh) 实现高层数据链路控制的装置及方法
CN105677474A (zh) 一种基于fpga的中断聚合装置和方法
Manu et al. Design and implementation of AMBA ASB APB Bridge
KR100737549B1 (ko) 주소 버스 전력 제어에 관한 장치 및 방법
CN110659236B (zh) 可自主回复写应答的axi总线传输装置
CN101196859B (zh) 直接访问存储装置及直接访问存储操作方法
CN111176409B (zh) 一种通用可在线编程的功耗控制电路、系统与方法
JP4649926B2 (ja) データ処理装置
CN100470531C (zh) 桥接器及电子系统的数据清除方法
Friesel et al. I 2 C Considered Wasteful

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211223

Address after: 450046 Floor 9, building 1, Zhengshang Boya Plaza, Longzihu wisdom Island, Zhengdong New Area, Zhengzhou City, Henan Province

Patentee after: xFusion Digital Technologies Co., Ltd.

Address before: 518129 headquarters building of Bantian HUAWEI base, Longgang District, Guangdong, Shenzhen

Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd.