JP2007525114A - プログラマブルで一時停止可能なクロック発生ユニット - Google Patents
プログラマブルで一時停止可能なクロック発生ユニット Download PDFInfo
- Publication number
- JP2007525114A JP2007525114A JP2006550427A JP2006550427A JP2007525114A JP 2007525114 A JP2007525114 A JP 2007525114A JP 2006550427 A JP2006550427 A JP 2006550427A JP 2006550427 A JP2006550427 A JP 2006550427A JP 2007525114 A JP2007525114 A JP 2007525114A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- frequency
- sequence
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
互いに排他的に動作するように配置構成された2つのプログラマブル・リング発振器(10、20)と、プログラマブル可変遅延要素(図示せず)とを含むクロック発生回路。入力プログラミング・パターン(14)が発振回路に入力として供給され、プログラミング・パターン(14)は、クロック信号を発生させる必要のある周波数のシーケンスを表すデータを提供する。2つの発振器(10、20)の出力端がクロック・スイッチ(16)に接続され、発生されたクロック信号(18)がこのスイッチから出力される。周波数変更を求める要求が受け取られたときは、まず現在アイドル状態の発振器(20)が必要とされる次の周波数で活性化され、次いで現在動作中の発振器(10)の出力が、そのクロック信号がローのときに、ゲート制御されるようになる。次に、前にゲート制御されていた発振器(20)の出力が、その出力がローのときに、ゲート制御されないようにされ、次いで発振器(10)が非活性化される。
Description
本発明は、入力信号に応じてクロック信号を発生するための少なくとも1個のプログラマブル発振器要素を含み、前記入力信号の周波数が可変である、集積回路用のクロック信号を発生するための電子装置に関する。
電力または性能を管理するために、集積回路中の動作クロック信号の周波数を変えることが必要になり得る状況が多くある。たとえば、多くの半導体装置は、アクティブ動作モードとスタンバイ動作モードを有する。装置が通電状態であるがアイドル状態である期間中の効率を向上させるために、スタンバイ・モード中の電力消費はアクティブ・モード中の電力消費よりも低減される。スタンバイ・モード中の電力消費を低減させる1つの方法は、装置が通電状態の間、連続して動作しなければならない様々な回路の動作周波数を低くすることである。これは二重の発振器周波数、すなわちアクティブ・モードでの動作中に最大速度で回路を駆動するためのより高い周波数と、より低速で回路を駆動しそれによってスタンバイ・モードでの動作中の回路の消費電力を低減するためのより低い周波数とを提供することによって実現することができる。
同様に、一般にコンピュータ、特にマイクロプロセッサおよびマイクロコントローラのより高い性能への要求は、クロック・レートの向上および命令セットの単純化を含めた種々な機能向上をもたらしている。したがって、すべての集積回路のクロック速度およびクロック・レートの制御および融通性がクリティカルになっている。このような回路用のクロック信号を発生するために用いられる発振器用の既知の制御システムは、過度に単純化され、かつ/または、主として予め配線されたハードウェア回路または所定の選択可能周波数に依存する傾向があり、したがって融通性が欠ける。
本発明者らは、改良型の構成を考案した。
本発明によれば、集積回路用のクロック信号を発生するための電子装置であって、入力信号に応じてクロック出力端に単一のクロック信号を発生し互いに排他的に動作するように配置構成され、その出力端が前記クロック出力端に選択的に接続可能である、少なくとも2つのクロック発生要素を含んでおり、さらに、前記クロック信号を発生させる必要のある周波数のシーケンスを表すデータ・パターンを受け取る手段と、前記シーケンス中の次の周波数を表すデータを受け取る手段と、前記シーケンス中の直前の周波数のクロック信号を発生しているクロック発生要素ではないクロック発生要素に、前記次の周波数のクロック信号を発生させる手段と、前記シーケンス中の直前の周波数のクロック信号を前記クロック出力端から切断する手段と、前記シーケンス中の次の周波数のクロック信号を前記クロック出力端に接続する手段とを含み、前記シーケンス中の各周波数でクロック信号を発生させられるクロック発生要素は、前記周波数の値とは関係がないことを特徴とする装置が提供される。
好ましくはシーケンス中の次の周波数のクロック信号がクロック出力端に接続される前に、シーケンス中の直前の周波数のクロック信号がクロック出力端から切断される。好ましくはシーケンス中の直前の周波数のクロック信号がクロック出力端から切断される前に(かつ、シーケンス中の次の周波数のクロック信号がクロック出力端に接続される前に)、シーケンス中の次の周波数のクロック信号の発生が開始される。
好ましくはシーケンス中の直前の周波数のクロック信号のクロック出力端からの切断は、クロック信号がローのときに行わせられる。同様に、好ましくはシーケンス中の次の周波数のクロック信号のクロック出力端への接続は、クロック信号がローのときに行わせられる。
クロック発生要素は、プログラマブル・リング発振器を含むことが有利であり、装置はさらに、シーケンス中の各周波数の1クロック・サイクルの持続時間を表すデータを受け取るための、プログラマブル可変遅延要素を含むことが好ましい。プログラマブル可変遅延要素は、それぞれのクロック発生要素に、必要とされる周波数のクロック信号を発生させるように配置構成されることが好ましい。
データ・パターンは、クロック信号の周波数変更を求める一連の要求によって得られる、またはその要求を含むことが好ましい。電子装置はさらに、このような要求が実行される順序を決定するためのアービタを含むことが有利である。本発明の一実施形態では、アービタは処理要求を「先着順」制で順序付ける。この場合、2つの要求をほぼ同時に受け取ったときは、これら2つの要求が処理される順序を無作為に選択するように、アービタが構成されることが有利である。
装置はさらに、クロック発生要素にクロック信号の発生を開始および停止させる順序、および/またはクロック信号がクロック出力端に接続または切断される順序を制御するためのイベント・コントローラを含むことができる。装置は、そうせよとの要求に応じて一時的にすべてのクロック発生要素をクロック出力端から切断するように配置構成することができる。
したがって、本発明は、予測可能な1クロック・サイクルの待ち時間で、安全に周波数を離散的に(すなわち任意の値から他の任意の値に)変更できるような、集積回路またはその一部分用のクロック信号を発生するためのメカニズムを提供し、このメカニズムは、クロックをゲート制御する任意の構成と適合可能である。外部発振器は不要であり、このメカニズムは標準の構造テストのためのソリューション(たとえばスキャン・チェーン)とも適合可能であることが分かっている。
本発明はまた、集積回路用のクロック信号を発生する方法であって、入力信号に応じてクロック出力端に単一のクロック信号を発生し互いに排他的に動作するように配置構成され、その出力端が前記クロック出力端に選択的に接続可能である、少なくとも2つのクロック発生要素を提供することを含んでおり、さらに、前記クロック信号を発生させる必要のある周波数のシーケンスを表すデータ・パターンを受け取ること、前記シーケンス中の次の周波数を表すデータを受け取ること、前記シーケンス中の直前の周波数のクロック信号を発生しているクロック発生要素ではないクロック発生要素に、前記次の周波数のクロック信号を発生させること、前記シーケンス中の直前の周波数のクロック信号を前記クロック出力端から切断すること、および前記シーケンス中の次の周波数のクロック信号を前記クロック出力端へ接続することを含み、前記シーケンス中の各周波数でクロック信号を発生させられるクロック発生要素は、前記周波数の値とは関係がないことを特徴とする方法にも及ぶ。
本発明はさらに、上記に定義されたような電子装置の製造方法、および上記に定義された装置または方法を用いて発生されるクロック信号にも及ぶ。
本発明の前記その他の態様は、以下に記載の実施形態から明らかになり、それを参照することにより明らかとなるであろう。
次に本発明の一実施形態について、添付の図面を参照して、例としてのみ説明する。
したがって、本発明は、予測可能な待ち時間、たとえば1クロック・サイクルで、安全にその周波数を離散的に(すなわち任意の初期値から、他の任意の後続値に)変更できるような、集積回路またはその一部分用のクロック信号を発生するためのメカニズムであって、クロックをゲート制御する他の任意のメカニズムとも適合可能であるメカニズムを提供するためのものである。本発明は、外部発振器が不要であり、標準の構造テストのためのソリューション(たとえばスキャン・チェーン)とも適合可能であることが分かっている。このような発明は、電力または性能管理のために周波数を変化させるシステム中での応用を見出す。
米国特許第5,652,536号、第5,291,528号、第4,855,615号はすべて、2つ以上の利用可能なクロック信号から有効なクロック信号を選択することができ、クロック信号間のスイッチングを可能にするためのスイッチ回路が設けられた構成を記述している。
米国特許第6,219,797号は、選択可能な発振器源を備えた、マイクロコントローラを記述している。この構成は、オンチップの内部リング発振器と外部水晶発振器を含み、ユーザはシステムへの主たるソース・クロックとしてこれら2つの発振器のどちらかを選択することができる。マイクロコントローラが低電力モードで動作する必要がある場合は、内部リング発振器が選択される。
米国特許第5,208,557号は、チャージ・ポンプに接続された二重周波数発振器を含む構成を記述している。二重周波数発振器は、SELECT信号を受け取り、それに応じて、所定の周波数の発振信号をチャージ・ポンプに供給する。発振器の出力信号の周波数は、SELECT信号がローのとき第1の周波数f1となり、SELECT信号がハイのとき第2の周波数f2となる。それによって、スタンバイ・モード中はSELECT信号がローとなり、発振器の出力信号周波数f1が低くなる。アクティブ・モード中はSELECT信号がハイとなり、発振器の出力信号周波数f2が高くなる。
図面の図1を参照すると、本発明の例示的実施形態によるクロック発生回路は、2つのプログラマブル・リング発振器10、20を含む。リング発振器は、集積回路製造の分野で広く知られており、通常、簡単な反転論理回路をそれぞれのステージとして含む。各ステージの電流出力が、後続ステージの入力容量を閾値電圧まで充電または放電するのに、ある時間がかかる。それらのステージは直列に接続されて縦続ループを形成し、それによりループを一周する信号に、ある周波数で180°の位相シフトが付与される。ループ利得が十分高ければ、信号はすぐに非線形となり、様々な目的、特にディジタル信号処理用に用いることができる矩形波発振が得られる。金属酸化膜(MOS)集積回路中では、リング発振器は一般にチャージ・ポンプ回路を駆動するために用いられる。特に、リング発振器は、BiCMOSまたはバイポーラ、および純粋なCMOS回路中にも設けられる。リング発振器の好ましい応用例は、データおよびクロック復元回路中、または位相同期ループ(PLL)回路中に提供することである。
本発明のこの例示的実施形態におけるリング発振器10、20は、一方が現在の周波数の発生に用いられ、他方が次の(要求された)周波数の発生に用いられるという意味で、互いに排他的に用いられる。発振回路中には、プログラマブル可変遅延要素(図示せず)も設けられる。
複数のフリップ・フロップを含むマルチプレクサ12は、2つの発振器10、20への入力段となっており、その入力として、クロック信号を発生させる必要のある周波数のシーケンスを表すデータをプログラマブル可変遅延要素に供給するための、プログラミング・パターン14を有する。このようなデータは、より具体的には、シーケンス中の各周波数のクロック・サイクルの持続時間を表し、したがって、これは前記クロック・サイクル持続時間、クロック信号を発生させる必要のある対応する周波数から決定することができる。2つの発振器10、20の出力端は、クロック・スイッチ16に接続され、発生されたクロック信号18が、このスイッチから出力される。
装置はさらに、クロック信号周波数の変更要求を受け取り、実行される次の要求を選択するためのアービタ22を含む。各要求は、プログラミング・パターン14で示されるような、クロック信号の必要な周波数変更に等しい。このプログラミング・パターン14は、外部ソース、たとえば集積回路の性能および電力管理を制御するように構成された小型回路から供給される傾向があり、あるいはソフトウェアによって生成されてもよい。しかし、本発明は、この点で限定されるものではない。
本発明のこの例示的実施形態では、アービタ22は、次の要求を、「先着順」制で選択する。2つの要求を同時に受け取った場合は、アービタ22はそれらから次の要求を無作為に選択するように構成することができる。イベント・コントローラ24はアービタ22から周波数変更を求める要求を受け取り、次いでMUXフリップ・フロップ12(すなわち入力が多重化されたレジスタ)によって新しい周波数が捕捉されるように配置構成される。イベント・コントローラ24はまた、2つのリング発振器10、20の間での切り換えを制御する。アービタ22は、スイッチ制御要素26と共に、クロックのゲート制御をイネーブルするために使用される(これは、以下でさらに説明する)。
アービタは、入力信号の処理シーケンスを決定するために、複数の入力信号から選ばれた特定の入力信号への優先権の割当てに基づいて、交信プロトコルを制御する、良く知られたインターフェース回路である。優先権の割当ては、信号の時間的側面、たとえばアービタの入力端に到着した順序に基づくものでよい。したがって、本発明のこの例示的実施形態に含まれるアービタ22では、アービタは単に、複数の要求のどれが最初にその入力チャネルによって受け取られたかを決定し、その要求がその出力チャネルに送られるようにする。
発生させる必要のあるクロック信号の必要な周波数変更に対応する一連の要求は、アービタ22によって外部ソースから受け取られる。アービタ22は、要求が受け取られた順序に従ってシーケンスまたはプログラミング・パターン14を生成する。このプログラミング・パターンおよび要求は、現在の周波数でのクロック信号発生の停止と、必要とされる次の周波数でのクロック信号発生の開始との間で必要な遅延を示すデータ・パターンを含み、この遅延は次の周波数での1クロック・サイクルに等しく、必要とされる次の周波数の値を示していることに留意すべきである。プログラミング・パターン14は、(プログラマブル可変遅延要素を含む)MUX 12、およびイベント・コントローラ24に供給される。
図面の図3を参照すると、イベント・コントローラ24は、要求を受け取ると、まず、MUXフリップ・フロップ12を介して供給されたパターン14によって指定された必要とされる次の周波数で、現在アイドル状態のリング発振器(たとえばこの場合20)を活性化する。このことは現在発振しているリング発振器10とは干渉しない。クロック・スイッチ26が、リング発振器10の出力だけをクロック出力端に送信させるからである。次いでイベント・コントローラは、クロック信号がローのとき現在動作中のリング発振器10の出力がゲート制御されるようにする。次にイベント・コントローラは、前にゲート制御されていたリング発振器20の出力を、その出力信号がローのときに、ゲート制御されないようにし、次いでイベント・コントローラは、リング発振器10を実際に非活性化する(すなわち発振を回避するために、リングが開く)。この動作全体で、新しいクロック周波数の1クロック・サイクル未満しか必要でない。この時点で、イベント・コントローラ24は、要求が取り下げられるのを待ち、次いでその初期状態に戻る。
図1のクロック発生装置を一時停止させることも可能である。この機能は、クロック・スイッチ26を用いて実現される(その例示的実施形態は、図面の図4に示されている)。再び図3を参照すると、クロック発生装置を一時停止させる要求が受け取られた場合、クロック・スイッチ26は、前にゲート制御されていなかったリング発振器10がゲート制御されるようにし、次いで、要求が取り下げられるのを待った後、リング発振器10をゲート制御しないようにする。
上記の説明から、この2つのリング発振器のクロックがローのときクロック出力端での周波数を変化させ、それによってクロック上のグリッチを避け、また正しい波形(図2参照)を得るために、クロック・スイッチ26が使用されることは明らかであろう。
上述の実施形態は、本発明を限定するものではなく例示するものであり、当業者なら添付の特許請求の範囲で定義される本発明の範囲から逸脱することなく多くの代替実施形態を設計することが可能であることに留意すべきである。特許請求の範囲において括弧中に置かれたいずれの参照記号も、特許請求の範囲を限定するものと解釈されるべきではない。含むという語(「comprising」および「comprise」)および同様の語は、請求項のいずれかまたは明細書全体に記載されたもの以外の要素またはステップの存在を除外するものではない。要素の単数での参照は、そのような要素の複数での参照を除外するものでなく、逆も同様である。本発明は、複数の異なる要素を含むハードウェアを用いて実施することができ、適切にプログラミングされたコンピュータを用いて実施することができる。複数の手段を列挙した、装置に関する請求項では、これらの手段のいくつかを同じ1つのハードウェア品目によって実施することもできる。互いに異なる従属請求項中に何らかの処置が記載されているだけで、これらの処置の組合せが利用できないことを示すものではない。
Claims (17)
- 集積回路用のクロック信号を発生するための電子装置であって、入力信号に応じてクロック出力端に単一のクロック信号を発生し互いに排他的に動作するように配置構成され、その出力端が前記クロック出力端に選択的に接続可能である、少なくとも2つのクロック発生要素を含んでおり、さらに、前記クロック信号を発生させる必要のある周波数のシーケンスを表すデータ・パターンを受け取る手段と、前記シーケンス中の次の周波数を表すデータを受け取る手段と、前記シーケンス中の直前の周波数のクロック信号を発生しているクロック発生要素ではないクロック発生要素に、前記次の周波数のクロック信号を発生させる手段と、前記シーケンス中の直前の周波数のクロック信号を前記クロック出力端から切断する手段と、前記シーケンス中の次の周波数のクロック信号を前記クロック出力端に接続する手段とを含み、前記シーケンス中の各周波数でクロック信号を発生させられるクロック発生要素は、前記周波数の値とは関係がないことを特徴とする電子装置。
- 前記シーケンス中の次の周波数のクロック信号が前記クロック出力端に接続される前に、前記シーケンス中の直前の周波数のクロック信号が前記クロック出力端から切断させられる、請求項1に記載の電子装置。
- 前記シーケンス中の直前の周波数のクロック信号が前記クロック出力端から切断される前に、前記シーケンス中の前記次の周波数のクロック信号の発生が開始される、請求項2に記載の電子装置。
- 前記シーケンス中の次の周波数のクロック信号の、前記クロック出力端への接続が、前記クロック信号がローのときに行われる、前記請求項のいずれか一項に記載の電子装置。
- 前記シーケンス中の前記直前の周波数のクロック信号の、前記クロック出力端からの切断が、前記クロック信号がローのときに行われる、前記請求項のいずれか一項に記載の電子装置。
- 前記少なくとも2つのクロック発生要素が、プログラマブル・リング発振器を含む、前記請求項のいずれか一項に記載の電子装置。
- 前記シーケンス中の各周波数の1クロック・サイクルの持続時間を表すデータを受け取るための、プログラマブル可変遅延要素を含む、請求項6に記載の電子装置。
- 前記プログラマブル可変遅延要素が、それぞれのクロック発生要素に、必要とされる周波数のクロック信号を発生させる、請求項7に記載の電子装置。
- 前記データ・パターンが、前記クロック信号の周波数変更を求める一連の要求によって得られる、またはそれらの要求を含む、前記請求項のいずれか一項に記載の電子装置。
- 前記要求が実行される順序を決定するためのアービタをさらに含む、請求項9に記載の電子装置。
- 前記アービタが、前記処理要求を「先着順」制で順序付ける、請求項10に記載の電子装置。
- 2つの要求がほぼ同時に受け取られた場合は、これら2つの要求が処理される順序を無作為に選択するように、前記アービタが構成される、請求項11に記載の電子装置。
- 前記クロック発生要素がクロック信号の発生を開始および停止させられる順序、および/または前記クロック信号が前記クロック出力端に接続または切断される順序を制御するためのイベント・コントローラをさらに含む、前記請求項のいずれか一項に記載の電子装置。
- そうせよとの要求に応じて、一時的にすべてのクロック発生要素をクロック出力端から切断するように配置構成される、請求項9から13のいずれか一項に記載の電子装置。
- 集積回路用のクロック信号を発生するための方法であって、入力信号に応じてクロック出力端に単一のクロック信号を発生し互いに排他的に動作するように配置構成され、その出力端が前記クロック出力端に選択的に接続可能である、少なくとも2つのクロック発生要素を提供することを含んでおり、さらに、前記クロック信号を発生させる必要のある周波数のシーケンスを表すデータ・パターンを受け取ること、前記シーケンス中の次の周波数を表すデータを受け取ること、前記シーケンス中の直前の周波数のクロック信号を発生しているクロック発生要素ではないクロック発生要素に、前記次の周波数のクロック信号を発生させること、前記シーケンス中の直前の周波数のクロック信号を前記クロック出力端から切断すること、および前記シーケンス中の次の周波数のクロック信号を前記クロック出力端に接続することを含み、前記シーケンス中の各周波数でクロック信号を発生させられるクロック発生要素は、前記周波数の値とは関係がないことを特徴とする方法。
- 請求項1から14のいずれか一項に記載の電子装置を製造する方法。
- 請求項1から14のいずれか一項に記載の電子装置を用いて、または請求項15の方法を用いて発生されるクロック信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04100320 | 2004-01-29 | ||
PCT/IB2005/050245 WO2005074138A2 (en) | 2004-01-29 | 2005-01-21 | Programmable and pausable clock generation unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007525114A true JP2007525114A (ja) | 2007-08-30 |
JP2007525114A5 JP2007525114A5 (ja) | 2008-03-06 |
Family
ID=34814373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006550427A Withdrawn JP2007525114A (ja) | 2004-01-29 | 2005-01-21 | プログラマブルで一時停止可能なクロック発生ユニット |
Country Status (5)
Country | Link |
---|---|
US (1) | US7961820B2 (ja) |
EP (1) | EP1716470A2 (ja) |
JP (1) | JP2007525114A (ja) |
CN (1) | CN100565422C (ja) |
WO (1) | WO2005074138A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120089759A1 (en) * | 2010-10-08 | 2012-04-12 | Qualcomm Incorporated | Arbitrating Stream Transactions Based on Information Related to the Stream Transaction(s) |
US20120197570A1 (en) * | 2011-01-27 | 2012-08-02 | Mehran Ramezani | Measurement of Parameters Within an Integrated Circuit Chip Using a Nano-Probe |
US9582026B2 (en) | 2014-09-30 | 2017-02-28 | Samsung Electronics Co., Ltd. | System-on-chip to support full handshake and mobile device having the same |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8615399D0 (en) | 1986-06-24 | 1986-07-30 | Int Computers Ltd | Switching circuit |
JP2666479B2 (ja) * | 1989-06-16 | 1997-10-22 | 松下電器産業株式会社 | クロック切換回路及びクロック切換方法 |
GB9109445D0 (en) | 1991-05-01 | 1991-06-26 | Ncr Co | A circuit for glitch-free switching of asynchronous clock sources |
US5208557A (en) | 1992-02-18 | 1993-05-04 | Texas Instruments Incorporated | Multiple frequency ring oscillator |
JPH05259848A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | クロック発生装置 |
EP0613074B1 (en) | 1992-12-28 | 1998-04-01 | Advanced Micro Devices, Inc. | Microprocessor circuit having two timing signals |
US6219797B1 (en) | 1993-02-09 | 2001-04-17 | Dallas Semiconductor Corporation | Microcontroller with selectable oscillator source |
US5398244A (en) * | 1993-07-16 | 1995-03-14 | Intel Corporation | Method and apparatus for reduced latency in hold bus cycles |
US5652536A (en) | 1995-09-25 | 1997-07-29 | Cirrus Logic, Inc. | Non-glitch clock switching circuit |
GB9611425D0 (en) * | 1996-05-31 | 1996-08-07 | Tracker Network Uk Ltd | Digital communications |
US6088591A (en) * | 1996-06-28 | 2000-07-11 | Aironet Wireless Communications, Inc. | Cellular system hand-off protocol |
US6005904A (en) * | 1997-10-16 | 1999-12-21 | Oasis Design, Inc. | Phase-locked loop with protected output during instances when the phase-locked loop is unlocked |
US20020172309A1 (en) * | 2001-05-15 | 2002-11-21 | International Business Machines Corporation | Universal clock reference |
US20050080999A1 (en) * | 2003-10-08 | 2005-04-14 | Fredrik Angsmark | Memory interface for systems with multiple processors and one memory system |
-
2005
- 2005-01-21 EP EP05702739A patent/EP1716470A2/en not_active Withdrawn
- 2005-01-21 WO PCT/IB2005/050245 patent/WO2005074138A2/en not_active Application Discontinuation
- 2005-01-21 US US10/587,608 patent/US7961820B2/en active Active
- 2005-01-21 CN CNB2005800034454A patent/CN100565422C/zh not_active Expired - Fee Related
- 2005-01-21 JP JP2006550427A patent/JP2007525114A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN100565422C (zh) | 2009-12-02 |
CN1914581A (zh) | 2007-02-14 |
WO2005074138A3 (en) | 2006-03-02 |
EP1716470A2 (en) | 2006-11-02 |
WO2005074138A2 (en) | 2005-08-11 |
US20070127610A1 (en) | 2007-06-07 |
US7961820B2 (en) | 2011-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9588916B1 (en) | Interrupt latency reduction | |
JP5159316B2 (ja) | オンデマンド電力管理の方法及び機器 | |
JP5317356B2 (ja) | クロック制御信号生成回路、クロックセレクタ、及び情報処理装置 | |
US5790609A (en) | Apparatus for cleanly switching between various clock sources in a data processing system | |
EP0840195B1 (en) | An apparatus and method for sequencing clocks in a data processing system | |
US7000140B2 (en) | Data processor and data processing system | |
US6563349B2 (en) | Multiplexor generating a glitch free output when selecting from multiple clock signals | |
JP2008524744A (ja) | オンデマンド電力管理の方法及び機器 | |
KR960015134A (ko) | 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기 | |
JP4206151B2 (ja) | クロック発生方法およびシステム | |
JP2010154294A (ja) | 同期化回路 | |
US20100169695A1 (en) | Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments | |
US6194940B1 (en) | Automatic clock switching | |
JP2007525114A (ja) | プログラマブルで一時停止可能なクロック発生ユニット | |
JPH07210267A (ja) | 集積回路およびデータ処理装置 | |
US7003683B2 (en) | Glitchless clock selection circuit | |
US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
EP1820083A1 (en) | Apparatus and method for controlling voltage and frequency using multiple reference circuits | |
JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
EP4246285A1 (en) | Semiconductor device operating modes management | |
JP5003211B2 (ja) | クロック制御回路及びクロック制御方法 | |
JP2007526575A (ja) | プログラマブルクロック生成 | |
JP2004518194A (ja) | デジタル処理装置の電力管理 | |
JP2006201856A (ja) | 半導体集積回路 | |
JPH11242529A (ja) | クロック制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080619 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091013 |