CN100565422C - 可编程且可中止的时钟发生单元 - Google Patents
可编程且可中止的时钟发生单元 Download PDFInfo
- Publication number
- CN100565422C CN100565422C CNB2005800034454A CN200580003445A CN100565422C CN 100565422 C CN100565422 C CN 100565422C CN B2005800034454 A CNB2005800034454 A CN B2005800034454A CN 200580003445 A CN200580003445 A CN 200580003445A CN 100565422 C CN100565422 C CN 100565422C
- Authority
- CN
- China
- Prior art keywords
- clock
- frequency
- clock signal
- output terminal
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Logic Circuits (AREA)
Abstract
一种时钟发生电路，包括两个被设置和构造成以相互排斥的方式操作的可编程环形振荡器(10、20)以及可变可编程延迟元件(未示出)。向振荡电路提供输入编程图形(14)作为输入，编程图形(14)提供表示需要产生的时钟信号的一序列频率的数据。两个振荡器(10、20)的输出端连接到时钟开关(16)，从该时钟开关输出所产生的时钟信号(18)。当接收到频率改变的请求时，首先以下一个所需频率启动当前空闲的振荡器(20)，然后当其时钟信号变低时当前操作的振荡器(10)的输出被选通。接着，当其输出变低时振荡器(20)的先前被选通的输出不被选通，且然后使振荡器(10)失效。
Description
本发明涉及用于产生用于集成电路的时钟信号的电子器件，该器件包括至少一个用于响应输入信号来产生时钟信号的可编程振荡器元件，所述输入信号的频率是可变的。
存在许多为了功率或性能管理而需要改变集成电路中的操作时钟信号频率的情况。例如，许多半导体器件设置有工作和备用的操作模式。相对于工作模式中的功耗，减小备用模式中的功耗以增加在器件上电而不工作的时间段内的效率。一种减小备用模式中的功耗的方法是减小在器件上电时必须连续操作的各种电路的操作频率。这可以通过提供两种振荡器频率来实现：较高的频率用于在工作模式下的操作期间以全速驱动电路；而较低的频率用于以较低的速度驱动电路，由此减小在备用模式下的操作期间由电路消耗的功率。
同样，通常对计算机、且特别是对微处理器和微控制器的高性能的需求，导致各方面的提高，包括更高的时钟率以及更简单的指令系统。因此，用于所有集成电路的时钟速度和时钟率的控制和灵活性变得至关重要。用于为这种电路产生时钟信号的振荡器的公知控制系统趋向于过分简单化和/或主要依赖于预布线的硬件电路或预定的可选择频率，因此缺乏灵活性。
我们现在已经发明出改进的装置。
根据本发明，提供一种用于产生用于集成电路的时钟信号的电子器件，该器件包括至少两个被设置和构造成响应输入信号在时钟输出端产生单个时钟信号并且以相互排斥的方式操作的时钟发生元件，所述时钟发生元件的输出端可选择性地连接到所述时钟输出端，该器件还包括：用于接收表示需要产生的所述时钟信号的一序列频率的数据图形的装置；用于接收表示所述序列中的下一个频率的数据的装置；用于使与产生所述序列中的前一个频率下的时钟信号的时钟发生元件不同的时钟发生元件产生所述下一个频率下的时钟信号的装置；用于使在所述序列中的前一个频率下的时钟信号与所述时钟输出端断开的装置；以及用于使在所述序列中的下一个频率下的时钟信号连接到所述时钟输出端的装置，其特征在于：使得在所述序列中的每一频率下产生时钟信号的时钟发生元件与所述频率的值无关。
优选地，在将序列中的下一个频率下的时钟信号连接到时钟输出端之前，使序列中的前一个频率下的时钟信号与时钟输出端断开，优选在将序列中的前一个频率下的时钟信号与时钟输出端断开之前(并在将序列中的下一频率下的时钟信号连接到时钟输出端之前)，开始产生在序列中的下一个频率下的时钟信号。
优选当时钟信号为低时，使序列中的前一个频率下的时钟信号与时钟输出端断开。同样地，优选当时钟信号为低时，使序列中的下一个频率下的时钟信号与时钟输出端连接。
时钟发生元件有利地包括可编程环形振荡器，并且该器件优选还包括用于接收表示序列中的每一频率的时钟周期的持续时间的数据的可变可编程延迟元件。优选将可变可编程延迟元件设置和构造成使得相应的时钟发生元件在所需的频率下产生时钟信号。
优选从对时钟信号的频率变化的一系列请求中推导出数据图形或者其包括对时钟信号的频率变化的一系列请求。电子器件有利地还包括用于确定实施这种请求的次序的判优器。在本发明的一个实施例中，判优器根据“先到者先接受服务”的原则来制定要被处理的请求的次序。在这种情况下，如果在基本上相同的时间接收到两个请求，则有利地将判优器设置成随机地选择处理这两个请求的次序。
该器件还包括事件控制器，该事件控制器用于控制使得时钟发生元件开始和停止产生时钟信号的次序和/或将时钟信号与时钟输出端连接和断开的次序。可以将该器件设置和构造成响应使所有的所述时钟发生元件(10、20)与所述时钟输出端(18)临时断开的请求而这样做。
因此，本发明提供一种用于产生用于集成电路或其一部分的时钟信号的机制，以便以一个时钟周期的可预测等待时间离散地(即从任何一个值到另外任何一个值)安全改变频率，该机制还与任意的时钟选通装置相兼容。不需要外部振荡器，并且发现该机制与标准的结构测试方案(例如扫描链)相兼容。
本发明还扩展到一种产生用于集成电路的时钟信号的方法，该方法包括提供至少两个被设置和构造成响应输入信号在时钟输出端产生单个时钟信号并且以相互排斥的方式操作的时钟发生元件，所述时钟发生元件的输出端可选择性地连接到所述时钟输出端，该方法还包括：接收表示需要产生的所述时钟信号的一序列频率的数据图形；接收表示所述序列中的下一个频率的数据；使与产生所述序列中的前一个频率下的时钟信号的时钟发生元件不同的时钟发生元件产生所述下一个频率下的时钟信号；使所述序列中的前一个频率下的时钟信号与所述时钟输出端断开；并且使所述序列中的下一个频率下的时钟信号连接到所述时钟输出端，其特征在于：使得在所述序列中的每一频率下产生时钟信号的时钟发生元件与所述频率的值无关。
本发明还扩展到一种制造如上限定的电子器件的方法、以及借助于以上限定的器件或方法而产生的时钟信号。
通过下文所述的实施例，本发明的这些和其他方案将是显而易见的，并且参考下文所述的实施例对本发明的这些和其他方案进行详细说明。
现在仅以举例方式并参考附图来说明本发明的实施例，其中：
图1是示出根据本发明的典型实施例的电子器件的示意性方框图；
图2示出从图1的器件中所获得的输出信号；
图3是示出图1的器件的工艺流程的示意性流程图；以及
图4是示出包含在图1的器件中的时钟开关的基础结构的示意图。
因此，本发明旨在提供一种用于产生用于集成电路或其一部分的时钟信号的机制，以便以例如一个时钟周期的可预测等待时间离散地(即从任何一个值到另外任何一个值)安全改变频率，该机制还与任意其他的时钟选通机制相兼容。本发明不需要任何外部振荡器，并且发现该机制与标准的结构测试方案(例如扫描链)相兼容。该发明还找到了其在为了功率或性能管理而改变频率的系统中的应用。
US专利No.5,652,536、5,291,528和4,855,615都描述了凭借其可以从两个或多个可用的时钟信号中选择有效的时钟信号的配置，并且提供开关电路以允许时钟信号之间的切换。
US专利No.6,219,797描述了一种具有可选择的振荡器源的微控制器。该装置包括片上内部环形振荡器和外部晶体振荡器，并且用户能够选择这两个振荡器中的哪一个用作系统的主源时钟。当需要微控制器在低功率模式下操作时，选择内部环形振荡器。
US专利No.5,208,557描述了一种包括连接到电荷泵的双频振荡器的装置。双频振荡器接收SELECT信号并响应该信号向电荷泵提供具有预定频率的振荡信号。当SELECT信号为低时振荡器的输出信号具有第一频率f1，而当SELECT信号为高时具有第二频率f2。因此，在备用模式下，SELECT信号为低，并且来自振荡器的输出信号的频率f1为低。在工作模式下，SELECT信号为高，并且来自振荡器的输出信号的频率f2为高。
参考附图中的图1，根据本发明的典型实施例的时钟发生电路包括两个可编程环形振荡器10、20。环形振荡器在集成电路制造领域中是众所周知的，并且通常包括简单的反相逻辑电路作为级。每一级的电流输出花费一定时间来对下一级的输入电容充电和放电以达到阈值电压。将级串联以形成级联环路，以便在某一频率下给予绕环路传递的信号180°的相移。如果环路增益足够大，则信号很快变成非线性的，导致可以用于各种目的特别是用于数字信号处理的方波振荡。在金属氧化物(MOS)集成电路中，通常使用环形振荡器来驱动电荷泵电路。特别地，将环形振荡器设置在BiCMOS或双极性以及纯CMOS电路中。环形振荡器的优选应用是作为数据和时钟恢复电路或锁相环(PLL)电路中的装置。
以相互排斥的方式使用本发明的该典型实施例中的环形振荡器10、20，比较合理的是一个用于产生当前的频率，而另一个用于产生下一个(所需的)频率。在振荡电路中还设置可变可编程延迟元件(未示出)。
包括多个触发器的多路复用器12向两个振荡器10、20提供输入级，并具有作为其输入的编程图形14，其用于向可变可编程延迟元件提供表示需要产生的时钟信号的一序列频率的数据。更具体地讲，这种数据表示该序列中的每一频率的时钟周期的持续时间，使得根据所述时钟周期的持续时间来确定需要产生的时钟信号的相应频率。两个振荡器10、20的输出连接到时钟开关16，从该时钟开关16输出所产生的时钟信号18。
该器件还包括用于接收改变时钟信号频率的请求并选择下一个要实施的请求的判优器22。每一请求等同于所需要的时钟信号的频率改变，如编程图形14所表示的那样。该编程图形14往往是来自于外部源，例如被设置成控制集成电路的性能和功率管理的小电路，或者其可以通过软件来产生。然而，在这点上本发明不受限制。
在本发明的该典型实施例中，判优器22根据先到者先接受服务的原则来选择下一个请求。如果同时接收到两个请求，则可以将判优器22设置成随机地从其中选择下一个请求。将事件控制器24设置和构造成接受来自判优器22的对改变频率的请求，且然后使新的频率被MUX触发器12(即输入多路复用寄存器)捕获。事件控制器24还控制两个环形振荡器10、20之间的切换。判优器22和开关控制元件26一起用于启动时钟选通(这将在下文中进一步阐述)。
判优器是众所周知的接口电路，其在将优先级分配给选自多个输入信号的特定输入信号先级以便确定输入信号的处理顺序的基础上来控制通信协议。优先级的分配可以基于信号的时间特征，例如到达判优器输入端的次序。因此，在包含在本发明的该典型实施例中的判优器22的情况下，其简单地确定多个请求中的哪一个由其输入电路首先接收，并将该请求传递到其输出电路。
判优器22来从外部源接收与需要产生的时钟信号的频率改变相应的一系列请求。判优器22根据接收请求的顺序来产生序列或编程图形14。应该注意的是，编程图形和请求包括表示在停止产生当前频率下的时钟信号与开始产生下一个所需频率下的时钟信号之间的所需延迟的数据图形，并且由于该延迟等同于下一个频率下的一个时钟周期，所以其表示下一个所需频率的值。将编程图形14提供给MUX12(包括可变可编程延迟元件)和事件控制器24。
参考附图中的图3，当事件控制器24接收请求时，其首先以如由通过MUX触发器12提供的图形14所指定的下一个所需频率启动当前空闲的环形振荡器(在这种情况下也就是20)。因为时钟开关26仅允许将来自环形振荡器10的输出传送到时钟输出端，所以这不干涉当前振荡的环形振荡器10。然后当时钟信号变低时，其使当前工作的环形振荡器10的输出被选通。接着，当其输出信号变低时，其使得先前被选通的环形振荡器20的输出不被选通，且然后其实际上使环形振荡器10无效(即环是打开的以避免振荡)。这整个操作需要不到新时钟频率的一个时钟周期。在这一点上，事件控制器24等待请求撤回且然后返回到其初始状态。
还可以中止图1的时钟发生器件。借助于时钟开关26(其典型实施例在附图中的图4中示出)来实现该功能。再次参考图3，在接收到中止时钟发生器件的请求的情况下，时钟开关26使得先前未被选通的环形振荡器10被选通，然后在不选通振荡器10之前，等待请求被撤回。
从上述说明中可以显而易见地看出，当两个环形振荡器的时钟为低时，采用时钟开关26来改变时钟输出端上的频率，由此避免对时钟的低频干扰，并且获得正确的波形(参见图2)。
应该注意的是，上述实施例只是对本发明进行举例说明而不限制本发明，本领域技术人员可以在不脱离由所附权利要求书所限定的本发明范围的情况下设计出很多可选实施例。在权利要求书中，不应该把放在括号中的任何参考标记认作是对权利要求书的限制。词“包括”等不排除还存在任何权利要求或作为整体的说明书中所列之外的其他元件或步骤。对元件的单数引用不排除对这种元件的复数引用，反之亦然。借助于包括几个不同元件的硬件、并借助于适当编程的计算机来实施本发明。在列举几个装置的器件权利要求中，这些装置中的几个可以由一个且同类的硬件来实施。在相互不同的从属权利要求中列举特定措施的简单事实并不表示这些措施的组合使用不能带来优点。
Claims (15)
1、一种用于产生用于集成电路的时钟信号的电子器件，该器件包括至少两个被设置和构造成响应输入信号在时钟输出端(18)产生单个时钟信号并且以相互排斥的方式操作的时钟发生元件(10、20)，所述时钟发生元件(10、20)的输出端可选择性地连接到所述时钟输出端(18)，该器件还包括：用于接收表示需要产生的所述时钟信号的一频率序列的数据图形(14)的装置(12)；用于接收表示所述序列中的下一个频率的数据的装置；用于使与产生所述序列中的前一个频率下的所述时钟信号的时钟发生元件不同的时钟发生元件产生所述下一个频率下的所述时钟信号的装置；用于使所述序列中的前一个频率下的所述时钟信号与所述时钟输出端(18)断开的装置(24、16)；以及用于使所述序列中的下一个频率下的所述时钟信号连接到所述时钟输出端(18)的装置(24、16)，其特征在于：
当需要改变所述时钟信号的频率时，使与产生所述序列中的前一个频率下的所述时钟信号的时钟发生元件不同的时钟发生元件(10、20)产生所述下一个频率下的时钟信号，使所述序列中的前一个频率下的所述时钟信号与所述时钟输出端(18)断开，并使所述序列中的下一个频率下的时钟信号连接到所述时钟输出端(18)；
使得在所述序列中的每一频率下产生时钟信号的所述时钟发生元件(10、20)与所述频率的值无关，从而离散地安全改变频率。
2、根据权利要求1所述的电子器件，其中在将所述序列中的所述下一个频率下的所述时钟信号连接到所述时钟输出端(18)之前，使所述序列中的所述前一个频率下的所述时钟信号与所述时钟输出端(18)断开。
3、根据权利要求2所述的电子器件，其中在将所述序列中的所述前一个频率下的所述时钟信号与所述时钟输出端(18)断开之前，开始产生所述序列中的所述下一个频率下的所述时钟信号。
4、根据权利要求1-3中的任何一项所述的电子器件，其中当所述序列中的所述下一个频率下的所述时钟信号为低时，使得该时钟信号连接到所述时钟输出端(18)。
5、根据权利要求1-3中的任何一项所述的电子器件，其中当所述序列中的所述前一个频率下的所述时钟信号为低时，使得该时钟信号与所述时钟输出端(18)断开。
6、根据权利要求1-3中的任何一项所述的电子器件，其中所述至少两个时钟发生元件(10、20)包括可编程环形振荡器。
7、根据权利要求6所述的电子器件，包括用于接收数据的可变可编程延迟元件，所述数据表示所述序列中的每一个频率的时钟周期的持续时间。
8、根据权利要求7所述的电子器件，其中所述可变可编程延迟元件使得各个时钟发生元件(10、20)产生所需频率下的时钟信号。
9、根据权利要求1-3中的任何一项所述的电子器件，其中从对所述时钟信号的频率改变的一系列请求中推导出所述数据图形(14)或者所述数据图形(14)包括对所述时钟信号的频率改变的一系列请求。
10、根据权利要求9所述的电子器件，还包括用于确定实施所述请求的次序的判优器(22)。
11、根据权利要求10所述的电子器件，其中所述判优器(22)根据“先到者先接受服务”原则来制定要被处理的所述请求的次序。
12、根据权利要求11所述的电子器件，其中如果在基本上相同的时间接收到两个请求，则将所述判优器(22)设置成随机地选择处理这两个请求的次序。
13、根据权利要求1-3中的任何一项所述的电子器件，还包括事件控制器(24)，该事件控制器用于控制使所述时钟发生元件(10、20)开始和停止产生时钟信号的次序和/或使所述时钟信号与所述时钟输出端(18)连接和断开的次序。
14、根据权利要求9所述的电子器件，被设置和构造成响应于使所有的所述时钟发生元件(10、20)与所述时钟输出端(18)临时断开的请求而执行该临时断开。
15、一种产生用于集成电路的时钟信号的方法，该方法包括提供至少两个被设置和构造成响应输入信号在时钟输出端(18)产生单个时钟信号并且以相互排斥的方式操作的时钟发生元件(10、20)，所述时钟发生元件(10、20)的输出端可选择性地连接到所述时钟输出端(18)，该方法还包括：接收表示需要产生的所述时钟信号的一频率序列的数据图形(114)；接收表示所述序列中的下一个频率的数据；其特征在于：
当需要改变所述时钟信号的频率时，使与产生所述序列中的前一个频率下的所述时钟信号的时钟发生元件不同的时钟发生元件(10、20)产生所述下一个频率下的时钟信号；使所述序列中的前一个频率下的所述时钟信号与所述时钟输出端(18)断开；并且使所述序列中的下一个频率下的所述时钟信号连接到所述时钟输出端(18)，
使得在所述序列中的每一频率下产生时钟信号的所述时钟发生元件与所述频率的值无关，从而离散地安全改变频率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04100320 | 2004-01-29 | ||
| EP04100320.3 | 2004-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1914581A CN1914581A (zh) | 2007-02-14 |
| CN100565422C true CN100565422C (zh) | 2009-12-02 |
Family
ID=34814373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800034454A Expired - Fee Related CN100565422C (zh) | 2004-01-29 | 2005-01-21 | 可编程且可中止的时钟发生单元 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7961820B2 (zh) |
| EP (1) | EP1716470A2 (zh) |
| JP (1) | JP2007525114A (zh) |
| CN (1) | CN100565422C (zh) |
| WO (1) | WO2005074138A2 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120089759A1 (en) * | 2010-10-08 | 2012-04-12 | Qualcomm Incorporated | Arbitrating Stream Transactions Based on Information Related to the Stream Transaction(s) |
| US20120197570A1 (en) * | 2011-01-27 | 2012-08-02 | Mehran Ramezani | Measurement of Parameters Within an Integrated Circuit Chip Using a Nano-Probe |
| US9582026B2 (en) | 2014-09-30 | 2017-02-28 | Samsung Electronics Co., Ltd. | System-on-chip to support full handshake and mobile device having the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8615399D0 (en) * | 1986-06-24 | 1986-07-30 | Int Computers Ltd | Switching circuit |
| JP2666479B2 (ja) * | 1989-06-16 | 1997-10-22 | 松下電器産業株式会社 | クロック切換回路及びクロック切換方法 |
| GB9109445D0 (en) * | 1991-05-01 | 1991-06-26 | Ncr Co | A circuit for glitch-free switching of asynchronous clock sources |
| US5208557A (en) * | 1992-02-18 | 1993-05-04 | Texas Instruments Incorporated | Multiple frequency ring oscillator |
| JPH05259848A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | クロック発生装置 |
| ES2113498T3 (es) | 1992-12-28 | 1998-05-01 | Advanced Micro Devices Inc | Circuito de microprocesador con dos señales de temporizacion. |
| US6219797B1 (en) * | 1993-02-09 | 2001-04-17 | Dallas Semiconductor Corporation | Microcontroller with selectable oscillator source |
| US5398244A (en) * | 1993-07-16 | 1995-03-14 | Intel Corporation | Method and apparatus for reduced latency in hold bus cycles |
| US5652536A (en) * | 1995-09-25 | 1997-07-29 | Cirrus Logic, Inc. | Non-glitch clock switching circuit |
| GB9611425D0 (en) * | 1996-05-31 | 1996-08-07 | Tracker Network Uk Ltd | Digital communications |
| US6088591A (en) * | 1996-06-28 | 2000-07-11 | Aironet Wireless Communications, Inc. | Cellular system hand-off protocol |
| US6005904A (en) * | 1997-10-16 | 1999-12-21 | Oasis Design, Inc. | Phase-locked loop with protected output during instances when the phase-locked loop is unlocked |
| US20020172309A1 (en) * | 2001-05-15 | 2002-11-21 | International Business Machines Corporation | Universal clock reference |
| US20050080999A1 (en) * | 2003-10-08 | 2005-04-14 | Fredrik Angsmark | Memory interface for systems with multiple processors and one memory system |
-
2005
- 2005-01-21 JP JP2006550427A patent/JP2007525114A/ja not_active Withdrawn
- 2005-01-21 US US10/587,608 patent/US7961820B2/en active Active
- 2005-01-21 CN CNB2005800034454A patent/CN100565422C/zh not_active Expired - Fee Related
- 2005-01-21 WO PCT/IB2005/050245 patent/WO2005074138A2/en not_active Application Discontinuation
- 2005-01-21 EP EP05702739A patent/EP1716470A2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007525114A (ja) | 2007-08-30 |
| WO2005074138A2 (en) | 2005-08-11 |
| CN1914581A (zh) | 2007-02-14 |
| WO2005074138A3 (en) | 2006-03-02 |
| EP1716470A2 (en) | 2006-11-02 |
| US20070127610A1 (en) | 2007-06-07 |
| US7961820B2 (en) | 2011-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU656058B2 (en) | Clock generator | |
| RU2123236C1 (ru) | Радиоприемник для приема высокочастотного сигнала | |
| US6442407B1 (en) | Mobile radio telephone set | |
| CN100504716C (zh) | 在数字处理系统中用于超频的方法和装置 | |
| EP0256594A2 (en) | Data processing apparatus with energy saving clocking device | |
| CN105247471A (zh) | 用于动态调谐对于随机数生成器的反馈控制的系统和方法 | |
| CN1589425A (zh) | 无假信号的时钟选择切换 | |
| CN107787552A (zh) | 用于晶体振荡器的周期性启动器 | |
| CN100565422C (zh) | 可编程且可中止的时钟发生单元 | |
| US7907965B2 (en) | Apparatus and method for controlling the power consumption of a combined UMTS/GSM/EDGE radio station | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| EP0926829A1 (en) | Output circuit for digital integrated circuit devices | |
| US7446434B1 (en) | Dual mode power management system | |
| JP3830225B2 (ja) | ＩｒＤＡ変復調ＩＣ | |
| CN113467333B (zh) | 开机控制电路及开机控制方法 | |
| CN111857236B (zh) | 一种fpga系统时钟频率设定系统 | |
| US6329853B1 (en) | PLL circuit | |
| KR20050075377A (ko) | 마이크로제어기를 위한 회로 배열과 리모트 제어 수신기를동작시키는 방법 | |
| JP5617742B2 (ja) | 高周波スイッチモジュール | |
| CN103513583A (zh) | 家庭网关中状态指示灯的状态控制方法及装置 | |
| JP2001084054A (ja) | 電子機器 | |
| CN215526418U (zh) | 电子机器的控制装置 | |
| US20050068083A1 (en) | Clock input circuit of microcomputer that can remove noise at high accuracy | |
| CN106056009A (zh) | 一种移动终端断电控制装置及方法 | |
| JPS5827741B2 (ja) | 屋内配線接続機器の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20071026 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071026 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091202 Termination date: 20210121 |