CN111857236B

CN111857236B - 一种fpga系统时钟频率设定系统

Info

Publication number: CN111857236B
Application number: CN202010614690.5A
Authority: CN
Inventors: 葛海亮; 李仁刚; 阚宏伟; 刘钧锴
Original assignee: Inspur Electronic Information Industry Co Ltd
Current assignee: Inspur Electronic Information Industry Co Ltd
Priority date: 2020-06-30
Filing date: 2020-06-30
Publication date: 2022-03-22
Anticipated expiration: 2040-06-30
Also published as: CN111857236A

Abstract

本申请公开了一种FPGA系统时钟频率设定系统，包括：时钟资源管理器、时钟频率判定模块和负反馈配置模块；时钟资源管理器，用于根据时钟频率配置寄存器中的数值输出相应时钟频率的时钟信号；时钟频率判定模块，用于获取反馈信号，根据反馈信号输出相应的调整信号至负反馈配置模块；负反馈配置模块，用于根据调整信号，向时钟资源管理器输出与调整信号对应的时钟频率配置寄存器中的数值。本申请时钟频率判定模块根据反馈信号判断是否需要调整时钟频率，输出相应的调整信号至负反馈配置模块，由负反馈配置模块获取相应的时钟频率配置寄存器中的数值，并发送至时钟资源管理器，改变输出的时钟频率，使时钟频率能够根据实际应用需求进行动态调整。

Description

一种FPGA系统时钟频率设定系统

技术领域

本发明涉及计算机技术领域，特别涉及一种FPGA系统时钟频率设定系统。

背景技术

近年来，FPGA大量运用在电子系统中，其中FPGA的时钟资源(PLL(Phase LockedLoop，锁相环)或者MMCM(Mixed-Mode Clock Manager，混合模式时钟管理器)等)基本支持动态配置功能。

现有技术中多是关注何如实现动态配置这一功能，关注于FPGA的时钟资源的接口时序，这一技术已经成熟，但是对于如何应用时钟资源的动态配置功能，没有关注，这就导致现有技术中对时钟资源的动态配置效果差，无法满足实际应用需求。

因此，需要一种能够高效实现对时钟资源的动态配置的系统。

发明内容

有鉴于此，本发明的目的在于提供一种FPGA系统时钟频率设定系统，能够高效实现对时钟资源的动态配置。其具体方案如下：

一种FPGA系统时钟频率设定系统，包括：时钟资源管理器、时钟频率判定模块和负反馈配置模块；

所述时钟资源管理器，用于根据时钟频率配置寄存器中的数值输出相应时钟频率的时钟信号；

所述时钟频率判定模块，用于获取反馈信号，根据所述反馈信号输出相应的调整信号至所述负反馈配置模块；

所述负反馈配置模块，用于根据所述调整信号，向所述时钟资源管理器输出与所述调整信号对应的所述时钟频率配置寄存器中的数值。

可选的，所述负反馈配置模块，包括：

负反馈调节单元，用于向所述FPGA动态配置单元发送与所述调整信号对应的所述时钟频率配置寄存器的信息；

FPGA动态配置单元，用于根据所述时钟频率配置寄存器的信息，获取所述时钟频率配置寄存器中的数值，发送所述时钟频率配置寄存器中的数值至所述时钟资源管理器。

可选的，所述时钟频率判定模块，具体用于获取FPGA其它功能模块和/或外界传感器发送的反馈信号，根据所述反馈信号输出相应的调整信号至所述负反馈配置模块。

可选的，所述负反馈配置模块，还用于判断当前工作模式是否为手动模式，若是，则利用Host端发送的所述时钟频率配置寄存器的信息，获取所述时钟频率配置寄存器中的数值，发送所述时钟频率配置寄存器中的数值至所述时钟资源管理器。

可选的，所述负反馈配置模块，还用于上电初始化，向所述时钟资源管理器输出默认时钟频率配置寄存器中的数值。

可选的，所述负反馈配置模块，还用于当处于手动模式，判断是否接收到所述Host端发送的所述时钟频率配置寄存器的信息，若否，则向所述时钟资源管理器输出默认时钟频率配置寄存器中的数值。

本发明中，FPGA系统时钟频率设定系统，包括：时钟资源管理器、时钟频率判定模块和负反馈配置模块；时钟资源管理器，用于根据时钟频率配置寄存器中的数值输出相应时钟频率的时钟信号；时钟频率判定模块，用于获取反馈信号，根据反馈信号输出相应的调整信号至负反馈配置模块；负反馈配置模块，用于根据调整信号，向时钟资源管理器输出与调整信号对应的时钟频率配置寄存器中的数值。

本发明时钟频率判定模块根据相应的反馈信号判断是否需要调整时钟频率，如果需要则输出相应的调整信号至负反馈配置模块，由负反馈配置模块获取相应的时钟频率配置寄存器中的数值，并发送至时钟资源管理器，改变时钟资源管理器输出的时钟频率，高效实现对时钟资源的动态配置，使时钟频率能够根据实际应用需求进行动态调整。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例公开的一种FPGA系统时钟频率设定系统结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种FPGA系统时钟频率设定系统，参见图1所示，该系统包括：时钟资源管理器11、时钟频率判定模块12和负反馈配置模块13；

所述时钟资源管理器11，用于根据时钟频率配置寄存器中的数值输出相应时钟频率的时钟信号；

所述时钟频率判定模块12，用于获取反馈信号，根据所述反馈信号输出相应的调整信号至所述负反馈配置模块13；

所述负反馈配置模块13，用于根据所述调整信号，向所述时钟资源管理器11输出与所述调整信号对应的所述时钟频率配置寄存器中的数值。

具体的，时钟资源管理器11、时钟频率判定模块12和负反馈配置模块13为FPGA1中划分的3个功能模块。

具体的，时钟频率判定模块12可以获取FPGA其它功能模块14和/或外界传感器2发送的反馈信号，反馈信号可以包括FPGA其它功能模块14的功耗、电压和/或电流等信号，或者是外界传感器2反馈的信号，例如，温度信号或速度信号等，通过反馈信号可以输出相应的调整信号，反馈信号可以与调整信号一一对应，例如，根据反馈信号的变化范围可以划分多个范围每个范围对应相应的调整信号，根据当前反馈信号所在范围输出相应的调整信号，例如，当前反馈信号为3，则输出与2～4这个范围对应的第二调整信号。

具体的，还可以通过判断反馈信号是否超过相应的调整阈值来判断时钟频率是否需要调大或调小，例如，反馈信号为FPGA其它功能模块14的功耗，那么当功耗超过调整阈值所设定的范围，则可以调低时钟频率，例如，相对于当前时钟频率，调小一个档位，以减小FPGA1的功耗，避免过热，当功耗低于调整阈值所设定的范围，则可以调高时钟频率，例如，相对于当前时钟频率，调高一个档位，提高FPGA1的工作效率，如果功耗在调整阈值所设定的范围内，则不用调整式中频率，如果反馈信号是外界传感器2的信号，应用场景为自动驾驶，那么外界传感器2可以为载具速度传感器2，用于测量当前载具的速度，当速度越快需要FPGA1进行更多的处理，因此，当速度超过调整阈值所设定的范围，则可以调高时钟频率，以使FPGA1提高运算速度，以应对更多的输入数据，当速度低于调整阈值所设定的范围，则可以调低时钟频率，减少FPGA1的功耗，进行节能，当速度在调整阈值所设定的范围内，则不用调整时钟频率，说明默认时钟频率能够满足当前要求。

可以理解的是，默认时钟频率可以对应不调整状态时的时钟频率。

具体的，一个时钟频率配置寄存器中记载着一个数值，该数值在时钟资源管理器11中对应一个时钟频率，因此，在时钟资源管理器11获取到时钟频率配置寄存器中记载的数值后，便会输出相应的时钟频率提供给FPGA1，为了能够记载多个数值，需要多个时钟频率配置寄存器，每个时钟频率配置寄存器有相应的地址，负反馈配置模块13就是根据调整信号，找到所需时钟频率配置寄存器的地址，获取时钟频率配置寄存器中的数值，在将时钟频率配置寄存器中的数值发送给时钟资源管理器11，以使时钟资源管理器11根据时钟频率配置寄存器中的数值改变时钟频率，实现时钟频率的反馈调节。

例如，地址1的第一时钟频率配置寄存器中记载着数值1，对应的时钟频率为10MHZ，地址2的第二时钟频率配置寄存器中记载着数值2，对应的时钟频率为20MHZ，地址3的第三时钟频率配置寄存器中记载着数值3，对应的时钟频率为400MHZ。

其中，时钟频率配置寄存器可以按照时钟频率的大小顺序依次存储。

可见，本发明实施例时钟频率判定模块12根据相应的反馈信号判断是否需要调整时钟频率，如果需要则输出相应的调整信号至负反馈配置模块13，由负反馈配置模块13获取相应的时钟频率配置寄存器中的数值，并发送至时钟资源管理器11，改变时钟资源管理器11输出的时钟频率，高效实现对时钟资源的动态配置，使时钟频率能够根据实际应用需求进行动态调整。

本发明实施例还公开了一种具体的FPGA系统时钟频率设定系统，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。参见图1所示，具体的：

具体的，上述负反馈配置模块13，可以具体包括负反馈调节单元131和FPGA动态配置单元132；其中，

负反馈调节单元131，用于向所述FPGA动态配置单元132发送与所述调整信号对应的所述时钟频率配置寄存器的信息。

具体的，根据调整信号查找与之相应的时钟频率配置寄存器的信息，时钟频率配置寄存器的信息可以为时钟频率配置寄存器的地址信息，调整信号可以预先与时钟频率配置寄存器的地址信息建立对应关系。

FPGA动态配置单元132，用于根据所述时钟频率配置寄存器的信息，获取所述时钟频率配置寄存器中的数值，发送所述时钟频率配置寄存器中的数值至所述时钟资源管理器11。

具体的，FPGA动态配置单元132根据所述时钟频率配置寄存器的信息，例如，时钟频率配置寄存器的地址信息，根据地址信息可以调取时钟频率配置寄存器中的数值，从而获取到时钟频率配置寄存器中的数值并发送至时钟资源管理器11。

具体的，FPGA1系统时钟频率设定还可以由用户指定，可以在FPGA1设置相应的开关，通过开关的切换，切换FPGA1时钟频率是自动设定还是手动设定，因此，上述负反馈配置模块13，还可以用于判断当前工作模式是否为手动模式，若是，则利用Host端3发送的所述时钟频率配置寄存器的信息，获取所述时钟频率配置寄存器中的数值，发送所述时钟频率配置寄存器中的数值至所述时钟资源管理器11。

具体的，如果是手动工作模式，则会接收到Host端3发送的所述时钟频率配置寄存器的信息，并获取到相应的数值并发送，此时，时钟频率判定模块12可以不工作，如果工作其发送的调整信号将失去作用。

可以理解的是，如果处于手动模式上述的负反馈调节单元131则接收Host端3发送的所述时钟频率配置寄存器的信息，FPGA动态配置单元132则相应的获取时钟频率配置寄存器的数值。

具体的，上述负反馈配置模块13，还用于上电初始化，向所述时钟资源管理器11输出默认时钟频率配置寄存器中的数值。

可以理解的是，在FPGA1首次上电运行时，需要进行复位即初始化，输出默认的默认时钟频率配置寄存器中的数值至时钟资源管理器11，以使时钟资源管理器11能够输出时钟频率，确保整个FPGA1能够进行工作。

具体的，上述负反馈配置模块13，还可以用于当处于手动模式，判断是否接收到所述Host端3发送的所述时钟频率配置寄存器的信息，若否，则向所述时钟资源管理器11输出默认时钟频率配置寄存器中的数值。

具体的，如果处于手动模式，但未接收到Host端3发送的所述时钟频率配置寄存器的信息，为保证FPGA1能够继续工作，则先行试用默认时钟频率配置寄存器，输出默认时钟频率配置寄存器中的数值至时钟资源管理器11，保证FPGA1的运行。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

以上对本发明所提供的技术内容进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1.一种FPGA系统时钟频率设定系统，其特征在于，包括：时钟资源管理器、时钟频率判定模块和负反馈配置模块；

所述时钟资源管理器，用于根据时钟频率配置寄存器中的数值与时钟频率的一一对应的关系，输出与数值相应的时钟频率的时钟信号；

所述负反馈配置模块，用于根据所述调整信号，查找到对应的所述时钟频率配置寄存器的地址，获取所述时钟频率配置寄存器中的数值，并向所述时钟资源管理器输出与所述调整信号对应的所述时钟频率配置寄存器中的数值。

2.根据权利要求1所述的FPGA系统时钟频率设定系统，其特征在于，所述负反馈配置模块，包括：

负反馈调节单元，用于向FPGA动态配置单元发送与所述调整信号对应的所述时钟频率配置寄存器的信息；

3.根据权利要求1所述的FPGA系统时钟频率设定系统，其特征在于，所述时钟频率判定模块，具体用于获取FPGA其它功能模块和/或外界传感器发送的反馈信号，根据所述反馈信号输出相应的调整信号至所述负反馈配置模块。

4.根据权利要求1所述的FPGA系统时钟频率设定系统，其特征在于，所述负反馈配置模块，还用于判断当前工作模式是否为手动模式，若是，则利用Host端发送的所述时钟频率配置寄存器的信息，获取所述时钟频率配置寄存器中的数值，发送所述时钟频率配置寄存器中的数值至所述时钟资源管理器。

5.根据权利要求4所述的FPGA系统时钟频率设定系统，其特征在于，所述负反馈配置模块，还用于上电初始化，向所述时钟资源管理器输出默认时钟频率配置寄存器中的数值。

6.根据权利要求5所述的FPGA系统时钟频率设定系统，其特征在于，所述负反馈配置模块，还用于当处于手动模式，判断是否接收到所述Host端发送的所述时钟频率配置寄存器的信息，若否，则向所述时钟资源管理器输出默认时钟频率配置寄存器中的数值。