JP2010003039A - Cpu動作クロック同調式plcバスシステム - Google Patents

Cpu動作クロック同調式plcバスシステム Download PDF

Info

Publication number
JP2010003039A
JP2010003039A JP2008160095A JP2008160095A JP2010003039A JP 2010003039 A JP2010003039 A JP 2010003039A JP 2008160095 A JP2008160095 A JP 2008160095A JP 2008160095 A JP2008160095 A JP 2008160095A JP 2010003039 A JP2010003039 A JP 2010003039A
Authority
JP
Japan
Prior art keywords
bus
clock
cpu
expansion
operation clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008160095A
Other languages
English (en)
Other versions
JP5107152B2 (ja
Inventor
Masahiko Yokoo
雅彦 横尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koyo Electronics Industries Co Ltd
Original Assignee
Koyo Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koyo Electronics Industries Co Ltd filed Critical Koyo Electronics Industries Co Ltd
Priority to JP2008160095A priority Critical patent/JP5107152B2/ja
Publication of JP2010003039A publication Critical patent/JP2010003039A/ja
Application granted granted Critical
Publication of JP5107152B2 publication Critical patent/JP5107152B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Abstract

【課題】動作クロックが異なるCPUを内蔵した複数のCPUモジュールが接続されている拡張バス上で、バスクロックを各CPUの動作クロックに同調させてバス転送ができるバス転送速度可変方式を提供する。
【解決手段】PLC用の拡張バスに、外部供給のクロックを内部制御用CPUクロックとするCPUを内蔵した1または複数のCPUモジュールと、拡張バスのバスクロックを制御する拡張バスコントローラと、を接続し、上記拡張バスコントローラは、バスクロックを、拡張バスのバス権を取得したCPUのCPUクロックに同調させて拡張バスを制御する。
【選択図】図1

Description

本発明は、PLC(プログラマブルコントローラ)用の拡張バスに、外部供給のクロックを動作クロックとするCPUを内蔵した1または複数のCPUモジュールを接続したPLCバスシステムに関するものである。
PLCはシーケンスプログラムを実行してそれに接続された制御機器をシーケンス制御するようになっている。このようなPLCには、システム設置時に接続された各種標準のユニットに対してシステム拡張時に増設された各種の拡張ユニットがある。この増設されたユニットに用いるバスを拡張バスと称する。拡張バスはアドレス信号線、データ書込み読込みの制御信号線、データ入出力の信号線を含む。
図5および図6を参照して、従来のPLCバスシステムを説明する。図5は従来のPLCバスシステムを示し、図6はメインのCPUモジュールのバスタイミングを示す。図5で示すように拡張バス1に複数のCPUモジュール2−4が接続されている。CPUモジュール2−4は内部に外部供給のクロックCLK1−CLK3を内部制御用の動作クロックCLK1−CLK3とするCPUを内蔵している。これらCPUモジュール2−4のうち、CPUモジュール2はメインCPUモジュールであり、内部CPUはメインCPUとして、拡張バス1を制御する設計になっている。このメインCPUは図6で示すバスタイミングで拡張バス1にバス転送する。図6は動作クロックCLK1、アドレス、リードライトRD、データDATAの1バスサイクルを示す。
このように設計されたシステムでは、CPUモジュール2のCPUの動作クロックCLK1が、他のCPUモジュール3,4内のCPUそれぞれの動作クロックCLK2,CLK3より低速であっても、拡張バス1のバス転送速度はCPUモジュール2のCPUの動作クロックCLK1のタイミングに同期するから、バス転送速度はCPUモジュール2のCPUの動作クロックCLK1の性能により決まってしまっていた。
すなわち、上記従来のPLCバスシステムでは、その拡張バス1に動作クロックが早いCPUを内蔵するCPUモジュール3,4を接続しても、バス転送速度がCPUモジュール2のCPUの動作クロックCLK1に固定されるというバス転送速度固定のPLCバスシステムとなっていた。
このような従来のPLCバスシステムでは、動作クロックが高速のCPUモジュールと、動作クロックが低速のCPUモジュールとを使用し、それぞれ高速と低速とに使い分けするには、それぞれを別々の拡張バスに接続し、これら高速と低速の拡張バス同士をバス変換部を介して接続する設計も行われている。このような設計になる従来のPLCバスシステムでは、拡張バスを構成する信号線の本数増大化を招き、それらを配線する基板も大型化し、寸法制約されたPLCの場合では、そのような大型基板の実装も難しい。さらには、高速側も低速側から動作性能上の悪影響を受けるうえ、低速で作りこんである低速側の各種モジュールも活用しにくくなるなど、いくつかの課題を有していた。
なお、拡張バス、クロック、コントロール、データ、アドレス、バス転送速度に関する特許文献1を下記する。拡張バス、クロック、プログラマブルコントローラに関する特許文献2を下記する。
特表2004−503871号公報 特開2002−222003号公報
本発明においては、動作クロックが異なるCPUを内蔵した複数のCPUモジュールが接続されている拡張バス上で、バスクロックを各CPUの動作クロックに同調させてバス転送ができるバス転送速度可変方式として、上記動作クロックが異なる複数のCPUモジュールに対して同一の拡張バスを共用可能として、上述した課題を解消するものである。
本発明は、PLC用の拡張バスに、外部供給のクロックを動作クロックとするCPUを内蔵した1または複数のCPUモジュールと、拡張バスのバスクロックを制御する拡張バスコントローラと、を接続し、上記拡張バスコントローラは、バスクロックを、拡張バスのバス権を取得したCPUの動作クロックに同調させて拡張バスを制御することを特徴とするものである。
本発明では、拡張バスに動作クロックが相違するCPUモジュールを複数接続しても、バスクロックをそれぞれのCPUモジュール内のCPUの動作クロックに同調させることができるので、同一の拡張バスを動作クロックが高速のCPUモジュールと、動作クロックが低速のCPUモジュールとで共用することができると共に、基板配線も少なく、基板寸法も大型化せずに済むことで、従来の上述した課題を解消できるシステムとなる。
好ましくは、少なくとも2つのCPUモジュールは動作クロックが相違する。
好ましくは、上記拡張バスコントローラは、バスクロックを上記動作クロックに同調させるPLL部と、その同調した動作クロックで拡張バス上のデータ転送を制御する転送制御部とを備え、上記PLL部は、データ転送後は元のバスクロックに戻る。
本発明によると、いずれのCPUモジュールのCPUであっても、バス権を取得しさえすれば、拡張バスコントローラにより、拡張バスのバスクロックをそのCPUの動作クロックに同調させることができるので、動作クロックが遅いCPUはその遅い動作クロックをバスクロックとしてバス転送し、また、動作クロックが早いCPUはその早い動作クロックをバスクロックとしてバス転送することができるようになるので、従来のように動作クロックの遅いCPUに他の高速のCPUがそのバス転送を引きずられずにすむようになる。
以下、添付した図面を参照して、本発明の実施の形態に係るCPU動作クロック同調式PLCバスシステムを説明する。図1は、本実施の形態にかかるシステムの構成を示し、図2は図1の拡張バスコントローラの概略構成を示し、図3は図1のCPUモジュール内CPUの動作クロックと拡張バスコントローラのバスクロックとを示す。
図1を参照して、PLC用の拡張バス1に、外部供給のクロックを動作クロックCLK1−CLK3とするCPUを内蔵した複数のCPUモジュール2−4が接続されている。この拡張バス1は、アドレス信号線、データ書込み/読込みの制御信号線、データ入出力の信号線を含む。この拡張バス1には拡張バスコントローラ5が接続されている。拡張バスコントローラ5は、図2で示すように、拡張バス1のバス権を取得したCPUの動作クロックCLK1−CLK3にバスクロックBCLKを同調させるPLL部5aと、その同調した動作クロックCLK1−CLK3で拡張バス1上でのバス転送を制御する転送制御部5bとを備える。
各CPUモジュール2−4のCPUの動作クロックCLK1−CLK3は、図3で示すように例えば動作クロックCLK1は、同図(a)の10MHz、動作クロックCLK2は、同図(b)の20MHz、動作クロックCLK3は、同図(c)の60MHzである。また、拡張バスコントローラ5のバスクロックBCLKは同図(d)の50MHzである。
各CPUモジュール2−4は、拡張バス1上に信号をバス転送する場合、図示略のバスアービタによりバス権を取得する。拡張バスコントローラ5は、バスクロックBCLKを、拡張バス1のバス権を取得したCPUモジュール2−4のCPUの動作クロックCLK1−CLK3に同調させて拡張バス1を制御する。拡張バスコントローラ5のバスクロックBCLKは、バス転送制御後は元の50MHzに戻るようになっている。
拡張バスコントローラ5において、PLL部5aは、バスクロックBCLKと動作クロックCLK1−CLK3とのクロック周波数の高低比較をし、バスクロックBCLKを動作クロックCLK1−CLK3に合わせる。転送制御部5bは、その合わせたバスクロックBCLKに基づいて拡張バス1上のバス転送を制御する。例えば、CPUモジュール2がバス権を取得すると、PLL部5aには動作クロックCLK1が入力される。そして、転送制御部5bは、その動作クロックCLK1をバスクロックBCLKとしてCPUモジュール2と各種モジュール6との間のバス転送制御を行う。
例えば、CPUモジュール2のCPUが拡張バス1上のバス権を取得してその動作クロックCLK1やCLK2が拡張バスコントローラ5に入力されると、拡張バスコントローラ5は、50MHzのバスクロックBCLKを10MHzや20MHzの動作クロックCLK1,CLK2に同調させる。この動作クロックCLK1,CLK2をバスクロックBCLKとして拡張バス1上のCPUモジュール2と各種モジュール6との間のバス転送を制御する。
上記ではバスクロックBCLKは50MHzであり、動作クロックCLK1,CLK2は10MHz,20MHzであり、バスクロックBCLKの50MHzより周波数が低いのに対して、CPUモジュール4のCPUの動作クロックCLK3は60MHzであり、バスクロックBCLKの50MHzより周波数が高い。この場合、拡張バスコントローラ5は、50MHzのバスクロックBCLKを60MHzの動作クロックCLK3に同調させるのではなく、この場合は、50MHzをバスクロックBCLKとして拡張バス1上のCPUモジュール3と各種モジュール6との間のバス転送を制御する。
しかし、拡張バスコントローラ5のバスクロックBCLKは、フレキシブル性があり、このような場合では、バスクロックBCLKを例えば60MHz以上としておくことで、10MHzや20MHzの動作クロックCLK1,CLK2だけでなく、上記60MHzの動作クロックCLK3に対しても対処することができる。このように拡張バスコントローラ5のバスクロック変更は、既存のボード上にて容易に実施することができる。
以上のPLCバスシステムにおいて、例えば、従来では、図4(a)で示すように、500ns/1バスサイクルの低速拡張バス8に、そのバスサイクルに対応する動作クロックのCPUモジュール9と、例えば数百種類以上の低速の各種モジュール10が接続されている第1のPLCバスシステムと、例えば、100ns/1バスサイクルの高速拡張バス11にそのバスサイクルに対応する動作クロックのCPUモジュール12と、例えば数十種類の高速の各種モジュール13が接続されている第2のPLCバスシステムとがある場合、従来では、バス変換部14を、両PLCバスシステムの拡張バス8,11間に設けてバス変換している。
この場合、第1のPLCバスシステムの拡張バス数が例えば40本の信号線の集合であり、第2のPLCバスシステムの拡張バス数が例えば80本の信号線の集合である場合、両PLCバスシステムでは合計で120本の信号線を含む拡張バス8,11を基板上に配置することとなり、この基板配線は基板面積の制約で相当に困難であり、配線間の電気的ノイズも問題となってくる。また、上記のようにバス変換部14で両PLCバスシステムを接続した場合、高速である第2のPLCバスシステムが低速である第1のPLCバスシステムに影響されてバス転送速度が低下してくるという問題もある。
これに比較して、実施の形態では、上記のように120本の信号線ではなく、高速と低速とが信号線を共用するので、例えば80本の信号線のうち、高速では80本すべてを使用し、低速ではその80本のうちの40本を使用する。すなわち、高速では、図4(b)で示すように、基板上の80本の信号線(白抜きで示す)からなる拡張バス11において、上記図4(a)の第2のPLCバスシステムに対応して、CPUモジュール12が拡張バス11のバス権を取得すると、拡張バスコントローラ15が、バスクロックをCPUモジュール12のCPUの高速の動作クロックに同調させることで、CPUモジュール12とそれに対応する各種モジュール13との間のバス転送制御を行う。この場合の高速でのバス転送は、80本の信号線全てを使用する。
また、低速では、図4(c)で示すように、80本の信号線のうちの40本の信号線(白抜きで示す線使用、ハッチングで示す線不使用)を用いて、上記図4(a)の第1のPLCバスシステムに対応して、CPUモジュール9が拡張バス11のバス権を取得すると、拡張バスコントローラ15が、バスクロックをCPUモジュール9の低速の動作クロックに同調させることで、CPUモジュール9とそれに対応する各種モジュール10との間のバス転送制御を行う。
これにより、従来では、上記例では信号線120本が必要であるのと比較して、実施の形態では信号線80本で済むようになるから、信号線配線に必要な基盤面積が小さくて済む。
以上説明したように本実施形態では、拡張バス上の複数のCPUモジュールでは、バス権を取得することで、拡張バスコントローラにより、拡張バスのバスクロックを当該自身のCPUの動作クロックに同調させることができるので、動作クロックが遅いCPUはその遅い動作クロックをバスクロックとしてバス転送し、また、動作クロックが早いCPUはその早い動作クロックをバスクロックとしてバス転送することができるようになる結果、従来のように動作クロックの遅いCPUに他の高速のCPUがそのバス転送を引きずられなくてすむようになる。
図1は、本実施の形態にかかるシステムの構成を示す図である。 図2は図1の拡張バスコントローラの概略構成を示す図である。 図3は図1のCPUモジュール内CPUの動作クロックと拡張バスコントローラのバスクロックとを示す図である。 図4(a)は従来のPLCバスシステムによる構成を示し、図4(b)(c)は実施の形態のPLCバスシステムにより動作クロックが高速と低速の場合を示す図である。 図5は従来のPLCバスシステムを示す図である。 図6はメインのCPUモジュールのバスタイミングを示す図である。
符号の説明
1 拡張バス
2−4 CPUモジュール
5 拡張バスコントローラ

Claims (3)

  1. PLC用の拡張バスに、外部供給のクロックを動作クロックとするCPUを内蔵した1または複数のCPUモジュールと、拡張バスのバスクロックを制御する拡張バスコントローラと、を接続し、上記拡張バスコントローラは、バスクロックを、拡張バスのバス権を取得したCPUの動作クロックに同調させて拡張バスを制御する、CPU動作クロック同調式PLCバスシステム。
  2. 少なくとも2つのCPUモジュールは動作クロックが相違する、請求項1に記載のバスシステム。
  3. 上記拡張バスコントローラは、バスクロックを上記動作クロックに同調させるPLL部と、その同調した動作クロックで拡張バス上のデータ転送を制御する転送制御部とを備え、上記PLL部は、データ転送後は元のバスクロックに戻る、請求項1または2に記載のバスシステム。
JP2008160095A 2008-06-19 2008-06-19 Cpu動作クロック同調式plcバスシステム Expired - Fee Related JP5107152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008160095A JP5107152B2 (ja) 2008-06-19 2008-06-19 Cpu動作クロック同調式plcバスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008160095A JP5107152B2 (ja) 2008-06-19 2008-06-19 Cpu動作クロック同調式plcバスシステム

Publications (2)

Publication Number Publication Date
JP2010003039A true JP2010003039A (ja) 2010-01-07
JP5107152B2 JP5107152B2 (ja) 2012-12-26

Family

ID=41584729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008160095A Expired - Fee Related JP5107152B2 (ja) 2008-06-19 2008-06-19 Cpu動作クロック同調式plcバスシステム

Country Status (1)

Country Link
JP (1) JP5107152B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064334A (zh) * 2013-01-12 2013-04-24 鞍山钢铁集团公司 一种可编程控制器plc输出点的扩展方法及装置
CN105550156A (zh) * 2015-12-02 2016-05-04 浙江大华技术股份有限公司 一种时间同步的方法及装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259116A (ja) * 1993-03-10 1994-09-16 Hitachi Ltd プログラマブルコントローラ
JPH06259114A (ja) * 1993-03-02 1994-09-16 Hitachi Ltd プログラマブルコントローラ
JPH0715390A (ja) * 1993-06-16 1995-01-17 Hitachi Ltd 無線通信手段を備える情報処理装置
JPH07210790A (ja) * 1994-08-23 1995-08-11 Nippondenso Co Ltd 制御システムのデータ出力方法
JPH096726A (ja) * 1995-06-15 1997-01-10 Fuji Electric Co Ltd データ処理装置
JPH09146623A (ja) * 1995-11-08 1997-06-06 Mitsubishi Electric Corp パソコンを用いた数値制御装置及びその制御方法
JPH10254827A (ja) * 1997-03-06 1998-09-25 Canon Inc 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JPH11242506A (ja) * 1998-02-24 1999-09-07 Omron Corp プログラマブルコントローラ
JPH11288401A (ja) * 1998-04-01 1999-10-19 Hitachi Ltd プログラマブルコントローラ
JP2000276209A (ja) * 1999-03-29 2000-10-06 Hitachi Ltd プログラマブルコントローラ
JP2000339008A (ja) * 1999-05-27 2000-12-08 Hitachi Ltd プログラマブルコントローラ
JP2002006910A (ja) * 2000-06-27 2002-01-11 Matsushita Electric Works Ltd 更新機能付きプログラマブルコントローラおよびプログラマブルコントローラの機能拡張ユニットの機能更新方法
JP2002108422A (ja) * 2000-10-02 2002-04-10 Keyence Corp プログラマブルコントローラシステム
JP2003085127A (ja) * 2001-09-11 2003-03-20 Seiko Epson Corp デュアルバスを有する半導体装置、デュアルバスシステム及びメモリ共有デュアルバスシステム並びにそれを用いた電子機器
JP2003228404A (ja) * 2002-02-04 2003-08-15 Keyence Corp プログラマブルロジックコントローラ
JP2007249808A (ja) * 2006-03-17 2007-09-27 Canon Inc 機能拡張システム及び機能拡張機器

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259114A (ja) * 1993-03-02 1994-09-16 Hitachi Ltd プログラマブルコントローラ
JPH06259116A (ja) * 1993-03-10 1994-09-16 Hitachi Ltd プログラマブルコントローラ
JPH0715390A (ja) * 1993-06-16 1995-01-17 Hitachi Ltd 無線通信手段を備える情報処理装置
JPH07210790A (ja) * 1994-08-23 1995-08-11 Nippondenso Co Ltd 制御システムのデータ出力方法
JPH096726A (ja) * 1995-06-15 1997-01-10 Fuji Electric Co Ltd データ処理装置
JPH09146623A (ja) * 1995-11-08 1997-06-06 Mitsubishi Electric Corp パソコンを用いた数値制御装置及びその制御方法
JPH10254827A (ja) * 1997-03-06 1998-09-25 Canon Inc 拡張カードおよび拡張カードのアクセス制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JPH11242506A (ja) * 1998-02-24 1999-09-07 Omron Corp プログラマブルコントローラ
JPH11288401A (ja) * 1998-04-01 1999-10-19 Hitachi Ltd プログラマブルコントローラ
JP2000276209A (ja) * 1999-03-29 2000-10-06 Hitachi Ltd プログラマブルコントローラ
JP2000339008A (ja) * 1999-05-27 2000-12-08 Hitachi Ltd プログラマブルコントローラ
JP2002006910A (ja) * 2000-06-27 2002-01-11 Matsushita Electric Works Ltd 更新機能付きプログラマブルコントローラおよびプログラマブルコントローラの機能拡張ユニットの機能更新方法
JP2002108422A (ja) * 2000-10-02 2002-04-10 Keyence Corp プログラマブルコントローラシステム
JP2003085127A (ja) * 2001-09-11 2003-03-20 Seiko Epson Corp デュアルバスを有する半導体装置、デュアルバスシステム及びメモリ共有デュアルバスシステム並びにそれを用いた電子機器
JP2003228404A (ja) * 2002-02-04 2003-08-15 Keyence Corp プログラマブルロジックコントローラ
JP2007249808A (ja) * 2006-03-17 2007-09-27 Canon Inc 機能拡張システム及び機能拡張機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064334A (zh) * 2013-01-12 2013-04-24 鞍山钢铁集团公司 一种可编程控制器plc输出点的扩展方法及装置
CN105550156A (zh) * 2015-12-02 2016-05-04 浙江大华技术股份有限公司 一种时间同步的方法及装置

Also Published As

Publication number Publication date
JP5107152B2 (ja) 2012-12-26

Similar Documents

Publication Publication Date Title
US8301932B2 (en) Synchronising between clock domains
JP4808414B2 (ja) コンピュータシステム及びメモリシステム
JP2007133527A (ja) クロック信号生成回路、半導体集積回路及び分周率制御方法
JPH08123717A (ja) 半導体記憶装置
US9553595B2 (en) Clock operation method and circuit
JP2007200542A (ja) 半導体メモリ装置を装着したメモリモジュールを有するシステム
US7668022B2 (en) Integrated circuit for clock generation for memory devices
KR20080112943A (ko) 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법
KR20080112944A (ko) 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법
JP2007048022A (ja) 非同期バスインタフェース及びその処理方法
JP5107152B2 (ja) Cpu動作クロック同調式plcバスシステム
JP2012181724A (ja) クロック同期化回路及び半導体集積回路
JPH10143424A (ja) メモリシステム
US8438523B2 (en) Integrated circuit manufacturing method and semiconductor integrated circuit
JP2013145135A (ja) 半導体集積回路及びそのテスト方法
US7205815B2 (en) Method and integrated circuit apparatus for reducing simultaneously switching output
US8649241B2 (en) Memory system, memory controller, and synchronizing apparatus
JP2008041106A (ja) 半導体集積回路装置、クロック制御方法及びデータ転送制御方法
JP4952177B2 (ja) 記憶装置
JP2006072777A (ja) 半導体論理回路におけるクロック分配回路およびその方法
JP2003122625A (ja) インターフェース回路
JP4874139B2 (ja) 半導体集積回路
JP2006202172A (ja) バスタイミング制御回路
JP2008251060A (ja) 半導体記憶装置
KR100651888B1 (ko) 비동기 인터페이스 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees