JPH11288401A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH11288401A JPH11288401A JP8842598A JP8842598A JPH11288401A JP H11288401 A JPH11288401 A JP H11288401A JP 8842598 A JP8842598 A JP 8842598A JP 8842598 A JP8842598 A JP 8842598A JP H11288401 A JPH11288401 A JP H11288401A
- Authority
- JP
- Japan
- Prior art keywords
- module
- bus
- modules
- access
- external bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】外部ＩＯへのアクセス時間は最大構成を考慮し
たアクセス時間で固定されており、モジュールの実装形
態が小規模な時必要以上のアクセス時間がかかりプログ
ラマブルコントローラの全体的な処理時間が増大する。 【解決手段】バスコントローラにカウンタを設け、ウェ
イト数を設定するレジスタを設け、内部メモリにモジュ
ールの実装数に応じたウェイト数算出するためのテーブ
ルを設ける。
たアクセス時間で固定されており、モジュールの実装形
態が小規模な時必要以上のアクセス時間がかかりプログ
ラマブルコントローラの全体的な処理時間が増大する。 【解決手段】バスコントローラにカウンタを設け、ウェ
イト数を設定するレジスタを設け、内部メモリにモジュ
ールの実装数に応じたウェイト数算出するためのテーブ
ルを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラマブルコ
ントローラの外部バスアクセス時間の制御方法に関し、
特に外部バスに接続されたＩＯモジュール等の接続負荷
により外部バスアクセス時間を可変にするプログラマブ
ルコントローラに関する。
ントローラの外部バスアクセス時間の制御方法に関し、
特に外部バスに接続されたＩＯモジュール等の接続負荷
により外部バスアクセス時間を可変にするプログラマブ
ルコントローラに関する。
【０００２】
【従来の技術】従来、プログラマブルコントローラの外
部ＩＯアクセス時間は、プログラマブルコントローラに
実装可能なＩＯモジュールの最大構成を想定し、その構
成で十分にアクセス可能な時間を固定値として設定して
いた。
部ＩＯアクセス時間は、プログラマブルコントローラに
実装可能なＩＯモジュールの最大構成を想定し、その構
成で十分にアクセス可能な時間を固定値として設定して
いた。
【０００３】また、最近のプログラマブルコントローラ
には入力モジュール、出力モジュールに加え、高機能モ
ジュールと呼ばれるモジュールが用いられることがあ
る。この高機能モジュールには他のプログラマブルコン
トローラとの通信を行なうリンクモジュールや、モータ
の位置制御を行なう位置決めモジュール等、そのモジュ
ールで特定の処理を行なうモジュールが含まれる。この
高機能モジュールはＣＰＵモジュールからのアクセスが
可能なだけでなく、負荷を制御するためのマイコンから
もアクセスが可能となるように共有メモリを有してい
る。高機能モジュールの一つとしてリンクモジュールの
構成の例を図１１に示す。リンクモジュールは通信ＩＦ
部６４と、外部バスＩＦ部６２と、ＭＰＵ６０と、共有
メモリ６６とを備え、外部バスＩＦ部６２とＭＰＵ６０
と共有メモリ６６との間はバス６５で接続され、通信Ｉ
Ｆ部６４とＭＰＵ６０との間はバス６３で接続されてい
る。リンクモジュールのＭＰＵ６０が他のプログラマブ
ルコントローラに実装されているリンクモジュール（図
示せず）と通信ＩＦ部６４を介しデータを送受信し、共
有メモリ６６にお互いのデータを格納する。送受信処理
はリンクモジュール自体が常時行なっており、ＣＰＵモ
ジュール１０は外部バス４および外部バスＩＦ部６２を
介してこの共有メモリ６６をアクセスすることで他のプ
ログラマブルコントローラの最新のデータを参照でき
る。また、ＭＰＵ６０はその内部のメモリ（図示せず）
にのモジュールが何であるかを知らせるモジュール情報
を格納しており、この場合はモジュールがリンクモジュ
ールであることを示すコードが格納される。また、高機
能モジュールがリモートモジュールである場合はリモー
トモジュールであることを示すコードが格納されてい
る。
には入力モジュール、出力モジュールに加え、高機能モ
ジュールと呼ばれるモジュールが用いられることがあ
る。この高機能モジュールには他のプログラマブルコン
トローラとの通信を行なうリンクモジュールや、モータ
の位置制御を行なう位置決めモジュール等、そのモジュ
ールで特定の処理を行なうモジュールが含まれる。この
高機能モジュールはＣＰＵモジュールからのアクセスが
可能なだけでなく、負荷を制御するためのマイコンから
もアクセスが可能となるように共有メモリを有してい
る。高機能モジュールの一つとしてリンクモジュールの
構成の例を図１１に示す。リンクモジュールは通信ＩＦ
部６４と、外部バスＩＦ部６２と、ＭＰＵ６０と、共有
メモリ６６とを備え、外部バスＩＦ部６２とＭＰＵ６０
と共有メモリ６６との間はバス６５で接続され、通信Ｉ
Ｆ部６４とＭＰＵ６０との間はバス６３で接続されてい
る。リンクモジュールのＭＰＵ６０が他のプログラマブ
ルコントローラに実装されているリンクモジュール（図
示せず）と通信ＩＦ部６４を介しデータを送受信し、共
有メモリ６６にお互いのデータを格納する。送受信処理
はリンクモジュール自体が常時行なっており、ＣＰＵモ
ジュール１０は外部バス４および外部バスＩＦ部６２を
介してこの共有メモリ６６をアクセスすることで他のプ
ログラマブルコントローラの最新のデータを参照でき
る。また、ＭＰＵ６０はその内部のメモリ（図示せず）
にのモジュールが何であるかを知らせるモジュール情報
を格納しており、この場合はモジュールがリンクモジュ
ールであることを示すコードが格納される。また、高機
能モジュールがリモートモジュールである場合はリモー
トモジュールであることを示すコードが格納されてい
る。
【０００４】この高機能モジュールは更に、ＣＰＵモジ
ュールから共有メモリへのアクセス時に競合が発生した
場合、高機能モジュール側からＢＵＳＹを出力する手段
と、ＢＵＳＹが解除されるまでアクセスを延ばす手段と
を設けていた。
ュールから共有メモリへのアクセス時に競合が発生した
場合、高機能モジュール側からＢＵＳＹを出力する手段
と、ＢＵＳＹが解除されるまでアクセスを延ばす手段と
を設けていた。
【０００５】
【発明が解決しようとする課題】上記、従来の技術では
高機能モジュールに対するアクセスに関しては高機能モ
ジュール側からＢＵＳＹ＿Ｎを出力するため、その期間
アクセスを延ばすことが出来るが、通常のＩＯモジュー
ルの場合その手段がないため、最大構成を想定した固定
のアクセス時間でアクセスしていた。そのため、実装す
るモジュールの数が少ない場合でも必要以上のアクセス
時間がかかり、ＣＰＵの処理時間が低下する。
高機能モジュールに対するアクセスに関しては高機能モ
ジュール側からＢＵＳＹ＿Ｎを出力するため、その期間
アクセスを延ばすことが出来るが、通常のＩＯモジュー
ルの場合その手段がないため、最大構成を想定した固定
のアクセス時間でアクセスしていた。そのため、実装す
るモジュールの数が少ない場合でも必要以上のアクセス
時間がかかり、ＣＰＵの処理時間が低下する。
【０００６】本発明の目的は、実装されているモジュー
ルの負荷（数）を認識し、その負荷に応じた最適なアク
セス時間で外部ＩＯへアクセス可能なプログラマブルコ
ントローラを提供することを目的としている。
ルの負荷（数）を認識し、その負荷に応じた最適なアク
セス時間で外部ＩＯへアクセス可能なプログラマブルコ
ントローラを提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、メインプロセッサを有するＣＰＵモジュ
ールとこのＣＰＵモジュールにそれぞれ外部バスで接続
される入力モジュールと出力モジュールとを備えたプロ
グラマブルコントローラであって、ＣＰＵモジュールは
外部バスのアクセス時間を管理するカウンタを有するバ
スコントローラを備え、メインプロセッサはカウンタの
設定値をバスコントローラからの出力負荷から算出する
よう構成されたことを特徴とするものである。
に、本発明は、メインプロセッサを有するＣＰＵモジュ
ールとこのＣＰＵモジュールにそれぞれ外部バスで接続
される入力モジュールと出力モジュールとを備えたプロ
グラマブルコントローラであって、ＣＰＵモジュールは
外部バスのアクセス時間を管理するカウンタを有するバ
スコントローラを備え、メインプロセッサはカウンタの
設定値をバスコントローラからの出力負荷から算出する
よう構成されたことを特徴とするものである。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図１〜図
８を用いて詳細に説明する。本実施例のプログラマブル
コントローラは、図２に示されるようにＣＰＵモジュー
ル１０とこのＣＰＵモジュール１０にそれぞれ外部バス
４で接続される入力モジュール１１、１２と出力モジュ
ール１３、１４とを備えたプログラマブルコントローラ
である。本実施例ではさらに高機能モジュール１５、１
６と、図示していないが電源モジュールがＣＰＵモジュ
ール１０にそれぞれ外部バス４を介して接続される。高
機能モジュール１５、１６は例えば図１１に示されるよ
うなリンクモジュールが用いられる。これらのＣＰＵモ
ジュール１０、入力モジュール１１、１２、出力モジュ
ール１３、１４、高機能モジュール１５、１６および電
源モジュールはベース１７上のスロットに装着され、外
部バス４を介してＣＰＵモジュール１０と他の入力モジ
ュール１１、１２、出力モジュール１３、１４、高機能
モジュール１５、１６との間でのデータのやりとりが可
能となる。入力モジュール、出力モジュール、高機能モ
ジュール等の数が多い場合には、必要に応じて増設用の
ベース１８、１９を増設ケーブル４０を介して接続す
る。増設用のベース１８、１９は少なくとも一つ以上設
けられ、ベース１８、１９上の外部バス４１、４２にこ
れらの入力モジュール、出力モジュール、高機能モジュ
ール等を接続することにより実装できるモジュールの数
を最大構成まで増設可能である。
８を用いて詳細に説明する。本実施例のプログラマブル
コントローラは、図２に示されるようにＣＰＵモジュー
ル１０とこのＣＰＵモジュール１０にそれぞれ外部バス
４で接続される入力モジュール１１、１２と出力モジュ
ール１３、１４とを備えたプログラマブルコントローラ
である。本実施例ではさらに高機能モジュール１５、１
６と、図示していないが電源モジュールがＣＰＵモジュ
ール１０にそれぞれ外部バス４を介して接続される。高
機能モジュール１５、１６は例えば図１１に示されるよ
うなリンクモジュールが用いられる。これらのＣＰＵモ
ジュール１０、入力モジュール１１、１２、出力モジュ
ール１３、１４、高機能モジュール１５、１６および電
源モジュールはベース１７上のスロットに装着され、外
部バス４を介してＣＰＵモジュール１０と他の入力モジ
ュール１１、１２、出力モジュール１３、１４、高機能
モジュール１５、１６との間でのデータのやりとりが可
能となる。入力モジュール、出力モジュール、高機能モ
ジュール等の数が多い場合には、必要に応じて増設用の
ベース１８、１９を増設ケーブル４０を介して接続す
る。増設用のベース１８、１９は少なくとも一つ以上設
けられ、ベース１８、１９上の外部バス４１、４２にこ
れらの入力モジュール、出力モジュール、高機能モジュ
ール等を接続することにより実装できるモジュールの数
を最大構成まで増設可能である。
【０００９】入力モジュール１１、１２の構成例を図９
に示す。入力モジュール１１、１２は外部バス４に接続
される外部バスＩＦ部５２と、ステータスレジスタ５０
と、セレクタ５６を内部に備え、外部には端子台５４が
設けられる。ステータスレジスタ５０は１６ビットのレ
ジスタで内部には図１０に示すようにモジュール情報、
入出力点数の情報が格納される。モジュール情報はその
モジュールが何であるかを知らせる情報で、入力モジュ
ールの場合は入力モジュールであることを示すコードが
格納される。同様に、モジュールが出力モジュールの場
合は出力モジュールであることを示すコードがそれぞれ
格納される。セレクタ５６はバス５１、５３、５５を介
してそれぞれステータスレジスタ５０、外部バスＩＦ部
５２、端子台５４に接続される。また、セレクタ５６に
はコントロール信号線５７からコントロール信号が供給
されて外部バスＩＦ部５２を端子台５４またはステータ
スレジスタ５０に選択的に接続する。
に示す。入力モジュール１１、１２は外部バス４に接続
される外部バスＩＦ部５２と、ステータスレジスタ５０
と、セレクタ５６を内部に備え、外部には端子台５４が
設けられる。ステータスレジスタ５０は１６ビットのレ
ジスタで内部には図１０に示すようにモジュール情報、
入出力点数の情報が格納される。モジュール情報はその
モジュールが何であるかを知らせる情報で、入力モジュ
ールの場合は入力モジュールであることを示すコードが
格納される。同様に、モジュールが出力モジュールの場
合は出力モジュールであることを示すコードがそれぞれ
格納される。セレクタ５６はバス５１、５３、５５を介
してそれぞれステータスレジスタ５０、外部バスＩＦ部
５２、端子台５４に接続される。また、セレクタ５６に
はコントロール信号線５７からコントロール信号が供給
されて外部バスＩＦ部５２を端子台５４またはステータ
スレジスタ５０に選択的に接続する。
【００１０】図３に示すように、ＣＰＵモジュール１０
はメインプロセッサとしてのＭＰＵ１と、外部バス４へ
のアクセスを行なうバスコントローラ３と、システムプ
ログラムが格納されるシステムメモリ５と、ユーザプロ
グラムが格納されるプログラムメモリ６と、内部データ
が格納されるデータメモリ７とＭＰＵ１及びバスコント
ローラ３にクロックを供給する発振器８から構成され
る。ＭＰＵ１はローカルバス２を介してバスコントロー
ラ３と、システムメモリ５と、プログラムメモリ６とに
接続される。図１に示すように、バスコントローラ３は
内部状態を示す内部ステート３０と、内部ステート３０
の状態を参照し外部バス４とのインタフェースを行なう
外部バスＩＦ部３１と、内部ステート３０の状態を参照
しローカルバス２とのインタフェースを行なうローカル
バスＩＦ部３２と、アクセスのための待ち時間を設定す
るためのウェイト（ｗａｉｔ）数をカウントするウェイ
トカウンタ３３と、ＭＰＵ１により設定されたウエイト
数が格納されるとともにバスコントローラ３からはこの
データの参照のみが可能なウェイト数設定レジスタ３４
と、ウェイトカウンタ３３の値とウェイト数設定レジス
タ３４の値を常時比較し、比較結果を内部ステート３０
に反映させる比較器３５から構成される。バスコントロ
ーラ３はＭＰＵ１と外部バス４とのインターフェースを
行い、ＭＰＵ１からのアクセスに対し外部バス４のアク
セスタイミングを制御する。ＭＰＵ１はこのアクセス時
間からバスコントローラ３内のウェイト数設定レジスタ
３４に格納すべき設定値を算出し、この設定値をウエイ
ト数設定レジスタ３４に格納する。バスコントローラ３
は外部バス４へアクセスする時、あるタイミングで内部
に設けられるウェイトカウンタ３３を１ずつカウントア
ップしそのカウント値がウェイト数設定レジスタ３４に
格納されているウェイト数になるまで外部バス４の状態
を保持する。これにより外部バス４に実装されている入
力モジュール１１、１２、出力モジュール１３、１４等
の負荷に対し最適なアクセス時間を算出しアクセス可能
となる。すなわち、バスコントローラ３はウェイトカウ
ンタ３３により外部バス４のアクセス時間を管理する機
能を有する。
はメインプロセッサとしてのＭＰＵ１と、外部バス４へ
のアクセスを行なうバスコントローラ３と、システムプ
ログラムが格納されるシステムメモリ５と、ユーザプロ
グラムが格納されるプログラムメモリ６と、内部データ
が格納されるデータメモリ７とＭＰＵ１及びバスコント
ローラ３にクロックを供給する発振器８から構成され
る。ＭＰＵ１はローカルバス２を介してバスコントロー
ラ３と、システムメモリ５と、プログラムメモリ６とに
接続される。図１に示すように、バスコントローラ３は
内部状態を示す内部ステート３０と、内部ステート３０
の状態を参照し外部バス４とのインタフェースを行なう
外部バスＩＦ部３１と、内部ステート３０の状態を参照
しローカルバス２とのインタフェースを行なうローカル
バスＩＦ部３２と、アクセスのための待ち時間を設定す
るためのウェイト（ｗａｉｔ）数をカウントするウェイ
トカウンタ３３と、ＭＰＵ１により設定されたウエイト
数が格納されるとともにバスコントローラ３からはこの
データの参照のみが可能なウェイト数設定レジスタ３４
と、ウェイトカウンタ３３の値とウェイト数設定レジス
タ３４の値を常時比較し、比較結果を内部ステート３０
に反映させる比較器３５から構成される。バスコントロ
ーラ３はＭＰＵ１と外部バス４とのインターフェースを
行い、ＭＰＵ１からのアクセスに対し外部バス４のアク
セスタイミングを制御する。ＭＰＵ１はこのアクセス時
間からバスコントローラ３内のウェイト数設定レジスタ
３４に格納すべき設定値を算出し、この設定値をウエイ
ト数設定レジスタ３４に格納する。バスコントローラ３
は外部バス４へアクセスする時、あるタイミングで内部
に設けられるウェイトカウンタ３３を１ずつカウントア
ップしそのカウント値がウェイト数設定レジスタ３４に
格納されているウェイト数になるまで外部バス４の状態
を保持する。これにより外部バス４に実装されている入
力モジュール１１、１２、出力モジュール１３、１４等
の負荷に対し最適なアクセス時間を算出しアクセス可能
となる。すなわち、バスコントローラ３はウェイトカウ
ンタ３３により外部バス４のアクセス時間を管理する機
能を有する。
【００１１】図４に実装ＩＯテーブルの内容を示す。こ
の実装ＩＯテーブルはモジュールが実装可能な各スロッ
トに対しどのモジュールが実装されているかを認識する
ためのテーブルである。設定方法はユーザがプログラマ
ブルコントローラを起動前に実装ＩＯテーブルに設定す
るか、あるいはＭＰＵ１がウェイト数設定レジスタにベ
ースに設けられているスロットの数を最大値としてデフ
ォルトで設定後各スロットにアクセスして装着されたモ
ジュールの数を調べてデフォルトの値を補正してテーブ
ルに設定する。デフォルト値を正式な値に補正するに
は、１つの方法としては各モジュールにあるモジュール
毎の固有情報が格納されているステータスレジスタ５０
からそのモジュールが何であるかを示すモジュール情報
を読み出してどのモジュールがいくつあるかを算出して
設定する方法があり、他の方法として各スロットにアク
セスして応答の有無でモジュールの有無を判別して応答
の数を計数することによりモジュールの数を算出して設
定する方法がある。上記のようにユーザがプログラマブ
ルコントローラを起動前に実装ＩＯテーブルに設定しな
い場合には、ＭＰＵ１はプログラムメモリ６に格納され
ているユーザプログラムを実行する前に図４に示す実装
ＩＯテーブルを作成する。これをもとに図５に示すウェ
イト数設定テーブルを参照し、バスコントローラ３内の
ウェイト数設定レジスタ３４に格納する。ウェイト数設
定テーブルは図５（ａ）に示すように実装されるモジュ
ールの数（この場合は実装数５毎に区切っている）によ
り参照するテーブルを変更する方法や、増設ベースが接
続されるとバスコントローラ３の出力負荷が増加するた
め、図５（ｂ）に示すように増設ベースの有無により参
照するテーブルを変更する方法、あるいは上記２つの方
法を組み合わせた方法等がある。上記のようにメインプ
ロセッサＭＰＵ１は外部バス４に実装されているモジュ
ールの数を認識し、それに従って外部バス４のアクセス
時間の算出を行う。すなわち、ＭＰＵ１はウエイトカウ
ンタ３３の設定値をバスコントローラからの出力負荷で
ある外部バス４に実装されているモジュールの数から算
出する。
の実装ＩＯテーブルはモジュールが実装可能な各スロッ
トに対しどのモジュールが実装されているかを認識する
ためのテーブルである。設定方法はユーザがプログラマ
ブルコントローラを起動前に実装ＩＯテーブルに設定す
るか、あるいはＭＰＵ１がウェイト数設定レジスタにベ
ースに設けられているスロットの数を最大値としてデフ
ォルトで設定後各スロットにアクセスして装着されたモ
ジュールの数を調べてデフォルトの値を補正してテーブ
ルに設定する。デフォルト値を正式な値に補正するに
は、１つの方法としては各モジュールにあるモジュール
毎の固有情報が格納されているステータスレジスタ５０
からそのモジュールが何であるかを示すモジュール情報
を読み出してどのモジュールがいくつあるかを算出して
設定する方法があり、他の方法として各スロットにアク
セスして応答の有無でモジュールの有無を判別して応答
の数を計数することによりモジュールの数を算出して設
定する方法がある。上記のようにユーザがプログラマブ
ルコントローラを起動前に実装ＩＯテーブルに設定しな
い場合には、ＭＰＵ１はプログラムメモリ６に格納され
ているユーザプログラムを実行する前に図４に示す実装
ＩＯテーブルを作成する。これをもとに図５に示すウェ
イト数設定テーブルを参照し、バスコントローラ３内の
ウェイト数設定レジスタ３４に格納する。ウェイト数設
定テーブルは図５（ａ）に示すように実装されるモジュ
ールの数（この場合は実装数５毎に区切っている）によ
り参照するテーブルを変更する方法や、増設ベースが接
続されるとバスコントローラ３の出力負荷が増加するた
め、図５（ｂ）に示すように増設ベースの有無により参
照するテーブルを変更する方法、あるいは上記２つの方
法を組み合わせた方法等がある。上記のようにメインプ
ロセッサＭＰＵ１は外部バス４に実装されているモジュ
ールの数を認識し、それに従って外部バス４のアクセス
時間の算出を行う。すなわち、ＭＰＵ１はウエイトカウ
ンタ３３の設定値をバスコントローラからの出力負荷で
ある外部バス４に実装されているモジュールの数から算
出する。
【００１２】バスコントローラ３は内部ステートでロー
カルバス２側のインタフェース及び外部バス４側のイン
タフェースが定義され、各バスの詳細な信号は明記しな
いがこの内部ステート３０のデコードで作成される。内
部ステート３０にはバスコントローラ３が何もアクセス
を行なわない“Ｉｄｌｅ”と、バスコントローラ３が外
部バス４へのアクセスを行なう“Ｓｔ１”，“Ｓｔ
２“，”Ｓｔ３“，”Ｓｔ４“，”Ｓｔｗ“からな
る。”Ｓｔ２“から”Ｓｔ３“の間に”Ｓｔｗ“が挿入
される。“Ｓｔｗ”の挿入条件はウェイトカウンタ３３
とウェイト数設定レジスタ３４の値を比較器３５で比較
した結果出力されるＣＭＰ＿ＲＤＹが“０”か、アクセ
ス先のモジュールから出力されるＢＵＳＹ＿Ｎが“０”
の時に挿入され、ＣＭＰ＿ＲＤＹ及びＢＵＳＹ＿Ｎが
“１”になるまでその状態を保持する。同じように外部
バス４の状態も保持したままとなる。尚、内部ステート
３０の状態は説明のため６種のステートに分類している
が、バスのアクセスに合せて更に分類しても構わない。
カルバス２側のインタフェース及び外部バス４側のイン
タフェースが定義され、各バスの詳細な信号は明記しな
いがこの内部ステート３０のデコードで作成される。内
部ステート３０にはバスコントローラ３が何もアクセス
を行なわない“Ｉｄｌｅ”と、バスコントローラ３が外
部バス４へのアクセスを行なう“Ｓｔ１”，“Ｓｔ
２“，”Ｓｔ３“，”Ｓｔ４“，”Ｓｔｗ“からな
る。”Ｓｔ２“から”Ｓｔ３“の間に”Ｓｔｗ“が挿入
される。“Ｓｔｗ”の挿入条件はウェイトカウンタ３３
とウェイト数設定レジスタ３４の値を比較器３５で比較
した結果出力されるＣＭＰ＿ＲＤＹが“０”か、アクセ
ス先のモジュールから出力されるＢＵＳＹ＿Ｎが“０”
の時に挿入され、ＣＭＰ＿ＲＤＹ及びＢＵＳＹ＿Ｎが
“１”になるまでその状態を保持する。同じように外部
バス４の状態も保持したままとなる。尚、内部ステート
３０の状態は説明のため６種のステートに分類している
が、バスのアクセスに合せて更に分類しても構わない。
【００１３】まず、ウェイト数を設定しない場合の外部
バス４へのアクセスタイミングを図６に示す。ＭＰＵ１
がローカルバス２、バスコントローラ３を介し入力モジ
ュール１１、１２へのアクセスを開始すると、バスコン
トローラ３の内部ステート３０は次のクロックの立ち上
がりから“Ｓｔ１”となりバスコントローラ３が外部バ
ス４へのアクセスを開始する。同時にバスコントローラ
３はＭＰＵ１に対しアクセスをウェイトさせるためのＷ
ＡＩＴ＿Ｎを“０”にする。これにより内部ステート３
０は次のクロックの立ち上がりで“Ｓｔ２”に遷移し、
その次のクロックの立ち上がりでＢＵＳＹ＿Ｎ，ＣＭＰ
＿ＲＤＹ共“１”であるため“Ｓｔ３”に遷移する。同
時にバスコントローラ３はＷＡＩＴ＿Ｎを“１”とし、
ＭＰＵ１に対しアクセスの終了を知らせる。以降クロッ
クの立ち上がりが来るたびに内部ステートが“Ｓｔ４”
から“Ｉｄｌｅ”になる。同時にローカルバス２もアク
セスが終了する。次に高機能モジュール１５、１６の共
有メモリアクセスを実行する。本アクセスも入力モジュ
ールの場合と同様に“Ｓｔ１”から外部アクセスを開始
し、“Ｓｔ２”の時点でＢＵＳＹ＿Ｎが“０”であるた
め“Ｓｔｗ”に遷移する。以降ＢＵＳＹ＿Ｎが“１”に
なるまで“Ｓｔｗ”を保持し、その後“Ｓｔ３”，“Ｓ
ｔ４”と遷移し外部バスアクセスを終了する。
バス４へのアクセスタイミングを図６に示す。ＭＰＵ１
がローカルバス２、バスコントローラ３を介し入力モジ
ュール１１、１２へのアクセスを開始すると、バスコン
トローラ３の内部ステート３０は次のクロックの立ち上
がりから“Ｓｔ１”となりバスコントローラ３が外部バ
ス４へのアクセスを開始する。同時にバスコントローラ
３はＭＰＵ１に対しアクセスをウェイトさせるためのＷ
ＡＩＴ＿Ｎを“０”にする。これにより内部ステート３
０は次のクロックの立ち上がりで“Ｓｔ２”に遷移し、
その次のクロックの立ち上がりでＢＵＳＹ＿Ｎ，ＣＭＰ
＿ＲＤＹ共“１”であるため“Ｓｔ３”に遷移する。同
時にバスコントローラ３はＷＡＩＴ＿Ｎを“１”とし、
ＭＰＵ１に対しアクセスの終了を知らせる。以降クロッ
クの立ち上がりが来るたびに内部ステートが“Ｓｔ４”
から“Ｉｄｌｅ”になる。同時にローカルバス２もアク
セスが終了する。次に高機能モジュール１５、１６の共
有メモリアクセスを実行する。本アクセスも入力モジュ
ールの場合と同様に“Ｓｔ１”から外部アクセスを開始
し、“Ｓｔ２”の時点でＢＵＳＹ＿Ｎが“０”であるた
め“Ｓｔｗ”に遷移する。以降ＢＵＳＹ＿Ｎが“１”に
なるまで“Ｓｔｗ”を保持し、その後“Ｓｔ３”，“Ｓ
ｔ４”と遷移し外部バスアクセスを終了する。
【００１４】次にウェイト数設定レジスタに設定値
“４”が設定されている場合の入力モジュール１１、１
２へのアクセスのタイミングを図７に示す。ＭＰＵ１が
ローカルバス２、バスコントローラ３を介し入力モジュ
ール１１、１２へのアクセスを開始すると、バスコント
ローラ３の内部ステート３０は次のクロックの立ち上が
りから“Ｓｔ１”となりバスコントローラ３が外部バス
４へのアクセスを開始する。内部ステート３０が“Ｓｔ
２”となった時点でＣＭＰ＿ＲＤＹが“０”であるた
め、“Ｓｔｗ”へと遷移しウェイトカウンタ３３をクロ
ックの立ち上がり毎に更新する。その後ＣＭＰ＿ＲＤＹ
が“１”になったらウエイトカウンタ３３の更新はや
め、内部ステート３０は“Ｓｔ３”に遷移する。ウエイ
トカウンタ３３のリセットは電源立上げ時及び外部バス
４へのアクセス終了時に行われる。
“４”が設定されている場合の入力モジュール１１、１
２へのアクセスのタイミングを図７に示す。ＭＰＵ１が
ローカルバス２、バスコントローラ３を介し入力モジュ
ール１１、１２へのアクセスを開始すると、バスコント
ローラ３の内部ステート３０は次のクロックの立ち上が
りから“Ｓｔ１”となりバスコントローラ３が外部バス
４へのアクセスを開始する。内部ステート３０が“Ｓｔ
２”となった時点でＣＭＰ＿ＲＤＹが“０”であるた
め、“Ｓｔｗ”へと遷移しウェイトカウンタ３３をクロ
ックの立ち上がり毎に更新する。その後ＣＭＰ＿ＲＤＹ
が“１”になったらウエイトカウンタ３３の更新はや
め、内部ステート３０は“Ｓｔ３”に遷移する。ウエイ
トカウンタ３３のリセットは電源立上げ時及び外部バス
４へのアクセス終了時に行われる。
【００１５】次にウェイト数設定レジスタ３４に設定値
“４”が設定されている場合の高機能モジュール１５、
１６へのアクセスのタイミングを図８に示す。ＭＰＵ１
がローカルバス２を介しバスコントローラ３に対し高機
能モジュール１５、１６へのアクセスを開始すると、バ
スコントローラ３の内部ステート３０は次のクロックの
立ち上がりから“Ｓｔ１”となりバスコントローラ３が
外部バス４へのアクセスを開始する。内部ステート３０
が“Ｓｔ２”となった時点でＣＭＰ＿ＲＤＹが“０”で
あるため、“Ｓｔｗ”へと遷移しウェイトカウンタ３３
をクロックの立ち上がり毎に更新する。その後ＣＭＰ＿
ＲＤＹが“１”になったらウエイトカウンタ３３の更新
はやめる。一方ＢＵＳＹ＿Ｎがまだ“０”であるため、
内部ステート３０は“Ｓｔｗ”を保持し、“１”となっ
た時点で“Ｓｔ３”に遷移する。その後クロックの立ち
上がり毎に“Ｓｔ４”，“Ｉｄｌｅ”と遷移し、ウェイ
トカウンタ３３もクリアされる。
“４”が設定されている場合の高機能モジュール１５、
１６へのアクセスのタイミングを図８に示す。ＭＰＵ１
がローカルバス２を介しバスコントローラ３に対し高機
能モジュール１５、１６へのアクセスを開始すると、バ
スコントローラ３の内部ステート３０は次のクロックの
立ち上がりから“Ｓｔ１”となりバスコントローラ３が
外部バス４へのアクセスを開始する。内部ステート３０
が“Ｓｔ２”となった時点でＣＭＰ＿ＲＤＹが“０”で
あるため、“Ｓｔｗ”へと遷移しウェイトカウンタ３３
をクロックの立ち上がり毎に更新する。その後ＣＭＰ＿
ＲＤＹが“１”になったらウエイトカウンタ３３の更新
はやめる。一方ＢＵＳＹ＿Ｎがまだ“０”であるため、
内部ステート３０は“Ｓｔｗ”を保持し、“１”となっ
た時点で“Ｓｔ３”に遷移する。その後クロックの立ち
上がり毎に“Ｓｔ４”，“Ｉｄｌｅ”と遷移し、ウェイ
トカウンタ３３もクリアされる。
【００１６】本実施例によれば，実装されるＩＯモジュ
ール等の負荷(数)によって最適なウェイト数を算出し、
これに従ってアクセス時間が決定されるためプログラマ
ブルコントローラの全体性能が向上する。
ール等の負荷(数)によって最適なウェイト数を算出し、
これに従ってアクセス時間が決定されるためプログラマ
ブルコントローラの全体性能が向上する。
【００１７】
【発明の効果】本発明によれば、実装されているモジュ
ールの負荷（数）を認識し、その負荷に応じた最適なア
クセス時間で外部ＩＯへアクセス可能なプログラマブル
コントローラを得ることができる。
ールの負荷（数）を認識し、その負荷に応じた最適なア
クセス時間で外部ＩＯへアクセス可能なプログラマブル
コントローラを得ることができる。
【図１】本発明の一実施例におけるプログラマブルコン
トローラのバスコントローラの構成を示すブロック図で
ある。
トローラのバスコントローラの構成を示すブロック図で
ある。
【図２】本発明の一実施例におけるプログラマブルコン
トローラの構成を示すブロック図である。
トローラの構成を示すブロック図である。
【図３】本発明の一実施例におけるプログラマブルコン
トローラのＣＰＵモジュールの構成を示すブロック図で
ある。
トローラのＣＰＵモジュールの構成を示すブロック図で
ある。
【図４】本発明の一実施例におけるプログラマブルコン
トローラの実装ＩＯテーブルを示す図である。
トローラの実装ＩＯテーブルを示す図である。
【図５】本発明の一実施例におけるプログラマブルコン
トローラのウェイト数設定テーブルを示す図で、同図
（ａ）は実装されるモジュールの数毎に設定値を区切っ
た例を示す図、同図（ｂ）は増設ベースの数毎に設定値
を区切った例を示す図である。
トローラのウェイト数設定テーブルを示す図で、同図
（ａ）は実装されるモジュールの数毎に設定値を区切っ
た例を示す図、同図（ｂ）は増設ベースの数毎に設定値
を区切った例を示す図である。
【図６】本発明の一実施例におけるプログラマブルコン
トローラのウェイト数を設定しない場合の外部バスアク
セスタイミングを示す図である。
トローラのウェイト数を設定しない場合の外部バスアク
セスタイミングを示す図である。
【図７】本発明の一実施例におけるプログラマブルコン
トローラのウェイト数設定レジスタに設定値“４”が設
定されている場合の入出力モジュールアクセスのタイミ
ングを示す図である。
トローラのウェイト数設定レジスタに設定値“４”が設
定されている場合の入出力モジュールアクセスのタイミ
ングを示す図である。
【図８】本発明の一実施例におけるプログラマブルコン
トローラのウェイト数設定レジスタに設定値“４”が設
定されている場合の高機能モジュールアクセスのタイミ
ングを示す図である。
トローラのウェイト数設定レジスタに設定値“４”が設
定されている場合の高機能モジュールアクセスのタイミ
ングを示す図である。
【図９】本発明の一実施例におけるプログラマブルコン
トローラの入力モジュールの構成を示すブロック図であ
る。
トローラの入力モジュールの構成を示すブロック図であ
る。
【図１０】本発明の一実施例におけるプログラマブルコ
ントローラの入力モジュールのステータスレジスタを示
す図である。
ントローラの入力モジュールのステータスレジスタを示
す図である。
【図１１】本発明の一実施例におけるプログラマブルコ
ントローラの高機能モジュールの一種であるリンクモジ
ュールの構成を示すブロック図である。
ントローラの高機能モジュールの一種であるリンクモジ
ュールの構成を示すブロック図である。
１：メインプロセッサ、２：ローカルバス、３：バスコ
ントローラ、４：外部バス、５：システムメモリ、６プ
ログラムメモリ、７：データメモリ、８：発振器、１
０：ＣＰＵモジュール、１１、１２：入力モジュール、
１３、１４：出力モジュール、１５、１６：高機能モジ
ュール、１７、１８、１９：ベース、３０：内部ステー
ト、３１：外部バスＩＦ部、３２：ローカルバスＩＦ
部、３３：ウエイトカウンタ、３４：ウエイト数設定レ
ジスタ、３５：比較器、５０：ステータスレジスタ、６
６：共有メモリ。
ントローラ、４：外部バス、５：システムメモリ、６プ
ログラムメモリ、７：データメモリ、８：発振器、１
０：ＣＰＵモジュール、１１、１２：入力モジュール、
１３、１４：出力モジュール、１５、１６：高機能モジ
ュール、１７、１８、１９：ベース、３０：内部ステー
ト、３１：外部バスＩＦ部、３２：ローカルバスＩＦ
部、３３：ウエイトカウンタ、３４：ウエイト数設定レ
ジスタ、３５：比較器、５０：ステータスレジスタ、６
６：共有メモリ。
Claims (3)
- 【請求項１】メインプロセッサを有するＣＰＵモジュー
ルとこのＣＰＵモジュールにそれぞれ外部バスで接続さ
れる入力モジュールと出力モジュールとを備えたプログ
ラマブルコントローラであって、上記ＣＰＵモジュール
は外部バスのアクセス時間を管理するカウンタを有する
バスコントローラを備え、上記メインプロセッサは上記
カウンタの設定値を上記バスコントローラからの出力負
荷から算出するよう構成されたことを特徴とするプログ
ラマブルコントローラ。 - 【請求項２】上記ＣＰＵモジュールと上記入力モジュー
ルと上記出力モジュールとが実装されるベースを備え、
上記メインプロセッサは上記カウンタの設定値を上記ベ
ースに実装されているモジュールの数から算出すること
を特徴とする請求項１記載のプログラマブルコントロー
ラ。 - 【請求項３】少なくとも上記入力モジュールおよび上記
出力モジュールとが実装されて上記ＣＰＵモジュールと
外部バスを介して接続されるベースを１つ以上備え、上
記メインプロセッサは上記カウンタの設定値を上記ベー
スの数から算出することを特徴とする請求項１記載のプ
ログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08842598A JP3930964B2 (ja) | 1998-04-01 | 1998-04-01 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08842598A JP3930964B2 (ja) | 1998-04-01 | 1998-04-01 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11288401A true JPH11288401A (ja) | 1999-10-19 |
| JP3930964B2 JP3930964B2 (ja) | 2007-06-13 |
Family
ID=13942439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08842598A Expired - Lifetime JP3930964B2 (ja) | 1998-04-01 | 1998-04-01 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3930964B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386902B1 (ko) * | 1999-12-22 | 2003-06-12 | 닛폰 덴키(주) | 외부 버스 제어 장치 |
| JP2010003039A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | Ｃｐｕ動作クロック同調式ｐｌｃバスシステム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5307561B2 (ja) | 2009-01-07 | 2013-10-02 | 株式会社フジクラ | モジュール連接システム |
-
1998
- 1998-04-01 JP JP08842598A patent/JP3930964B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386902B1 (ko) * | 1999-12-22 | 2003-06-12 | 닛폰 덴키(주) | 외부 버스 제어 장치 |
| JP2010003039A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | Ｃｐｕ動作クロック同調式ｐｌｃバスシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3930964B2 (ja) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7650274B2 (en) | Microcomputer logic development system | |
| JPH0677249B2 (ja) | マイクロコンピュータ | |
| JPH10507019A (ja) | ステートマシンを用いたマイクロプロセッサプログラミングのための一体型構造及びその回路基板の組み立て方法 | |
| KR920004416B1 (ko) | 개량된 통신제어장치에 사용된 데이타 처리장치 | |
| US20020178310A1 (en) | USB transmission control circuit | |
| US6721810B2 (en) | Universal controller expansion module system, method and apparatus | |
| CN111782027B (zh) | Ddr存储器运行频率调整方法及装置 | |
| JPH11288401A (ja) | プログラマブルコントローラ | |
| JP2734246B2 (ja) | パイプラインバス | |
| JP3477306B2 (ja) | 拡張入出力インターフェイス | |
| JP2004094945A (ja) | ホストと、ホストよりも大きなレイテンシを有するスレーブデバイス間のインタフェース | |
| US20060206644A1 (en) | Method of hot switching data transfer rate on bus | |
| US20040123006A1 (en) | Process and apparatus for managing use of a peripheral bus among a plurality of controllers | |
| JP3164851B2 (ja) | 空気調和機のアドレス設定装置 | |
| KR100429258B1 (ko) | 라우터에서 확장 가능한 메모리 인터페이스 구조 및구성정보 설정방법 | |
| JP7310695B2 (ja) | 通信システム | |
| JP3267110B2 (ja) | マイクロコンピュータのデータ転送装置 | |
| JP2508038B2 (ja) | プログラマブル・コントロ−ラ | |
| JP2743780B2 (ja) | 分散処理装置 | |
| JP2000322376A (ja) | バスインターフェース変換回路 | |
| CN115729863A (zh) | 数据传输方法、装置、电子设备及介质 | |
| JP2003022247A (ja) | 半導体装置 | |
| JPH06216909A (ja) | プログラマブルコントローラ | |
| JPH03141450A (ja) | 周辺装置 | |
| JPH03250968A (ja) | 入出力機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040206 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040206 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |