JPH03141450A - 周辺装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、マイコン周辺ＬＳＩにおけるレジスタ設定方
式さらにはＦＩＦＯ（ファーストイン・ファーストアウ
トメモリ）を用いたレジスタ設定方式に適用して特に有
効な技術に関し、例えばシリアル通信用ＬＳＩに利用し
て有効な技術に関する。

［従来の技術］ 従来、ＣＲＴコントローラやＤＭＡコントローラその他
マイコン周辺コントローラＬＳＩは、ＣＰＵがアクセス
可能な多数のレジスタを有している。また、コントロー
ラＬＳＩの中にはＣＰＵから与えられるコマンドやレジ
スタの設定値を予め複数個ストックしておくＦＩＦＯが
設けられているものがある。

このようなＦＩＦＯを有するコントローラＬＳＩにおい
ては、ＣＰＵが予め複数のコマンドをＦＩＦＯに設定し
ておくと、内部では１つのコマンド処理を終了するごと
にＦＩＦＯから次のコマンドを読み出してコマンドレジ
スタに転送するようにされていた（■日立製作所、昭和
５９年６月発行、ｒＨＤ６３４８４　　ＡＣＲＴＣユー
ザーズマニュアル」第２４頁〜第２５頁参照）。

［発明が解決しようとする課題］ ＦＩＦＯ経出でレジスタの設定を行なう従来のコントロ
ーラＬＳＩにあっては、同一処理を繰返し実行する場合
にも、処理の度にＣＰＵがいちいちコマンドとパラメー
タをレジスタに設定し直さなければならない。そのため
ＣＰＵの負担が大きく、スループットが十分に向上され
ないという問題点があった。

この発明の目的は、ＣＰｔＪによって設定可能な複数の
レジスタを有するマイコン周辺ＬＳＩにおいて、レジス
タに同一のデータを繰り返し設定する際のＣＰＵの負担
を軽減し、もってシステムのスループットの向上を図る
ことができるようなレジスタ設定方式を提供することに
ある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、複数のレジスタを有するマイコン周辺ＬＳＩ
において、レジスタに設定されるコマンドやデータを予
めストック可能なＦＩＦＯを設けるとともに、このＦＩ
ＦＯにコマンドやデータを格納したり、ＦＩＦＯからレ
ジスタへデータを転送するコマンドを用意し、使用頻度
の高いコマンドおよびデータは予めＦＩＦＯに格納して
おいて一つのコマンドのみでＦＩＦＯからレジスタへ設
定できるようにするものである。

［作用］ 上記した手段によれば頻度の高いコマンドおよびデータ
に関しては、最初にＦＩＦＯに設定さえしておけばあと
は周辺ＬＳＩ内部で自動的にレジスタへの設定が可能と
なりＣＰＵによるレジスタの設定回数を減らしてＣＰＵ
の負担を軽減し、システムのスループットを向上させる
という上記目的を達成することができる。

［実施例］ 第１図には、本発明をシリアル通信用ＬＳＩに適用した
場合の一実施例が示されている。

特に制限されないが、図中−点鎖線Ａで囲まれた各回路
ブロックは単結晶シリコン基板のような一個の半導体チ
ップ上において形成される。

この実施例の通信用ＬＳＩは、シリアルデータの送受信
部１０と制御部２０等により構成されている。

送受信部１０は、送信データをシリアルデータに変換し
たり受信データをパラレルデータに変換するシフトレジ
スタ１１や送信データ、のＣＲＣコード（誤り訂正符号
）を形成したり受信データのＣＲＣコードをチエツクし
たりするＣＲＣ計算器１２、送受信データが格納される
データＰＩＦ０１３等から構成されている。上記データ
ＦＩＦＯ１３はインタフェース回路１４を介して外部の
データバスＤＢに接続され、ＤＭＡコントローラにより
メモリＭＥＭ内の送信したいデータをデータＰＩＦＯ１
３に転送したり、受信したデータをデータＦＩＦＯＩ３
からメモリＭＥＭへ転送したすできるようになっている
。

制御部２０はＣＰＵから供給されるコマンドが設定され
るコマンドレジスタ２１、モードレジスタやピットレー
トレジスタ、コントロールレジスタ等の各種レジスタ群
２２、コマンドレジスタ２１に設定されたコマンドを解
読してレジスタ群２２の設定値に応じて送受信部１０を
所定の手順で動作させる制御信号を発生するシーケンサ
２３等により構成されている。

この実施例では、ＣＰＵから供給されるアドレスやコマ
ンドおよびレジスタ設定データを複数個格納可能なレジ
スタ設定用ＦＩＦＯ２４が設けられている。

また、このレジスタ設定用ＦＩＦＯ２４にデータを格納
するためのコマンドとＦＩＦＯ２４からデータを読み出
して制御部２ｏ内のレジスタに設定するためのコマンド
が新たに用意され、シーケンサ２３にはそのコマンドを
解読して、レジスタ設定用ＦＩＦＯ２４を制御する信号
を発生する機能が設けられている。

従って、本実施例の通信用ＬＳＩを有するシステムにお
いて、例えば調歩同期式８ビツトキヤラクタ送信（以下
、調歩式送信と称する）が最も使用回数の多い動作モー
ドである場合には、ＣＰＵはシステムの立上り時もしく
は最初の調歩式送信の際に、ＣＰＵが先ず外部よりコマ
ンドレジスタ２１をアドレス指定して、そこにＦＩＦＯ
格納開始コマンドを設定する。このコマンドには設定デ
ータ数も含ませてもよい。続いてＣＰＵは適当なタイミ
ングでレジスタの指定アドレスと設定データ（コマンド
を含む）とを出力する。すると、通信用ＬＳＩはコマン
ドレジスタ２１に設定された格納開始コマンドを解読し
てＦＩＦＯ２４を設定データ数分だけ動作させ、ＣＰＵ
より出力される指定アドレスと設定データをＦＩＦＯ２
４に次々と取り込ませる。

ＦＩＦＯ２４への格納が終了した後、ＣＰＵがＦＩＦＯ
読み出しコマンドを発行し、そのコマンドがコマンドレ
ジスタ２１に設定されると制御部２０はそのコマンドを
解読してＦＩＦＯ２４からアドレスとデータを読み出し
て、そのアドレスの示すレジスタに読み出したデータを
設定していく。

ＦＩＦＯ２４から読み出されたコマンド及びデータが制
御部２０内のレジスタに設定されると、制御部２０に設
定されたコマンドに対応する処理（ここでは調歩式送信
）を開始する。これとともに制御部２０はＦＩＦＯ２４
の入口を開いて、ＦＩＦＯの出口から内部アドレスバス
３１および内部データバス３２上に出力されたアドレス
とデータを再びＦＩＦＯ２４に取り込ませる。

これによって、再び使用回数の多い動作モードを実行す
る場合のコマンドとレジスタ設定データがＦＩＦＯ２４
内に格納される。

その結果、ＣＰＵは一部ＦＩＦＯ２４に設定すると、そ
の動作モードを実行したいときはＦｒＦ○読出しコマン
ドを発行しさえすれば、通信用ＬＳＩの側で自動的にレ
ジスタの設定を行なってそのモードに移行し、処理を開
始するようになる。

なお、上記実施例では、使用回数の多い動作モードを実
行するのに必要なレジスタ設定データをＦＩＦＯ２４に
格納するとしたが、ＦＩＦＯの代わりにＲＡＭを使用す
るようにしてもよい。その場合、通信用ＬＳＩは、ＲＡ
Ｍ内の設定データを読み出してレジスタに設定する際に
再度そのデータをＲＡＭに設定してやる必要はない。

また、上記実施例では理解を容易にするため送受信部１
０についてはその概略構成のみ示し説明したが、送受信
部１０の構成は第１図の実施例に限定されるものでなく
、シフトレジスタ１１やデータＦ、ＩＦＯ１２を送信用
と受信用に別々に持っていたり、受信用データＦＩＦＯ
と並列に受信データの状態を示すステータス情報を格納
するステータスＦＩＦＯが設けられたりしていてもよい
。

以上説明したように上記実施例は、複数のレジスタを有
するマイコン周辺ＬＳＩにおいて、レジスタに設定され
るコマンドやデータを予めストック可能なＦＩＦＯを設
けるとともに、このＦＩＦＯにコマンドやデータを格納
したり、ＦＩＦＯからレジスタへデータを転送するコマ
ンドを用意し、使用頻度の高いコマンドおよびデータは
予めＦＩＦＯに格納しておいて一つのコマンドのみでＦ
ＩＦＯからレジスタへ設定できるようにしたので、頻度
の高いコマンドおよびデータに関しては、最初にＦＩＦ
Ｏに設定さえしておけばあとは周辺ＬＳＩ内部で自動的
にレジスタの設定が可能となりＣＰＵによるレジスタの
設定回数を減らしてＣＰＵの負担を軽減し、システムの
スループットを向上させることができるという効果があ
る。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では予
め使用頻度の高い動作モードでレジスタに設定するデー
タを入れておくＦＩＦＯを一つだけ設けているが、その
ようなＦＩＦＯを２つ以上設け、複数の動作モードをＣ
ＰＵからの一つのコマンドの発行のみで実行させること
ができるようにすることも可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリアル通信用ＬＳ
Ｉに適用した場合について説明したかがこの発明はそれ
に限定されるものでなく、例えばＤＭＡコントローラや
タイマモジュールその他ＣＰＵが設定可能な複数個のレ
ジスタを有するマイコン周辺ＬＳＩに利用することがで
きる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、ＣＰＵによって設定可能な複数のレジスタを
有するマイコン周辺ＬＳＩにおいて、レジスタに同一の
データを繰り返し設定する際のＣＰＵの負担を軽減し、
もってシステムのスループットの向上を図ることができ
る。

【図面の簡単な説明】

第１図は本発明をシリアル通信用ＬＳＩに適用した場合
の一実施例を示すブロック図である。 １０・・・・送受信部、１１・・・・シフトレジスタ、
１３・・・・データＦＩＦ０，２０・・・・制御部、２
１・・・・コマンドレジスタ、２２・・・・レジスタ群
、２３・・・・シーケンサ、２４・・・・レジスタ設定
用ＦＩＦＯ１３１・・・・内部アドレスバス、３２・・
・・内部データバス。

Claims (1)

1. 【特許請求の範囲】 １、外部からデータを設定可能な複数個のレジスタを有
   するマイクロコンピュータ周辺装置であって、複数のレ
   ジスタ設定用データを格納するメモリを有し、外部から
   の指令により上記メモリに予め格納されているデータを
   対応するレジスタに次々と設定した後、上記レジスタに
   設定されたデータを用いて動作するように構成されてな
   ることを特徴とする周辺装置。 ２、上記メモリはファーストイン・ファーストアウト方
   式でデータを記憶するメモリであることを特徴とする請
   求項１記載の周辺装置。 ３、上記複数のレジスタの一つはコマンドレジスタであ
   ることを特徴とする請求項１もしくは２記載の周辺装置
   。