JP2001005742A - データ転送方式 - Google Patents

Abstract

(57)【要約】 【課題】 機能性能評価用の装置に適用して好適な、設
定された量のパラレルデータを、同期信号の後に、連続
して繰り返して転送するデータ転送方式。 【解決手段】 システムバス側装置１とローカルバス側
装置２とにより構成される。設定された量のパラレルデ
ータを同期信号の後に、連続して繰り返して転送するた
めに、ローカルバス側装置２は、システムバス側から転
送データ幅Ｌ、同期データ数ｍ、転送データのデータ数
ｎ、転送データの繰返し数ｘがシステムバス側装置１か
ら設定されるアドレスデコード制御回路２３と、同期デ
ータと転送データとが格納されるメモリ２４とを備え
る。アドレスデコード回路２５は、アドレスデコード制
御回路２３に設定されたデータに基づいてメモリ２４を
読み出してデータの転送を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送方式に
係り、特に、電子システム等の機能性能評価のためのテ
ストデータであるパラレルデータを、同期信号の後に、
連続して繰り返して転送するデータ転送方式に関する。

【０００２】

【従来の技術】一般に、電子システム等の機能性能評価
を行う処理装置は、システムバスを備えてメインとなる
各種の処理を行うシステムバス側装置と、ローカルバス
を備えてシステムバス側装置とは独立に動作可能で、デ
ータ転送等の処理を行うローカルバス側装置とにより構
成されている。

【０００３】そして、このような処理装置において、ロ
ーカルバス上にパラレルデータを転送する方法の１つと
して、ローカルバス側装置が、システムバス側装置から
の指示により、ローカルバス側装置に設けられているＣ
ＰＵ、ＤＭＡＣ等のメモリコントローラーにより、ロー
カルバス側装置に設けられているメモリを読み出して、
ローカルバス上にパラレルデータを転送する方法があ
る。また、他の方法として、システムバス側装置内のＣ
ＰＵが、直接ローカルバス側装置に設けられているメモ
リを読み出して、ローカルバス上にパラレルデータを転
送するファームウェアの処理による方法がある。

【０００４】

【発明が解決しようとする課題】前述した従来技術によ
るデータ転送方式は、パラレルデータの転送に使用する
クロックが高速である場合や転送するデータ量が多い場
合に、ローカルバス側装置に設けられるＣＰＵ、ＤＭＡ
Ｃ等のコントローラーによる処理が追いつかない可能性
があるという問題点を有している。また、システム側装
置におけるメインの処理ルーチンの中でデータ転送のた
めの処理を行うと、データ転送のための処理の比重が増
加し、システム側装置のファームウェアやソフトウェア
の処理速度が低下するためシステム全体の処理速度が低
下して、データ転送の処理が物理的に処理しきれない可
能性が生じるという問題点を有している。

【０００５】本発明の目的は、前述した従来技術の問題
点を解決し、システムバス側装置が、メイン処理ルーチ
ンを開始する以前にローカルバス側装置のメモリへのデ
ータ転送を行い、転送データのパターンを設定しておく
ことにより、ローカルバス側装置が、システムバス側装
置から切り離された状態でメモリの読み出しを行い、こ
れにより、同期用のデータパターンの後に連続して転送
すべきデータパターンを繰り返してローカルバス上に転
送することができるようにしたデータ転送方式を提供す
ることにある。

【０００６】

【課題を解決するための手段】本発明によれば前記目的
は、メインとなる各種の処理を行うシステムバス側装置
と、システムバス側装置とは独立に動作可能で、データ
転送等の処理を行うローカルバス側装置とを備え、ロー
カルバス上にパラレルデータを転送するデータ転送方式
において、前記ローカルバス側装置は、前記転送データ
を保持するメモリを備え、システムバス側からの指示に
基づいて、同期データの後に、設定された量のデータを
設定された回数繰り返してローカルバス上に転送するこ
とにより達成される。

【０００７】また、前記目的は、前記ローカルバス側装
置は、アドレスデコード制御回路を備え、前記システム
バス側装置が、前記メモリに、同期データと転送データ
とを予め格納すると共に、前記アドレスデコード制御回
路に、転送データのデータ幅、同期データのデータ数、
転送データのデータ数、転送データの繰返し数を予め設
定することにより、また、前記ローカルバス側装置が、
システムバス側装置からの転送データの転送開始の指示
信号により、同期データとそれに続く転送データとの転
送を開始することにより達成される。

【０００８】

【発明の実施の形態】以下、本発明によるデータ転送方
式の一実施形態を図面により詳細に説明する。

【０００９】図１は本発明の一実施形態によるデータ転
送を実施するシステムの構成を示すブロック図、図２は
図１におけるローカルバス側装置の構成を示すブロック
図、図３はメモリのアドレスマップについて説明する
図、図４はローカルバス上に転送される伝送データのフ
ォーマットを説明する図である。図１、図２において、
１はシステムバス側装置、２はローカルバス側装置、１
１はアドレスバス、１２はデータバス、１６は転送スタ
ートセット信号、１７はリセット信号、２０はバスバッ
ファ、２３はアドレスデコード制御回路、２３’はデー
タ幅制御回路、２４はメモリ、２５はアドレスデコード
回路、２６は転送制御回路、２７は転送終了報告回路、
２８は送信デバイス、２９は送信クロック発生回路、３
０はアドレスカウンタ、３１は同期カウンタ、３２はデ
ータ量カウンタ、３３は繰返しカウンタ、３４は３ステ
ートバッファ、３５〜３６はメモリブロック、３７〜３
８は送信デバイスユニットである。

【００１０】図１に示すシステムは、システムバス側装
置１からのデータをローカルバス側装置２に設けられた
メモリに一旦格納し、このデータを高速シリアルデータ
としてデータを使用する装置に対して送信する送信用デ
バイスにパラレル転送するように構成した例である。図
１に示すシステムが、例えば、電子システム等の機能性
能評価を行う処理装置である場合、送信用デバイスから
のシリアルデータを受け取る装置は、機能性能評価の対
象となる被試験システムである。そして、この被試験シ
ステムによる処理結果は、図示しない方法により図１に
示す機能性能評価を行う処理装置に戻される。

【００１１】図１に示すシステムは、アドレスバス１
１、データバス１２、図示しない処理装置、メモリ、入
出力装置等を含むシステムバス側装置１と、アドレスデ
コード制御回路２３、メモリ２４、アドレスデコード回
路２５、転送制御回路２６、転送終了報告回路２７、送
信用デバイス２８、送信クロック発生回路２９を備えと
構成されるローカルバス側装置２と、システムバス側装
置１と、ローカルバス側装置２との間に設けられるバス
バッファ２０とにより構成されている。

【００１２】前述において、システムバス側装置１は、
送信用デバイス２８に転送すべきデータを、ローカルバ
ス側装置２のメモリ２４に書き込み、また、メモリ２４
から送信用デバイス２８に転送すデータのデータ幅Ｌ、
同期データのデータ数ｍ、伝送データ数ｎ、データの連
続転送回数ｘをバスバッファ２０を介してアドレスデコ
ード制御回路２３に設定する。その後、システムバス側
装置１は、転送制御回路６をセットする。

【００１３】ローカルバス側装置２は、転送制御回路６
がセットされたことにより、ハードウェアにより構成し
たアドレスデコード回路５がアドレスデコード制御回路
２３に設定された情報に基づいて、メモリ２４内のデー
タを読み出し、設定されたデータ量を、送信終了までシ
ステムバス側装置１に負荷を与えることなく、自動的に
連続して送信する。アドレスデコード回路５は、設定さ
れたデータを送信終了すると、転送終了報告回路７を介
してデータの転送終了をシステムバス側装置１に報告す
る。システムバス側装置１は、必要なときに転送制御回
路６をリセットすることにより、データの転送途中であ
ってもデーの転送を終了させることができる。

【００１４】前述したように、図１に示す実施形態にお
けるシステムバス側装置１は、初期設定の処理を行い、
データ転送、停止のためにセット、リセットの制御信号
をローカルバス側に発行するだけで、ローカルバス側装
置２にパラレルデータの転送を行わせることができる。

【００１５】次に、図２を参照して、図１におけるロー
カルバス側装置の構成の詳細とその処理動作の詳細とを
説明する。

【００１６】ローカルバス側装置２の構成を示す図２に
おいて、アドレスデコード制御回路２３は、データ幅制
御回路２３’を含んで構成され、メモリ２４は、Ｌ個の
メモリブロック３５〜３６を含んで構成されている。ま
た、アドレスデコード回路２５は、アドレスカウンタ３
０と、同期カウンタ３１と、データ量カウンタ３２と、
アドレスカウンタ３３と、３ステートバッファ３４とに
より構成される。

【００１７】なお、図２に４０として示す部分に含まれ
るゲート回路は、図１におけるアドレスデコード制御回
路２３とアドレスデコード回路２５間に設けられるバス
であり、図２に示す例では、転送制御回路２６からの信
号をも含めた信号を生成している。

【００１８】前述したように構成されるローカルバス側
装置２におけるアドレスデコード制御回路２３は、シス
テムバス側装置１から設定された情報に基づいて、アド
レスデコード回路２５内の同期カウンタ３１に値ｍを、
データ量カウンタ３２に値ｎを、繰り返しカウンタ３３
に値ｘを設定する。同様に、データ幅制御回路２３’
は、システムバス側１から設定された転送データ幅に基
づいて、メモリ２４内のＬ個のメモリブロックに対する
セレクト信号を発行する。そして、システムバス側装置
１から転送スタートセット信号１６が転送制御回路２６
に与えられることにより、セレクト信号がアクティブに
なり、アドレスカウンタ３０がカウントを開始してセレ
クトされたデータ幅Ｌに対応するメモリブロック３５〜
３６が３ステートバッファ３４を介して読み出され、そ
の読み出されたデータが送信デバイス２８内の送信デバ
イスユニット３７〜３８に転送される。

【００１９】メモリ２４内のＬ個のメモリブロック３５
〜３６のそれぞれは、図３に示す例のように、アドレス
マップが予め設定されており、設定されたアドレスマッ
プに基づいてデータを書き込むこととしている。そし
て、本発明の実施形態においては、データの転送が開始
される前に、システムバス側装置１から各メモリブロッ
クに所要のデータが書き込まれるものとする。その際、
転送データのデータ幅Ｌに合わせて、Ｌ個のメモリブロ
ックに転送すべきデータと同期データとが格納される。

【００２０】図３に示す例において、各メモリブロック
は、転送データ格納領域４１と同期データ格納領域４２
とにより構成され、転送データ格納領域４１は、転送デ
ータの最大数を格納可能な領域を持ち、同期データ格納
領域４２は、同期データのデータ数の最大値を格納可能
な領域を有している。そして、転送データ格納領域４１
は、例えば、１６進数で示すアドレス“0x000000”が先
頭アドレスとされ、同期データ格納領域４２の先頭アド
レスは、“0x100000”とされる。

【００２１】従って、アドレスカウンタ３０のスタート
アドレスは、図３の例に合わせると、“0x100000”番地
にセットされる。そして、データ転送の開始で、アドレ
スカウンタ３０がクロック信号を受けてカウントアップ
を開始してメモリの読み出しを行うと、これと同時に同
期カウンタ３１がクロックのカウントを行う。同期カウ
ンタ３１は、指定された同期データのデータ数ｍをカウ
ントしたとき、アドレスカウンタ３０をリセットする。
これにより、メモリ２４の同期データ格納領域４２内の
同期データがその先頭アドレスからｍ個読み出されて送
信デバイス２８にパラレル転送される。

【００２２】アドレスカウンタ３０は、前述のリセット
によりカウント値“0x000000”に設定され、引き続きク
ロックによりカウントアップされる。これにより、メモ
リ２４の転送データ格納領域４１内の転送すべきデータ
がその先頭アドレスから順次読み出されて送信デバイス
２８にパラレル転送されることになる。これと同時に、
データ量カウンタ３２は、クロック信号をカウントして
いく。データ量カウンタ３２は、そのカウント値が、指
定された転送データ数ｎとなったとき、アドレスカウン
タ３０をリセットする。これにより、アドレスカウンタ
３０は、再度カウント値“0x000000”に設定され、前述
と同様に、転送すべきデータを繰返してメモリ２４から
読み出さして送信デバイス２８にパラレル転送する。

【００２３】一方、繰返しカウンタ３３は、データ量カ
ウンタ３２がｎカウントする毎にアカウントアップさ
れ、指定されたデータの連続転送回数ｘになると、転送
終了報告回路２７にデータ転送の終了を報告し、信号バ
ス側装置１に対する報告を行わせる。繰返しカウンタ３
３からの報告の信号は、転送制御回路２６にも与えら
れ、転送制御回路２６が、これによりセレクト信号を停
止する。これにより、ローカルバス側装置２におけるデ
ータ転送の処理が停止する。

【００２４】以上の動作により、同期データに引き続
き、転送すべきｎ個のデータがｘ回繰返し装置デバイス
２８にパラレル転送されたことになる。なお、前述のデ
ータ転送の動作は、図１のシステムバス側装置１からの
リセット信号により、データ転送の途中であっても中断
させることができる。

【００２５】前述した処理動作によりバス上に転送され
る転送データのフォーマットは、図４に示すように、デ
ータ数ｍの同期データ、データ数ｎの転送データがｘ回
転送されるものとなり、それらのデータ幅としてＬを持
つものである。そして、このデータ幅Ｌは、メモリブロ
ックが持つデータ幅のＬ倍を意味しており、図３に示す
メモリブロックのデータ幅が、例えば、８ビットである
とすると、８Ｌビットとなる。

【００２６】前述した本発明の実施形態において、シス
テムバス側装置１から、図３に示すアドレスマップに従
ってデータを書き変えることにより、複数の評価用デー
タを転送することが可能になる。

【００２７】前述した本発明の実施形態によれば、シス
テム側装置が、メイン処理ルーチンを開始する以前にロ
ーカルバス側装置のメモリへのデータ転送を行い、転送
データのパターンを設定しておくことにより、ローカル
バス側装置が、システムバス側装置から切り離された状
態でメモリの読み出しを行うことができるので、これに
より、システムバス側装置のファームウェアやソフトウ
ェアの処理を必要とすることなく、同期用のデータパタ
ーンの後に連続して転送すべきデータパターンを繰り返
してローカルバス上に転送することができ、データの転
送に使用するクロックが高速である場合や転送するデー
タ量が多い場合にも、安定した速度でパラレルデータを
転送することが可能となる。

【００２８】

【発明の効果】以上説明したように本発明によれば、シ
ステムバス側装置に負荷をかけることなく、同期用のデ
ータパターンの後に連続して転送すべきデータパターン
を繰り返してローカルバス上に転送することができ、デ
ータの転送に使用するクロックが高速である場合や転送
するデータ量が多い場合にも、安定した速度でパラレル
データを転送することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態によるデータ転送を実施す
るシステムの構成を示すブロック図である。

【図２】図１におけるローカルバス側装置の構成を示す
ブロック図である。

【図３】メモリのアドレスマップについて説明する図で
ある。

【図４】ローカルバス上に転送される伝送データのフォ
ーマットを説明する図である。

【符号の説明】

１ システムバス側装置 ２ ローカルバス側装置 １１ アドレスバス １２ データバス １６ 転送スタートセット信号 １７ リセット信号 ２０ バスバッファ ２３ アドレスデコード制御回路 ２３’ データ幅制御回路 ２４ メモリ ２５ アドレスデコード回路 ２６ 転送制御回路 ２７ 転送終了報告回路 ２８ 送信デバイス ２９ 送信クロック発生回路 ３０ アドレスカウンタ ３１ 同期カウンタ ３２ データ量カウンタ ３３ 繰返しカウンタ ３４ ３ステートバッファ ３５〜３６ メモリブロック ３７〜３８ 送信デバイスユニット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 稔己 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信システム事業本部内 (72)発明者 太野 忠幸 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立アドバンストシステムズ内 Ｆターム(参考） 5B048 AA06 DD05 EE09 5B083 BB06 CC11 CE01 CE02 GG08 5K032 CC13 DA12 DB20 DB28 EA05 EA07

Claims (4)

【特許請求の範囲】
1. 【請求項１】 メインとなる各種の処理を行うシステム
   バス側装置と、システムバス側装置とは独立に動作可能
   で、データ転送等の処理を行うローカルバス側装置とを
   備え、ローカルバス上にパラレルデータを転送するデー
   タ転送方式において、前記ローカルバス側装置は、転送
   すべきデータを保持するメモリを備え、システムバス側
   からの指示に基づいて、同期データの後に、設定された
   量のデータを設定された回数繰り返して、設定されたデ
   ータ幅で転送データをローカルバス上に転送することを
   特徴とするデータ転送方式。
2. 【請求項２】 前記ローカルバス側装置は、アドレスデ
   コード制御回路を備え、前記システムバス側装置は、前
   記メモリに、同期データと転送データとを予め格納する
   と共に、前記アドレスデコード制御回路に、転送データ
   のデータ幅、同期データのデータ数、転送データのデー
   タ数、転送データの繰返し数を予め設定することを特徴
   とする請求項１記載のデータ転送方式。
3. 【請求項３】 前記ローカルバス側装置は、システムバ
   ス側装置からの転送データの転送開始の指示信号によ
   り、同期データとそれに続く転送データとの転送を開始
   することを特徴とする請求項１または２記載のデータ転
   送方式。
4. 【請求項４】 前記転送データは、電子システム等の機
   能性能評価のためのテストデータであることを特徴とす
   る請求項１、２または３記載のデータ転送方式。