JPH05199283A - 受信データ転送装置 - Google Patents
受信データ転送装置Info
- Publication number
- JPH05199283A JPH05199283A JP4026121A JP2612192A JPH05199283A JP H05199283 A JPH05199283 A JP H05199283A JP 4026121 A JP4026121 A JP 4026121A JP 2612192 A JP2612192 A JP 2612192A JP H05199283 A JPH05199283 A JP H05199283A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- status
- dmac
- transfer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 ソフトウェアによる受信ステータスの読み取
り遅れに起因する処理の複雑化を防止する。 【構成】 回線制御ＬＳＩ１で受信したデータはＤＭＡ
Ｃマスク・ステータス読み取り回路４と受信用ＤＭＡＣ
を経由してメインメモリへ受信ＤＭＡ転送され、受信が
終了すると回線制御ＬＳＩ１から受信割り込みが発生す
る。すると、ＤＭＡＣマスク・ステータス読取回路４は
回線制御ＬＳＩ１から受信ステータスを読み取り、同受
信ステータスをＤＭＡ転送する。ＤＭＡ転送が終了する
と、転送終了を面切替フリップフロップ６に知らせ、面
切替フリップフロップ６は次のデータ受信のために受信
データのＤＭＡ転送をＤＭＡＣマスク・ステータス読取
回路５と受信用ＤＭＡＣ３に切り替え、これを交互に繰
り返す。
り遅れに起因する処理の複雑化を防止する。 【構成】 回線制御ＬＳＩ１で受信したデータはＤＭＡ
Ｃマスク・ステータス読み取り回路４と受信用ＤＭＡＣ
を経由してメインメモリへ受信ＤＭＡ転送され、受信が
終了すると回線制御ＬＳＩ１から受信割り込みが発生す
る。すると、ＤＭＡＣマスク・ステータス読取回路４は
回線制御ＬＳＩ１から受信ステータスを読み取り、同受
信ステータスをＤＭＡ転送する。ＤＭＡ転送が終了する
と、転送終了を面切替フリップフロップ６に知らせ、面
切替フリップフロップ６は次のデータ受信のために受信
データのＤＭＡ転送をＤＭＡＣマスク・ステータス読取
回路５と受信用ＤＭＡＣ３に切り替え、これを交互に繰
り返す。
Description
【０００１】
【産業上の利用分野】本発明は、受信データ転送装置に
関し、特に、データ回線制御部にてデータ受信を行なう
場合に使用して好適な受信データ転送装置に関する。
関し、特に、データ回線制御部にてデータ受信を行なう
場合に使用して好適な受信データ転送装置に関する。
【０００２】
【従来の技術】従来、この種の受信データ転送装置とし
て、図４に示すものが知られている。図において、回線
制御ＬＳＩ１は調歩同期とＳＹＮ同期とＦ同期の三種類
のプロトコールの送受信制御を行ない、受信用ＤＭＡＣ
２，３は受信データをメインメモリに転送し、面切替フ
リップフロップ６は受信用ＤＭＡＣ２，３の切替を行な
い、ＤＭＡＣマスク回路８，９は回線制御ＬＳＩ１から
受信用ＤＭＡＣ２，３に受信データを転送させる。
て、図４に示すものが知られている。図において、回線
制御ＬＳＩ１は調歩同期とＳＹＮ同期とＦ同期の三種類
のプロトコールの送受信制御を行ない、受信用ＤＭＡＣ
２，３は受信データをメインメモリに転送し、面切替フ
リップフロップ６は受信用ＤＭＡＣ２，３の切替を行な
い、ＤＭＡＣマスク回路８，９は回線制御ＬＳＩ１から
受信用ＤＭＡＣ２，３に受信データを転送させる。
【０００３】かかる構成において、受信データのＤＭＡ
転送を二つの受信用ＤＭＡＣ２，３で交互に行ない、受
信用ＤＭＡＣ２，３の再設定許容時間を増して高速デー
タ受信を可能としている。また、受信終了時における回
線制御ＬＳＩ１からの受信完了割り込み（ＲＸＩＮＴ）
によっ二つの受信用ＤＭＡＣを切り替えるとともに、ソ
フトウェア的に回線制御ＬＳＩ１内部の受信ステータス
をインプット／アウトプット命令（Ｉ／Ｏ命令）で読み
取り、データ回線制御部の受信制御を行なっている。
転送を二つの受信用ＤＭＡＣ２，３で交互に行ない、受
信用ＤＭＡＣ２，３の再設定許容時間を増して高速デー
タ受信を可能としている。また、受信終了時における回
線制御ＬＳＩ１からの受信完了割り込み（ＲＸＩＮＴ）
によっ二つの受信用ＤＭＡＣを切り替えるとともに、ソ
フトウェア的に回線制御ＬＳＩ１内部の受信ステータス
をインプット／アウトプット命令（Ｉ／Ｏ命令）で読み
取り、データ回線制御部の受信制御を行なっている。
【０００４】
【発明が解決しようとする課題】上述した従来の受信デ
ータ転送装置においては、ソフトウェアによる受信ステ
ータスの読み取りが次フレームの受信完了より遅れてし
まうと回線制御ＬＳＩ内の受信ステータスレジスタは二
つのフレーム受信結果のオアとなり、受信ステータスに
異常が表示されてしまうので、ソフトウェア的に二つの
フレームを廃棄するなど、複雑な処理が必要となってし
まうという課題があった。
ータ転送装置においては、ソフトウェアによる受信ステ
ータスの読み取りが次フレームの受信完了より遅れてし
まうと回線制御ＬＳＩ内の受信ステータスレジスタは二
つのフレーム受信結果のオアとなり、受信ステータスに
異常が表示されてしまうので、ソフトウェア的に二つの
フレームを廃棄するなど、複雑な処理が必要となってし
まうという課題があった。
【０００５】本発明は、上記課題にかんがみてなされた
もので、ソフトウェアによる受信ステータスの読み取り
遅れに起因する処理の複雑化を防止することが可能な受
信データ転送装置の提供を目的とする。
もので、ソフトウェアによる受信ステータスの読み取り
遅れに起因する処理の複雑化を防止することが可能な受
信データ転送装置の提供を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、切替手段にて複数の転送
手段を順次切り替えて回線同期装置から出力される受信
データを主記憶装置に転送せしめる受信データ転送装置
において、上記回線同期装置から上記転送手段への受信
データの出力終了時に同回線同期装置から受信ステータ
スを読み込んで同転送手段に入力せしめて受信データと
ともに受信ステータスを主記憶装置に転送させる受信ス
テータス転送手段を備えた構成としてある。
め、請求項１にかかる発明は、切替手段にて複数の転送
手段を順次切り替えて回線同期装置から出力される受信
データを主記憶装置に転送せしめる受信データ転送装置
において、上記回線同期装置から上記転送手段への受信
データの出力終了時に同回線同期装置から受信ステータ
スを読み込んで同転送手段に入力せしめて受信データと
ともに受信ステータスを主記憶装置に転送させる受信ス
テータス転送手段を備えた構成としてある。
【０００７】
【作用】上記のように構成した請求項１にかかる発明に
おいては、回線同期装置から転送手段への受信データの
出力終了時に受信ステータス転送手段が同回線同期装置
から受信ステータスを読み込んで同転送手段に入力せし
め、受信データとともに受信ステータスを主記憶装置に
転送させる。すなわち、切替手段の切替によって転送手
段が受信データのＤＭＡ転送を交互に行なうとともに、
受信終了時に受信ステータス転送手段が受信ステータス
を転送手段を介して主記憶装置に転送させる。
おいては、回線同期装置から転送手段への受信データの
出力終了時に受信ステータス転送手段が同回線同期装置
から受信ステータスを読み込んで同転送手段に入力せし
め、受信データとともに受信ステータスを主記憶装置に
転送させる。すなわち、切替手段の切替によって転送手
段が受信データのＤＭＡ転送を交互に行なうとともに、
受信終了時に受信ステータス転送手段が受信ステータス
を転送手段を介して主記憶装置に転送させる。
【０００８】
【実施例】以下、図面にもとづいて本発明の実施例を説
明する。図１は、本発明の一実施例にかかる受信データ
転送装置のブロック図である。同図において、回線制御
ＬＳＩ１と図示しないメインメモリとの間にはそれぞれ
受信用ＤＭＡＣ２とＤＭＡＣマスク・ステータス読取回
路４とからなる直列回路と、受信用ＤＭＡＣ３とＤＭＡ
Ｃマスク・ステータス読取回路５とからなる直列回路と
が並列に接続され、面切替フリップフロップ６の作用に
応じていずれか一方の回路が選択される。
明する。図１は、本発明の一実施例にかかる受信データ
転送装置のブロック図である。同図において、回線制御
ＬＳＩ１と図示しないメインメモリとの間にはそれぞれ
受信用ＤＭＡＣ２とＤＭＡＣマスク・ステータス読取回
路４とからなる直列回路と、受信用ＤＭＡＣ３とＤＭＡ
Ｃマスク・ステータス読取回路５とからなる直列回路と
が並列に接続され、面切替フリップフロップ６の作用に
応じていずれか一方の回路が選択される。
【０００９】回線制御ＬＳＩ１が出力する受信割り込み
はＤＭＡＣマスク・ステータス読取回路４，５に入力さ
れており、ＤＭＡＣマスク・ステータス読取回路４，５
は同受信割り込みが入力されたら回線制御ＬＳＩ１から
受信ステータスを読み取り、受信用ＤＭＡＣ２，３に出
力してから面切替フリップフロップ６とメインメモリに
対して受信割り込みを出力する。
はＤＭＡＣマスク・ステータス読取回路４，５に入力さ
れており、ＤＭＡＣマスク・ステータス読取回路４，５
は同受信割り込みが入力されたら回線制御ＬＳＩ１から
受信ステータスを読み取り、受信用ＤＭＡＣ２，３に出
力してから面切替フリップフロップ６とメインメモリに
対して受信割り込みを出力する。
【００１０】次に、上記構成からなる本実施例の動作を
説明する。回線制御ＬＳＩ１で受信したデータはＤＭＡ
Ｃマスク・ステータス読取回路４と受信用ＤＭＡＣを経
由してメインメモリへ受信ＤＭＡ転送される。受信が終
了すると回線制御ＬＳＩ１から受信割り込みが発生し、
受信ステータスは回線制御ＬＳＩ１内部の受信ステータ
スレジスタに設定される。
説明する。回線制御ＬＳＩ１で受信したデータはＤＭＡ
Ｃマスク・ステータス読取回路４と受信用ＤＭＡＣを経
由してメインメモリへ受信ＤＭＡ転送される。受信が終
了すると回線制御ＬＳＩ１から受信割り込みが発生し、
受信ステータスは回線制御ＬＳＩ１内部の受信ステータ
スレジスタに設定される。
【００１１】回線制御ＬＳＩ１から受信割り込みが発生
すると、ＤＭＡＣマスク・ステータス読取回路４は回線
制御ＬＳＩ１から受信ステータスを読み取り、同受信ス
テータスをＤＭＡ転送する。そして、ＤＭＡＣマスク・
ステータス読取回路４は受信ステータスのＤＭＡ転送が
終了すると、受信割り込みを面切替フリップフロップ６
に出力することによって転送終了を面切替フリップフロ
ップ６に知らせ、面切替フリップフロップ６は次のデー
タ受信のために受信データのＤＭＡ転送をＤＭＡＣマス
ク・ステータス読取回路５と受信用ＤＭＡＣ３に切り替
える。
すると、ＤＭＡＣマスク・ステータス読取回路４は回線
制御ＬＳＩ１から受信ステータスを読み取り、同受信ス
テータスをＤＭＡ転送する。そして、ＤＭＡＣマスク・
ステータス読取回路４は受信ステータスのＤＭＡ転送が
終了すると、受信割り込みを面切替フリップフロップ６
に出力することによって転送終了を面切替フリップフロ
ップ６に知らせ、面切替フリップフロップ６は次のデー
タ受信のために受信データのＤＭＡ転送をＤＭＡＣマス
ク・ステータス読取回路５と受信用ＤＭＡＣ３に切り替
える。
【００１２】その後、ＤＭＡＣマスク・ステータス読取
回路５と受信用ＤＭＡＣ３は以後のデータ受信を上述し
たのと同様にして行ない、これを交互に繰り返す。図２
は、このタイミングチャートであり、受信割り込みに引
き続いて受信ステータスをＤＭＡ転送するため、時フレ
ーム受信終了時に回線制御ＬＳＩ１内で二つのフレーム
の受信ステータスがオアにならない。
回路５と受信用ＤＭＡＣ３は以後のデータ受信を上述し
たのと同様にして行ない、これを交互に繰り返す。図２
は、このタイミングチャートであり、受信割り込みに引
き続いて受信ステータスをＤＭＡ転送するため、時フレ
ーム受信終了時に回線制御ＬＳＩ１内で二つのフレーム
の受信ステータスがオアにならない。
【００１３】また、図３は、ＤＭＡ転送されるデータを
示しており、受信データに引き続いて受信ステータスま
でがＤＭＡ転送されている。このように、受信データの
出力に連動して受信ステータスを転送させてしまう。
示しており、受信データに引き続いて受信ステータスま
でがＤＭＡ転送されている。このように、受信データの
出力に連動して受信ステータスを転送させてしまう。
【００１４】
【発明の効果】以上説明したように本発明は、受信ステ
ータスを受信データとともに主記憶装置に転送させるこ
とにより、ソフトウェアの処理の遅れによる受信ステー
タスの読み取り遅れが生じて受信異常となってしまうこ
とを防止することができ、処理が複雑化してしまうこと
を防止することが可能な受信データ転送装置を提供する
ことができる。
ータスを受信データとともに主記憶装置に転送させるこ
とにより、ソフトウェアの処理の遅れによる受信ステー
タスの読み取り遅れが生じて受信異常となってしまうこ
とを防止することができ、処理が複雑化してしまうこと
を防止することが可能な受信データ転送装置を提供する
ことができる。
【図１】本発明の一実施例にかかる受信データ転送装置
のブロック図である。
のブロック図である。
【図２】受信データ転送装置のタイミングチャートであ
る。
る。
【図３】二つの受信用ＤＭＡＣにて行なわれるＤＭＡ転
送の内容を示す図である。
送の内容を示す図である。
【図４】従来の受信データ転送装置のブロック図であ
る。
る。
【図５】従来の受信データ転送装置のタイミングチャー
トである。
トである。
１…回線制御ＬＳＩ ２，３…受信用ＤＭＡＣ ４，５…ＤＭＡＣマスク・ステータス読取回路 ６…面切替フリップフロップ
Claims (1)
- 【請求項１】 切替手段にて複数の転送手段を順次切り
替えて回線同期装置から出力される受信データを主記憶
装置に転送せしめる受信データ転送装置において、 上記回線同期装置から上記転送手段への受信データの出
力終了時に同回線同期装置から受信ステータスを読み込
んで同転送手段に入力せしめて受信データとともに受信
ステータスを主記憶装置に転送させる受信ステータス転
送手段を具備することを特徴とする受信データ転送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026121A JPH05199283A (ja) | 1992-01-17 | 1992-01-17 | 受信データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026121A JPH05199283A (ja) | 1992-01-17 | 1992-01-17 | 受信データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199283A true JPH05199283A (ja) | 1993-08-06 |
Family
ID=12184741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4026121A Pending JPH05199283A (ja) | 1992-01-17 | 1992-01-17 | 受信データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007226742A (ja) * | 2006-02-27 | 2007-09-06 | Fujitsu Ltd | 記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置 |
-
1992
- 1992-01-17 JP JP4026121A patent/JPH05199283A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007226742A (ja) * | 2006-02-27 | 2007-09-06 | Fujitsu Ltd | 記憶制御装置、記憶制御方法、記憶制御プログラムおよび情報処理装置 |
| JP4740766B2 (ja) * | 2006-02-27 | 2011-08-03 | 富士通株式会社 | データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
| JPH02299337A (ja) | データ通信制御装置 | |
| KR100348545B1 (ko) | 통신 ｄｍａ 장치 | |
| JPH05199283A (ja) | 受信データ転送装置 | |
| JPH0669984A (ja) | データ回線受信制御方式 | |
| JP2001005742A (ja) | データ転送方式 | |
| JPH05181793A (ja) | Ｓｃｓｉバス制御方法 | |
| JPH03262063A (ja) | Ｄｍａ転送のバス制御回路 | |
| JPH07235951A (ja) | Ｈｄｌｃフレーム送出制御回路 | |
| JPH077954B2 (ja) | 制御装置 | |
| JP3158382B2 (ja) | 画像出力装置 | |
| JPH04111558A (ja) | シリアル入出力装置 | |
| JPH0267667A (ja) | 回路基板 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPH0887442A (ja) | メモリ装置およびこれを用いた電子機器 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JPH01304568A (ja) | プロセス出力装置のデータ読み取り方式 | |
| JPS63149768A (ja) | 画情報処理装置 | |
| JPH03141450A (ja) | 周辺装置 | |
| JPH045748A (ja) | 情報処理装置 | |
| JPS62219054A (ja) | 入出力ポ−ト・デバイス間接続方式 | |
| JPS6336459A (ja) | 高速ｄｍａ転送方式 | |
| JPS60117844A (ja) | プロセッサ間デ−タ伝送方式 | |
| JPS6130833A (ja) | デ−タ伝送装置 | |
| JPS60196866A (ja) | デ−タ処理装置 |