JPH01304568A - プロセス出力装置のデータ読み取り方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はホストプロセッサからＰＣＭＡ方式によりデー
タを受信し、そのデータにより処理を行なうプロセス出
力装置に係り、ホストプロセッサからのデータを高速に
読み取る方式に関する。

〔従来の技術〕

従来のプロセス出力装置におけるデータ読み取り方式の
構成図を第２図に示す。

出力装置はホストプロセッサ１、バッファ２゜ホストプ
ロセッサからのデータを格納するデータレジスタ３、出
力部４、出力装置の制御を行なうローカルプロセッサ５
、ローカルプロセッサからのデータ受信許可信号を示す
ステータスレジスタ６で構成されている。

従来のデータ読み取り手順は第３図に示したホストプロ
セッサの動作と第４図に示したローカルプロセッサの動
作により行なわれている。

ホストプロセッサがデータ送信が必要であると判断すれ
ば（第３図フロー１）、出力装置内のステータスレジス
タ）第２図６）の読み取りを行なう（第３図フロー２）
。ここでローカルプロセッサからデータ送信許可信号が
出力されていれば（フロー３）、データレジスタに対し
てデータの送信を行なう　（フロー４）。このときロー
カルプロセッサに対して割り込み出力が発生し、ローカ
ルプロセッサは第４図に示した処理によりデータの読み
取りを行ない（第４図フロー１）、再びホストプロセッ
サに対しデータ送信許可信号を出力して（第４図フロー
２）次のデータ送信に備えている。

なお、本発明に関連のあるものとして、例えば、特願昭
５９−５６０７１号がある。

〔発明が解決しようとする課題〕

プロセス出力装置はその構成を簡便化することによって
信頼性の向上、原価の低減に努める必要がある。このた
めプロセス出力装置ではホストプロセッサ間のデータ通
信はＰＣＭＡ方式により行なわれているが、前記従来技
術ではホストプロセッサから１つのデータを読み出すご
とに割り込み処理を必要とし、そのため複数のデータを
連続して読み出す必要がある場合には処理時間が長くな
りホストプロセッサの負担が大きくなるため、ホストプ
ロセッサの制御するシステム全体の動作速度の向上を計
るうえにおいて問題があった。

本発明の目的はデータ読み取りにかかる時間を短縮する
ことによってホストプロセッサの負担を低減することで
ある。

〔課題を解決するための手段〕

前記問題点を解決するためにはホストプロセッサからデ
ータが送られてきたときに、１回の割り込み処理で必要
な複数のデータを読み取ればよい。

そのためには第１図に示したように、上位からのデータ
送信信号を示すステータス（ステータスレジスタ７）を
設け、ローカルプロセッサがホストプロセッサからのデ
ータ転送状態を読み取り可能にした。実際のデータ読み
取り動作を第５図に示す。

ホストプロセッサからのデータ送信信号によりローカル
プロセッサは割り込み処理によりデータ読み取り動作に
入る。

ここでローカルプロセッサは、最大転送データ数をカッ
トしく第５図フロー１）、データレジスタ内のデータの
読み取りを行なう（第５図フロー２）。ローカルプロセ
ッサは再びホストプロセッサに対してデータ送信許可信
号を出力する（第５図フロー３）。この動作を最大転送
語数分のデータ読み取りが終了するか（第５図フロー５
）上位からのデータ転送が終了するまで（第５図フロー
６）繰り返す。

以上のようにすれば、１回の割り込み処理で必要なデー
タを読み出すことが可能となり、割り込み処理の回数を
減らすことができることから、データ読み取りにかかる
時間を短縮でき、ホストプロセッサの負担を低減するこ
とができる。

〔作用〕

第１図に全体の構成図を示す。

ホストプロセッサがデータ送信の必要があると判断した
とき（第３図フロー１）、ステータスレジスタ（第１図
ステータスレジスタ６）を読み出す。

ここでデータ送信許可信号が出力されていれば（第３図
フロー３）、データレジスタ（第１図データレジスタ３
）に対してデータの書き込みを行ない、データ送信信号
を出力する。

このときローカルプロセッサに対して割り込み出力が発
生し、ローカルプロセッサは割り込み処理でデータ読み
取りを行なう。その手順は第５図に示した動作で行なわ
れる。

ローカルプロセッサは最大転送データ数をセットシ（第
５図フロー１）、データレジスタ内のデータの読み取り
を行なう　（第５図フロー２）。ローカルプロセッサは
再びホストプロセッサに対してデータ送信許可信号を出
方する（第５図フロー３）ローカルプロセッサはセット
した最大転送語数をデクリメントした後、最大転送数転
送完了がどうかを判断しく第５図フロー５）、ステータ
スレジスタ（第１図ステータスレジスタ７）を読むこと
により上位からの転送状態にあるがどうかの判断を行な
う　（第５図フロー６）。

以上の動作によりデータ読み取りにかがる時間を短縮す
ることができる。

〔実施例〕

本発明の一実施例を説明する。プロセス出力装置は第１
図のように、バッファ２、ホストプロセッサからのデー
タを格納するデータレジスタ３、出力部４、プロセッサ
出力装置の制御を行なう口−カルプロセッサ５、ローカ
ルプロセッサからのデータ送信許可信号と、上位からの
データ送信状態を示すステータスレジスタ６で構成され
ている。

プロセス出力装置はホストプロセッサ１からのデータに
従い出力を行なう。ホストプロセッサ１とプロセス出力
装置間のデータ送信はＰＣＭＡ方式により行なわれる。

ホストプロセッサが、データ送信の必要があると判断し
たとき（第３図フロー１）、ステータスレジスタ６を読
み出す。ここでデータ送信許可信号が出力されていれば
（第３図フロー３）、データレジスタ３に対してデータ
の書き込みを行ない、データ送信信号を出力する。この
ときローカルプロセッサに対して割り込み出力が発生し
、ローカルプロセッサは割り込み処理でデータ読み取り
を行なう。データ読み取り手順は第５図に示した動作で
行なわれる。

ローカルプロセッサは最大転送データ数をセットシ（第
５図フロー１）、データレジスタ内のデータの読み取り
を行なう（第５図フロー２）。ローカルプロセッサは再
びホストプロセッサに対してデータ送信許可信号を出力
し、（第５図フロー３）、セットした最大転送データ数
をデクリメントする（第５図フロー４）。この動作を最
大転送データ数分か（第５図フロー５）、上位からのデ
ータ転送がなくなるまで（第５図フロー６）繰り返す。

以上の動作により必要な複数データの読み取りが１回の
割り込み処理で行なわれ、割り込み処理の回数を減らす
ことができることがら、複数データの読み取りにかかる
時間が短縮でき、ホストプロセッサの負担を低減するう
えにおいて効果がある。

〔発明の効果〕

本発明によれば、ローカルプロセッサがホストプロセッ
サからのデータを読み取る時、１回の割り込み処理で必
要な複数のデータを読み取る。

複数データの読み取りを１回の割り込み処理で行なうこ
とにより、データ読み取りにががる時間が短縮され、ホ
ストプロセッサの負荷を低減することができる。

【図面の簡単な説明】

第１図は本発明による回路構成図、第２図は従来の回路
構成図、第３図はホストプロセッサのデータ送信手順を
示す図、第４図は従来のローカルプロセッサのデータ読
み取り手順を示す図、第５図は本発明によるローカルプ
ロセッサのデータ読み取り手順を示す図である。 １・・ホストプロセッサ、２・・・バッファ、３・・・
データ・レジスタ、４・・出力部、５・・・ローカル・
プロセッサ、６・・・ステータス・レジスタ、７・・・
ステータス・レジスタ。 第１図 第２図 第３図 不スト７°口亡・　　デ２り１桔＋１１１第４図 ′　末のテ′−フ會たみ」レリ′用― 第５図 入

Claims (1)

【特許請求の範囲】
1. １、ホストプロセッサからＰＣＭＡ方式によりデータを
   受信し、そのデータに従い処理を実行するローカルプロ
   セッサをもつプロセッサ出力装置において、ホストプロ
   セッサから送られてきたデータの読み取りに際してデー
   タを受信中であることを示す信号を用い、１回の割り込
   み処理で複数のデータを読み取ることによりデータ読み
   取りにかかる時間を短縮することを特徴とするプロセス
   出力装置のデータ読み取り方式。