JP2000115480A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【目的】 イメージセンサが読み取った画像データのバ
スに占める転送割合を低下させ、総合的な処理時間の低
減を図る。 【構成】 読み取った画像データをｎ（ｎは整数）ビ
ットずつ出力するイメージセンサと、該イメージセンサ
の出力データをｍｎ（ｍは整数）ビットにまとめるデー
タコントローラと、該データコントローラを制御する制
御手段を設け、上記イメージセンサの出力データを上記
データコントローラを介してｍｎビット毎メモリに転送
するよう構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画像読取装置に関する
もので、特にイメージセンサの読み取った画像データの
転送の改善に関する。

【０００２】

【従来の技術】従来の画像読取装置として、図４、図５
に示した装置があった。図において、１１、１２、１３
はイメージセンサ、２１は制御回路としてのＣＰＵ、２
４はイメージセンサ１１、１２、１３で読み取ったデー
タを一時的に格納するイメージメモリ、２５はホストコ
ンピュータとのインターフェース、３０は原稿である。

【０００３】イメージセンサ１１、１２、１３は、原稿
３０上の画像を読み取り、この読み取ったデータをｎ
（ｎは整数）個毎すなわち、ｎビットずつパラレルに出
力する。そして、図５に示すように、各イメージセンサ
１１、１２、１３の出力データを時分割で順次イメージ
メモリ２４に転送する。そして、イメージメモリ２４に
転送された画像データは、さらにインターフェース２５
を介してホストコンピュータへｎビットずつ転送され
る。

【０００４】なお、ＣＰＵ２１、ＲＡＭ２２及びバッフ
ァ２３は上述の各要素を制御するために用いられる。Ｒ
ＡＭ２２、バッファ２３はＣＰＵ２１が制御を行うため
に使用するデータあるいは命令を一時的に格納するもの
である。

【０００５】

【発明が解決しようとする課題】以上のような従来の装
置では、例えば各イメージセンサの読み取った画像デー
タをイメージメモリに格納する場合など、このデータ転
送のバス専有率が増大してしまう場合があった。そのた
め、制御手段（ＣＰＵ）２１による他の処理を行う際に
はバスの空きを待たねばならず、総合的な処理時間が遅
くなる欠点があった。この発明はこの点を改善するため
になされたものである。

【０００６】

【課題を解決するための手段】このため、この発明にお
いては、イメージセンサからの画像データをメモリに取
り込む画像読取装置において、読み取った画像データを
ｎ（ｎは整数）ビットずつ出力するイメージセンサと、
該イメージセンサの出力データをｍｎ（ｍは整数）ビッ
トにまとめるデータコントローラと、該データコントロ
ーラを制御する制御手段を設け、上記イメージセンサの
出力データを上記データコントローラを介してｍｎビッ
ト毎メモリに転送するよう構成した。

【０００７】

【実施例】以下、図面の一実施例を参照して説明する。
図１を参照する。この実施例装置では、イメージセンサ
群とその処理回路部分との間に、各イメージセンサの出
力する画像データを所定の単位にまとめるデータコント
ローラを設けた。そして、このデータコントローラを境
として各イメージセンサに関してはｎビットバスで、処
理回路部分に関しては２ｎビットの共通バスで接続する
よう構成した。

【０００８】各イメージセンサ１１、１２、１３は、上
述した従来のイメージセンサと同様、ｎビット毎に画像
データを出力する。これらの各イメージセンサ１１、１
２、１３の画像データは、図２に示すように、データコ
ントローラ２６に入力される。このデータコントローラ
２６は、この実施例装置においては、各イメージセンサ
毎にｎビットレジスタを２個備えており、ここで２ｎ
（一般的にはｍｎ：ｍは整数）ビットのデータにまとめ
られる。

【０００９】そして、図３に示すように、リクエストタ
イミング毎に各イメージセンサ１１、１２、１３の画像
データが共通バスを介して順次メモリ２７に格納され
る。図３に示すように、イメージセンサ群のデータ転送
が共通バスを専有する割合を、従来に比べて著しく小さ
くすることができる。この空き時間を使って他の処理例
えばホストコンピュータへのデータ転送等を行うことが
できる。

【００１０】なお、この装置では、データコントローラ
２６以下のバスをＣＰＵ２１との共通バスとしたので、
ＣＰＵ２１が使用するメモリ（図４の２２など）とイメ
ージメモリとを同一のメモリにより構成することができ
る。これにより、製造コストを低減することができる。

【００１１】

【発明の効果】以上説明したように、この発明によれ
ば、各イメージセンサの出力するデータをまとめるデー
タコントローラを設け、このデータコントローラ以下の
処理部を転送容量の大きい共通バスとして構成したの
で、データ転送のバス専有率を低減することが可能にな
り、このため、総合的な処理速度を向上させることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施例に関わるブロック構成図であ
る。

【図２】図１のデータコントローラの詳細構成図であ
る。

【図３】図１のイメージセンサの画像データ転送タイミ
ング図である。

【図４】従来の画像読取装置のブロック構成図である。

【図５】図４のイメージセンサの画像データ転送タイミ
ング図である。

【符号の説明】

１１、１２、１３：イメージセンサ ２１：ＣＰＵ ２６：データコントローラ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 イメージセンサからの画像データをメモ
   リに取り込む画像読取装置において、 読み取った画像データをｎ（ｎは整数）ビットずつ出力
   するイメージセンサと、該イメージセンサの出力データ
   をｍｎ（ｍは整数）ビットにまとめるデータコントロー
   ラと、該データコントローラを制御する制御手段を設
   け、上記イメージセンサの出力データを上記データコン
   トローラを介してｍｎビット毎メモリに転送することを
   特徴とする画像読取装置。