JPS63198143A

JPS63198143A - デ−タ転送制御装置

Info

Publication number: JPS63198143A
Application number: JP3092287A
Authority: JP
Inventors: Ichirou Shirosaka; 白阪　一郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-02-12
Filing date: 1987-02-12
Publication date: 1988-08-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデータ転送制御装置に関し、特に情報処理シス
テムにおける記憶装置と周辺装置間のデータ転送制御装
置に関する。

〔従来の技術〕

従来、この種のデータ転送制御装置は周辺装置とのイン
ターフェースで使用されているバイト単位のデータを、
記憶装置とのインターフェースで使用されているバスの
複数バイト幅に合うように同じ複数バイト幅でバッファ
リングし、記憶装置へはその複数バイト幅で転送する方
式が使用されている。

この場合、記憶装置に転送されるデータは常にこの複数
バイトの整数倍の境界位置に一致した位置から開始して
転送される、すなわちバイトのバウンダリーに合った形
態で転送されるとは限らないので、転送すべきメモリア
ドレスから開始するように合わせるためにデータ位置の
配置替えの制御、すなわちデータバスをバイト単位で入
れ替えるバイトアラインメント制御が必要である。

従ひて、従来のデータ転送制御装置では記憶装置とデー
タ転送を行うときに記憶装置へ転送する複数バイト幅で
このバイトアライメント制御を行っている。

〔発明が解決しようとする問題点〕

従来、この制御機構としては記憶装置に転送するときの
メモリアドレスを使用してデータバスの入れ替え操作を
行っているが、この入れ替えは複数バイト幅対複数バイ
ト幅の入れ替え操作となるため、回路は非常に複雑で大
きなハードウェアが必要となっていた。

また、通常多くの場合はデータチェイン処理を速やかに
行わねばならないので、この入れ替えの動作は極めて高
速に行う必要があり、高性能の高価なハードウェアが多
量に必要になるという問題点があった。

本発明の目的は高速で高価なハードウェアを多量に使用
することなく効率の良いデータチェイン処理が可能なデ
ータ転送制御装置を提供することである。

〔問題点を解決するための手段〕

本発明のデータ転送制御装置は、記憶装置と周辺装置と
の間にあってデータ転送を制御するデータ転送制御装置
において、転送データを一時格納するバッファメモリと
、記憶装置との間で転送するデータストリングの長さを
数えるバスレングスカウンタと、周辺装置との間で転送
するデータストリングの長さを数えるデバイスレングス
カウンタと、記憶装置との間のデータ転送におけるバス
上のデータの有効位置を指示するバスポジションレジス
タと、周辺装置とのデータ転送におけるバッファメモリ
のデータ格納位置を指示するデバイスポジションカウン
タと、前記バスレングスカウンタが特定の値になったと
きおよび前記デバイスレングスカウンタが特定の値にな
ったときこれらに送り込む次のデータストリングの長さ
を保持するレングスレジスタと、前記バスレングスカウ
ンタが特定の値になったとき前記バスポジションレジス
タに、および前記デバイスレングスカウンタが特定の値
になったとき前記デバイスポジションカウンタに、それ
ぞれ送り込むために次のデータストリングの位置情報を
保持するポジションレジスタとを偏えて構成されている
。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例のデータ転送制御装置のブロ
ック図である。

第１図において、パストランシーバ１は記憶装置に対し
てデータを送受するインターフェース用のドライバーレ
シーバ−回路である。

入力レジスタ２はこのパストランシーバ１が記憶装置か
ら受けたデータをバッファメモリ３へ格納するための待
ち合わせ用に保持するレジスタ回路である。

バッファメモリ３は記憶装置から周辺装置へデータを転
送する場合、または周辺装置から記憶装置へデータを転
送する場合に、記憶装置側と周辺装置側でデータの転送
速度および並列転送幅（本実施例では記憶装置側が４バ
イト幅で周辺装置側が１バイト幅）が異なるので、両側
に対して転送速度および並列転送幅を合わせるため、転
送中のデータを一時格納する一時記憶である。

出力レジスタ４は記憶装置へ前記パストランシーバ１か
ら送出するデータをバッファメモリ３から読み出して保
持するレジスタ回路である。

デバイストランシーバ５は周辺装置に対してデータを送
受するインターフェース用のドライバーレシーバ−回路
である。

バスレングスカウンタ６は、上記の経路を通じて記憶装
置からバッファメモリ３へ、およびバッファメモリ３か
ら記憶装置へデータを転送する場合に、転送するバイト
数を数える目的で転送中のデータストリングについての
残余のバイト数を保持するカウンタ回路である。

バスポジションレジスタ７は出力レジスタ４からパスト
ランシーバ１を通じて記憶装置へ転送するデータについ
て、並列に転送されるどれとどれとの位置が記憶装置へ
送る有効なバイトを含む位置であるかを保持し、これを
パストランシーバ１を通じて記憶装置へ送出するレジス
タ回路である。

また、レングスレジスタ８はデータチェイン動作を行う
ため、そのとき転送中のデータストリングの次に継続し
て転送するデータストリングのバイト数を保持するレジ
スタ回路である。

ポジションレジスタ９は同様に次に継続して転送するデ
ータストリングの先頭バイト位置が並列に転送される４
バイトのどの位置かを保持するレジスタ回路である。

一方、デバイスレングスカウンタ１０はバッファメモリ
３からデバイストランシーバ５を通じて周辺装置へ、お
よび周辺装置からデバイストランシーバ５を通じてバッ
ファメモリ３へデータを転送する場合に、転送するバイ
ト数を数える目的で転送中のデータストリングに関する
残余のバイト数を保持するカウンタ回路である。

デバイスポジションカウンタ１１は同様にバッファメモ
リ３からデバイストランシーバ５を通じて周辺装置へ、
および周辺装置からデバイストランシーバ５を通じてバ
ッファメモリ３ヘデータを転送する場合に、転送中のバ
イトが記憶装置と転送するときにおいては並列に転送す
る４バイト中のどの位置であるかを保持するカウンタ回
路である。

転送制御回路１２は上記各回路のデータ転送動作を制御
し、データ転送が継続するように上記各回路を動作させ
る制御回路である。

マイクロプログラム制御回路１３はマイクロプログラム
によりデータ転送制御装置全体を制御するマイクロプロ
セッサである。

次に、本実施例のデータ転送制御装置の動作について、
周辺装置から記憶装置へデータを入力する場合と、記憶
装置から周辺装置へデータを出力する場合とに分けて説
明する。

周辺装置よりデータを入力する場合、周辺装置からのデ
ータはデバイス１ヘランシーバ５を通じて１バイＩ・ご
とにバッファメモリ３に送られて来る。

デバイスポジションカウンタ１１は最初先頭バイトが記
憶装置へ並列転送されるどの位置であるかを示す数（０
〜３〉を保持しており、１バイトごとにバッファメモリ
３へこの位置から順に格納して、デバイスポジションカ
ウンタ１１は１づつ加算する。

デバイスレングスカウンタ１０は最初転送するデータス
トリングの長さを示すバイト数を保持しているがこのと
きに１づつ減算する。

バッファメモリ３に、記憶装置へ並列転送される４バイ
トの境界位置まで格納されるとデバイスポジションカウ
ンタ１１は零になり、記憶装置へのデータ転送が起動さ
れ、バッファメモリ３から１バイトごとに出力レジスタ
４にこれらの４バイト以内の入力データが送られて保持
される。

一方、最初バスポジションレジスタ７は記憶装置へ並列
に転送される４バイト位置のうち、先頭バイトが記憶装
置へ転送されるバイト位置以降の位置を有効バイト位置
として保持しており、これが出力レジスタ４からのデー
タとともにパストランシーバ１を通じて記憶装置へ送ら
れて、バスポジションレジスタ７は全位置が有効バイト
位置になる。

バスレングスカウンタ６は最初転送するデータストリン
グの長さを示すバイト数を保持しているが、このとき記
憶装置へ送られたバイト数分だけ減算される。

以上の動作は転送制御回路１２に制御されて繰返し行わ
れ、記憶装置への４バイトづつの転送が行われる。

そして、バスレングスカウンタ６の値が４バイト以下を
示す数になると、これを検出して転送中のデータストリ
ングについての記憶装置への最後の転送となり、バスポ
ジションレジスタ７の有効データ位置の保持はバスレン
グスカウンタ６の値が示す位置までとしてそれより先が
リセットされ、この転送が行われる。

データチェイン動作がある場合、デバイスレングスカウ
ンタ１０が零になると、次のデータストリングのバイト
数および先頭バイト位置が、それぞれレングスレジスタ
８からデバイスレングスカウンタ１０へ、およびポジシ
ョンレジスタ９からデバイスポジションカウンタ１１へ
送られ、周辺装置からの入力動作を！！続する。

また、バスレングスカウンタ６が零になると、次のデー
タストリングのバイト数および先頭バイト位置がそれぞ
れレングスレジスタ８からバスレングスカウンタ６へ、
およびポジションレジスタ９からバスポジションレジス
タ７へ送られ、記憶装置への転送動作を継続する。

さらに次のデータストリングがある場合は、マイクロプ
ログラム制御回路１３よりレングスレジスタ８およびポ
ジションレジスタ９へ、そのデータストリングのバイト
数および先頭バイト位置がそれぞれ送られる。

上記の動作は周辺装置からの入力データが終了する迄行
われる。

周辺装置へデータを出力する場合、記憶装置からのデー
タは４バイトごとにパストランシーバ１を通じて入力レ
ジスタ２に保持されて、１バイトごとにバッファメモリ
３に格納される。

バスポジションレジスタ７は最初先頭バイトが記憶装置
からバス上に転送されるバイト位置以降の位置を有効バ
イト位置として保持するが、一度転送されると次から全
位置が有効バイト位置になる。

バスレングスカウンタ６は最初転送するデータストリン
グの長さを示すバイト数を保持しているが、転送される
ごとにバスポジションレジスタ７が保持する有効バイト
位置数分だけ減算される。

バッファメモリ３にデータが格納されると周辺装置への
データ転送が起動される・デバイスポジションカウンタ１１は最初先頭バイトがバ
ッファメモリ３に格納された４バイトのどの位置である
かを示す数（Ｏ〜３）を保持しているので、この位置か
ら読み出してデバイストランシーバ５を通じて周辺装置
へ送られ、デバイスポジションカウンタ１１は１づつ加
算する。

以上の動作は転送制御回路１２に制御されて繰返し行わ
れる。

データチェイン動作がある場合、バスレングスカウンタ
６が零になると、次のデータストリングのバイト数およ
び先頭バイト位置が、それぞれレングスレジスタ８から
バスレングスカウンタ６へ、およびポジションレジスタ
９からバスポジションレジスタ７へ送られ、記憶装置か
らの転送動作を継続する。

また、デバイスレングスカウンタ１０が零になると、次
のデータストリングのバイト数および先頭バイト位置が
、それぞれレングスレジスタ８がらデバイスレングスカ
ウンタ１０へ、およびポジションレジスタ９からデバイ
スポジションカウンタ１１へ送られ、周辺装置への出力
動作を継続する。

上記の動作は周辺装置への出力データが終了する迄行わ
れる。

以上において詳細に説明したように、本実施例のデータ
転送制御装置では記憶装置との転送は４バイＩ・ごとに
単純に行い、データの各バイト位置をメモリアドレスに
合わせる配置制御はバッファメモリを介して周辺装置と
の転送時にバイト単位に低速で行っている。

従って、本実施例のデータ転送制御装置はビット数の少
ないカウンタとレジスタを集めた制御による比較的少な
い量の安価なハードウェアで実現している。

なお、上記の実施例では記憶装置との転送幅を４バイト
で周辺装置との転送幅を１バイトとしているが、これに
限るものではなく双方に様々な転送幅が使用できる。

〔発明の効果〕

上記の実施例で詳細に説明したように、本発明は、複数
バイト幅対複数バイト幅の高速の入れ替え操作を行わな
いで記憶装置と周辺装置との必要なデータ転送を実現し
、効率の良いデータチェイン処理を行えるデータ転送制
御装置を、高速で高価なハードウェアを多量に使用する
ことなく安価に提供できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のデータ転送制御装置のブロ
ック図である。１・・・パストランシーバ、２・・・入力レジスタ、３
・・・バッファメモリ、４・・・出力レジスタ、５・・
・デバイストランシーバ、６・・・バスレングスカウン
タ、７・・・パスポジションレジスタ、８・・・レング
スレジスタ、９・・・ポジションレジスタ、１０・・・
デバイスレングスカウンタ、１１・・・デバイスポジシ
ョンカウンタ、１２・・・転送制御回路、１３・・・マ
イクロプログラム制御回路。

Claims

【特許請求の範囲】

記憶装置と周辺装置との間にあってデータ転送を制御す
るデータ転送制御装置において、転送データを一時格納
するバッファメモリと、記憶装置との間で転送するデー
タストリングの長さを数えるバスレングスカウンタと、
周辺装置との間で転送するデータストリングの長さを数
えるデバイスレングスカウンタと、記憶装置との間のデ
ータ転送におけるバス上のデータの有効位置を指示する
バスポジションレジスタと、周辺装置とのデータ転送に
おけるバッファメモリのデータ格納位置を指示するデバ
イスポジションカウンタと、前記バスレングスカウンタ
が特定の値になったときおよび前記デバイスレングスカ
ウンタが特定の値になったときこれらに送り込む次のデ
ータストリングの長さを保持するレングスレジスタと、
前記バスレングスカウンタが特定の値になったとき前記
バスポジションレジスタに、および前記デバイスレング
スカウンタが特定の値になったとき前記デバイスポジシ
ョンカウンタに、それぞれ送り込むために次のデータス
トリングの位置情報を保持するポジションレジスタとを
備えることを特徴とするデータ転送制御装置。