JPS6340955A - 直接メモリアクセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はコンピュータシステムにおいてデータを高速
に転送する直接メモリアクセス制御装置に関する。

〔従来の技術〕

一般に、直接メモリアクセス制御装置（以下単にＤＭＡ
制御装置と称す）は、ＭＰＵ　（ＣＰＵ）の介在なしに
メモリに対するアドレス及びメモリと入出力装置との間
でデータを転送させる制御信号を出力する。これにより
入出力装置とメモリとの間で、直接データの転送が可能
となり、コンピュータシステム全体の性能を向上させる
ように設計されている。

第３図は三菱半導体データブックマイクロプロセッサ編
＝８５年に開示された従来のＤＭＡ制御装置のブロック
図であり、第４図はこのＤＭＡ制御装置を通用したコン
ピュータシステムの構成図である。

第４図において、中央処理装置（以下単にＭＰＵと称す
）１にはデータバス５、アドレスバス６及び制御バス７
が設けられ、これら各バス５，６゜７にはＤＭＡ制御装
置２、メモリ３及び入出力装置４が接続されている。メ
モリ３とハードディスり等の入出力装置４との間のデー
タバス５上ではデータａが転送され、Ｄ　Ｍ　Ａ制御装
置２からメモリ３には例えば先頭アドレスデータｂがア
ドレスバス６を介して人力される。又、ＤＭＡ制御装置
２、メモリ３及び入出力装置４の間で、データ転送を制
御する制御信号Ｃが制御バス７を介して送受される。

第３図において、１０は転送するデータ数をカウントす
るワードカウンタであり、１１はメモリ３に対するアド
レスデータｂを先頭アドレスからカウントダウン又はカ
ウントアツプするアドレスカウンタである。データレシ
ーバ１２はデータバス５からデータａが与えられ、ワー
ドカウンタ１０に転送語（ワード）数ｄを、アドレスカ
ウンタ１１に転送先頭アドレスｅを夫々出力するもので
ある。又データレシーバ１２は起動コマンドｆをコマン
ドレジスタ１３に与え、アドレスカウンタ１１はアドレ
スバス６に接続されている。コマンドレジスタ１３に一
時格納された起動コマンドｆは転送制御回路１４に与え
られ、転送制御回路１４はワードカウンタ１０にカウン
トダウン信号ｇを、アドレスカウンタ１１にアドレスカ
ウント信号りを夫々供給する。

カウントダウン信号ｇはワードカウンタ１０の内容を１
減するものであり、アドレスカウント信号りはアドレス
カウンタ１１をカウントアツプ又はカウントダウンする
ものである。ワードカウンタ１０から出力されるカウン
ト値ｉは転送制御回路１４に与えられている。転送制御
回路１４は人出力装装置４やメモリ３から転送要求信号
ｊを受け、これちに対してデータ入出力コマンドｋを出
力し、又ＭＰＵＩに対して転送終了信号βを出力する。

ＭＰＵＩはデータレシーバ１２を介してワードカウンタ
１０に転送レングスを示す所定の転送語数ｄを、又アド
レスカウンタ１１にメモリ３の先頭アドレスｅを夫々設
定し、コマンドレジスタ１３に対しては起動コマンドｆ
を与える。

入出力装置４から転送要求信号ｊを受けた転送制御回路
１４は、ＭＰＵＩに対してデータ転送の調整をした後、
入出力装置４及びメモリ３に対してデータ入出力コマン
ドｋを夫々出力する。そして入出力装置４とメモリ３と
の間でデータ転送を実施する、その時アドレスカウンタ
１１はメモリ３に対して先頭アドレスｅ、ｂを出力する
。

１単位データ分の転送終了後、ワードカウンタ１０は転
送制御回路１４の出力するカウントダウン信号ｇに基づ
き、その内容を１つ減する。又アドレスカウンタ１１は
、転送制御回路１４の出力するアドレスカウント信号り
に基づき、メモリ３に対する書き込み又は読み出しのア
ドレスを１つ増加域は減少する。

即ち、この時点でアドレスカウンタ１１は次のサイクル
でデータａを転送すべきメモリ３のアドレスｂを出力す
る。

このようにしてＤＭＡ制御装置２は、予めワードカウン
タ１０に指定した転送語数ｄ分のデータａを、入出力装
置４とメモリ３との間で直接転送させる。指定転送語数
ｄ分のデータａが転送終了したら、ワードカウンタ１０
はカウント値ｇの“０”を出力する。この状態を検知し
た転送制御回路１４は、Ｍ　Ｐ　Ｕ　１に対して転送終
了信号ｌを出力し、ＤＭＡサイクルを終了する。

〔発明が解決しようとする問題点〕

しかしながら上記のような従来のＤ　Ｍ　Ａ制御装置に
あっては、入出力装置４からメモリ３に単にデータを転
送するだけならよいが、転送したデータをＭＰＵＩで加
工する際には次のような不都合があった。即ち、メモリ
３を介して一種のパイプライン処理を実行しながら、１
デ一タ単位毎にＭＰＵＩの介入が行なわれ、システム全
体としての処理効率が低下するという問題があった。

ここでデータの転送単位を大きくすれば、ＭＰＵ１の介
入は少なくなるが、指定語数のデータ転送後に同一デー
タの加工を行う為、ＭＰＵＩによるデータ加工時間が長
（なる。一方データの転送単位を小さくすれば、データ
転送動作とデータ加工動作とが同時に並行して実行され
るので、このシステム全体の処理時間は、データ転送時
間又はデータ加工時間のうちどちらか大きい方に含まれ
る。しかしながらその分ＭＰＵＩの介入頻度が多くなり
、結果的に全体の処理能力が低下するという問題点があ
った。又データの加工単位語数が変化する場合もあり、
データの転送単位を加工単位語数に合わせることができ
ず、結果的にＭＰＵＩの介入頻度を多くして処理速度が
遅くなるという欠点があった。

この発明は上記問題点を解消するためになされたもので
、ＭＰＵの介入頻度を少なくし、データのバイブライン
処理を効率よく短時間に実行するすることができるＤＭ
Ａ制御装置を得ることを目的としている。

〔問題点を解決するための手段〕

第１図、第２図に示すように、所定単位でデータが直接
転送される入出力装置２３とメモリ２２と、該所定単位
で所定のデータ処理を行う処理手段２１と、転送される
データの全語数をカウントするワードカウンタ２４と、
メモリ２２の転送先アドレスを指示するアドレスカウン
タ２５と、所定単位データの転送される語数を監視する
転送単位ワードカウンタ３０と、この転送単位ワードカ
ウンタ３０のカウント値ｔを検知して所定単位のデータ
処理を開始させると同時に、次の所定単位のデータを転
送単位ワードカウンタ３０に設定する転送制御回路２８
とを設けた。

〔作用〕

処理手段２１がデータ処理を実行するデータの所定単位
（処理単位）を予め転送単位ワードカウンタ３０に設定
し、この所定単位のデータを入出力装置２３からメモリ
２２に直接転送する。この部分転送の終了後に、この所
定単位データを処理手段２１で処理開始すると同時に、
次の処理単位データの語数を転送単位ワードカウンタ３
０に設定して部分転送を開始する。このように、データ
転送途中の転送状態をＭＰ−Ｕに通知して先行単位デー
タ転送と単位データ処理を並行に実行する。

〔実施例〕

以下、この発明の一実施例を第１図、第２図に基づいて
説明する。

第２図において、ＭＰＵＩにはデータバス５゜アドレス
バス６及び制御バス７が設けられ、これら各バス５，６
．７には本発明に係るＤＭＡ制御装置２０．処理手段と
してのデータ加工装置２１゜メモリ２２及び入出力装置
２３が接続されている。

入出力装置２３からメモリ２２にはデータバス２５を介
してデータａが転送され、メモリ２２からデータ加工装
置２１には加工用のデータｍがデータバス５を介して入
力される。ＤＭＡ制御装置２０からメモリ２２には例え
ば先頭アドレスｂがアドレスバス６を介して入力され、
又ＤＭＡ制御装置２０からデータ加工装置２１には制御
バスを介してデータ加工開始信号ｎが入力されている。

次にＤ　Ｍ　、Ａ制御装置２０．メモリ２２及び入出力
装置２３の間で、データ転送を制御する制御信号Ｃが制
御バス７を介して送受される。又メモリ２２内のデータ
は加工単位Ｑ毎に区分して格納されており、この加工単
位Ｑの長さくレングス）はその、都度変化するものであ
る。

第２図において、２４は転送する全体のデータ数をカウ
ントするワードカウンタであり、２５はメモリ２２に対
するアドレスデータを先頭アドレスｅからカウントダウ
ン又はカウントアツプするアドレスカウンタである。デ
ータレシーバ２６はデータバス５からデータａが与えら
れ、ワードカウンタ２４に転送語数ｄを、アドレスカウ
ンタ２５に転送先頭アドレスｅを夫々供給するものであ
る。又データレシーバ２６は起動コマンドｆをコマンド
レジスタ２７に与え、アドレスカウンタ２５はアドレス
バス６に接続されている。コマンドレジスタ２７に一時
格納された起動コマンドｆは転送制御回路２８に与えら
れ、転送制御回路２８はワードカウンタ２４にカウント
ダウン信号ｇを、アドレスカウンタ２５にアドレスカウ
ント信号りを夫々出力する。

カウントダウン信号ｇはワードカウンタ２４の内容を１
減するものであり、アドレスカウント信号りはアドレス
カウンタ２５をカウントアツプ又はカウントダウンする
もである。ワードカウンタ２４から出力されるカウント
値ｉは転送制御回路２８に与えられている。転送制御回
路１４は入出力装置２３やメモＪ２２から転送要求信号
ｊを受け、これらに対してデータ入出力コマンドｋを出
力し、又ＭＰ（Ｊｌに対して転送終了信号βを出方する
。

３０は転送されるデータのうち単位転送データ語数ｍを
カウントする転送単位ワードカウンタであり、転送監視
レジスタ３１と転送監視カウンタ３２とを有している。

前記データレシーバ２６は転送監視レジスタ３１に監視
レングスｒを供給し、この監視レングスｒは加工単位Ｑ
分のデータ語数である。又前記転送制御回路２８はカウ
ントダウン信号Ｓを転送監視カウンタ３２に供給し、こ
のカウントダウン信号Ｓは加工単位Ｑ分のデータ数をカ
ウントダウンする。

この転送監視カウンタ３２から出力されるカウント値ｔ
は転送制御回路２８に与えられ、転送制御回路２８は転
送監視レジスタ３１に対して格納された監視レングスｒ
を読み出すためのロードコマンドＵを出力する。又転送
制御回路２８は監視レングスｒ分の加工単位データＱが
メモリ２２への格納終了を示す部分転送終了信号ＶをＭ
ＰＵＩに対して出力する。

卯ち、転送すべき全データａの転送語数ｄ＝Ｑ。

（ｒ（ン＋Ｑ２（ｒ２）　　＋−，、となる。又Ｑ＋＝
　ｍＩＩ　ＱＺ＝　ｍｚ　＋・・・であり、加工単位と
区分転送単位とが等しい。

次に動作について説明する。ＤＭＡ制御装置２０により
、入出力装置２３からメモリ２２に全データａを転送し
ながら、同一データａをデータ加工装置２１で加工する
場合を考える。

まずＭＰＵＩはデータレシーバ２Ｇを介してワードカウ
ンタ２４に転送したい転送語数ｄをセットする。又アド
レスカウンタ２５には転送データａを読み出し又は書き
込むメモリ２２上の先頭アドレスｅを、転送監視レジス
タ３１には加工単位Ｑ分の監視レングスｒを夫々セント
し、更にコマンドレジスタ２７に対して起動コマンドｆ
を与える。

次に、転送制御回路２８は転送監視レジスタ３１から監
視レングスｒをロードコマンドＵにより読み出し転送監
視カウンタ３２にセットする。

ここで転送単位データｍと加工単位データＱと監視レン
グスｒが等しくなるようにＭＰＵＩは予め設定する。

今メモリ２２から転送要求信号ｊを受信した転送制御回
路２８は、ＭＰＵＩに対してデータ転送の調整をした後
、入出力装置２３及びメモリ２２に対してデータ転送コ
マンドｋを出力し、これらの間でデータａの転送が直接
実行される。単位データｍ　＝　Ｑ　＝　ｒの転送終了
後、ワードカウンタ２４はカウントダウン信号ｇに基づ
きその内容を減少させ、アドレスカウンタ２５はアドレ
スカウント信号りに基づきメモリ２２のアドレスを増加
域は、減少させる。こうして全データａの一部が転送さ
れている。

これら一連の動作と同時に、転送監視カウンタ３１はカ
ウントダウン信号Ｓに基づきカウント値りを減少させる
。このようにしてデータ加工単位ｍ　＝　Ｑ　＝　ｒ分
のデータをメモリ２２に転送終了した際には、転送監視
カウンタ３１の出力カウント値りがゼロになり、この状
態を検知した転送制御回路２８は部分転送終了信号Ｖを
Ｍ　Ｐ　Ｕ　１に出力する。

そしてデータ加工装置２１は、この部分転送終了信号■
をデータ部分加工開始信号ｎと判断する。

そしてＤＭＡの全ての動作の終了を待つことなく、又Ｍ
ＰＵＩの指示を受けることなく、転送済みデータｍの部
分加工を開始する。転送制御回路２８は部分転送終了信
号Ｖを出力した後、転送監視レジスタ３１に次のデータ
加工単位ｍ分の監視レングスｒを再度ロードコマンドＵ
によりセットする。

ここで先行加工単位と今回の加工単位が異なってもよい
。

この動作はワードカウンタ２４のカウント値ｉがゼロに
なり全データａの転送終了まで、転送制御回路２８が転
送終了信号ｌを出力するまで行う。

このようにして転送単位を加工単位に予め合わせてＤＭ
Ａ転送を行うようにしたので先行するデータ転送と転送
済のデータ加工が並列的に行われ、効率よいパイプライ
ン処理が可能となる。

このようにしてＤＭＡ制御装置２０によるデータａの転
送とデータｍの加工はＤＭＡの全ての動作の終了を待つ
ことなくパイプライン処理で、又ＭＰＵＩの介入を受け
ることなく同時に並行して実行することができる。

なお、上記実施例では、データの入力とその加工の場合
について述べたが、通信制御装置等におけるデータの入
力と、その解読等、メモリ上におけるデータの一種のパ
イプライン処理を必要とする装置なら何であってもよく
、上記実施例と同様の効果を奏する。

〔発明の効果〕

以上説明してきたようにこの発明によれば、所定単位デ
ータの転送される語数を監視する転送単位ワードカウン
タと、この転送単位ワードカウンタのカウント値を検知
して前記所定単位のデータ処理を開始させると同時に、
次の所定単位のデータを前記転送単位ワードカウンタに
設定する転送制御回路とを備えたので、先回りＤＭＡ転
送と他処理のパイプライン処理が効率よく行なわれ、コ
ンピュータシステム全体の処理時間が著しく短縮される
。

【図面の簡単な説明】

第１図はこの発明のＤ　：ｖｉ　Ａ制御装置のブロック
回路図、第２図は本発明のＤ　Ｍ　Ａ制御装置を通用し
たコンピュータシステムの全体ブロック図、第３図は従
来のＤ　Ｍ　Ａ制御装置のブロック回路図、第４図は従
来のコンピュータシステムの全体ブロック図である。 １・・・ＭＰＵ、５・・・データバス、６・・・アドレ
スバス、７・・・制御バス、２０・・・ＤＭＡ制御装置
、２１・・・データ加工装置、２２・・・メモリ、２３
・・・入出力装置、２４・・・ワードカウンタ、２５・
・・アドレスカウンタ、２６・・・データレシーバ、２
７・・・コマンドレジスタ、２８・・・転送制御回路、
３０・・・転送単位ワードカウンタ、３１・・・転送監
視レジスタ、３２・・・転送監視カウンタ、ｄ・・・転
送語数信号、ｅ・・・転送先頭アドレス信号、ｒ・・・
監視レングス信号。

Claims (1)

【特許請求の範囲】
1. 所定単位でデータが直接転送される入出力装置とメモリ
   と、該所定単位で所定のデータ処理を行う処理手段と、
   前記転送されるデータの全語数をカウントするワードカ
   ウンタと、前記メモリの転送先アドレスを指示するアド
   レスカウンタと、前記所定単位データの転送される語数
   を監視する転送単位ワードカウンタと、この転送単位ワ
   ードカウンタのカウント値を検知して前記所定単位のデ
   ータ処理を開始させると同時に、次の所定単位のデータ
   を前記転送単位ワードカウンタに設定する転送制御回路
   とを備えた直接メモリアクセス制御装置。