JPS59216227A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS59216227A JPS59216227A JP58090662A JP9066283A JPS59216227A JP S59216227 A JPS59216227 A JP S59216227A JP 58090662 A JP58090662 A JP 58090662A JP 9066283 A JP9066283 A JP 9066283A JP S59216227 A JPS59216227 A JP S59216227A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- bus
- data bus
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はデータバスを介して接続された、入出力制御装
置と記憶装置間でのデータの転送制御に係り、特にデー
タバスの処理能力の変動に追随したデータ転送サイクル
を設定することでデータ転送処理速度を向上するのに好
適なデータ転送方式に関する。
置と記憶装置間でのデータの転送制御に係り、特にデー
タバスの処理能力の変動に追随したデータ転送サイクル
を設定することでデータ転送処理速度を向上するのに好
適なデータ転送方式に関する。
従来のデータバスを介して接続された入出力制御装置と
記憶装置間とのデータ転送制御方式では、各入出力制御
装置のデータ転送サイクルは、例えばシステム最大構成
時のデータバス処理能力により決定固定されるかもしく
は、オペレータ指定による切換である。
記憶装置間とのデータ転送制御方式では、各入出力制御
装置のデータ転送サイクルは、例えばシステム最大構成
時のデータバス処理能力により決定固定されるかもしく
は、オペレータ指定による切換である。
従って、入出力制御装置の接続台数が少ない場合もしく
は動作台数が少ない場合でも、データバスの処理能力に
追随した最適なデータ転送サイクルには設定されず、デ
ータバスの処理能力を最大限に活用できない欠点があり
、また各入出力制御装置のデータ転送サイクルを最大限
に設定するとシステム構成が大きくなった場合データバ
ス処理が過負荷となる障害（オーバーラン）が発生する
欠点があった。
は動作台数が少ない場合でも、データバスの処理能力に
追随した最適なデータ転送サイクルには設定されず、デ
ータバスの処理能力を最大限に活用できない欠点があり
、また各入出力制御装置のデータ転送サイクルを最大限
に設定するとシステム構成が大きくなった場合データバ
ス処理が過負荷となる障害（オーバーラン）が発生する
欠点があった。
本発明の目的は、データバスを介して接続された記憶装
置と各入出力制御装置とのデータ転速制御において、デ
ータバスの処理能力を随時監視して最適なデータ転送要
求サイクルを設定することで、データバスの処理能力を
最大限に活用し、処理速度を向上させるデータ転送方式
を提供することにある。
置と各入出力制御装置とのデータ転速制御において、デ
ータバスの処理能力を随時監視して最適なデータ転送要
求サイクルを設定することで、データバスの処理能力を
最大限に活用し、処理速度を向上させるデータ転送方式
を提供することにある。
データバスを介して接続される入出力制御装置のデータ
転送サイクルは、システム設計時に最大構成時のデータ
バス処理能力に基づいて決定固定される例が多い。従っ
て、入出力制御装置接続台数の変動もしくはデータバス
処理能力の変動圧も追随できず、最適々データ転送サイ
クルが設定できない。
転送サイクルは、システム設計時に最大構成時のデータ
バス処理能力に基づいて決定固定される例が多い。従っ
て、入出力制御装置接続台数の変動もしくはデータバス
処理能力の変動圧も追随できず、最適々データ転送サイ
クルが設定できない。
本発明は、この解決策として、データバスの処理能力を
監視してデータバスの処理能力に追随したデータ転送サ
イクルを設定する方式である。
監視してデータバスの処理能力に追随したデータ転送サ
イクルを設定する方式である。
以下、本発明の一実施例を第１図、第２図および第５図
を用いて説明する。
を用いて説明する。
第１図は入出力制御装置Ａと入出カ制御装随Ｂとがデー
タバスａに接続された場合の概略図であり、データバス
ａとのデータの送受信動作を行なうデータ転送制候回路
ｂ’ｌ 、 ｂ２、データバスａの処理能力を判断する
データ転送時間監視回路Ｃ１１Ｃ２、データ転送時間監
視回路Ｃ１，Ｃ２でのデータバスａの処理能力判断結果
からデータ転送要求周期を補正し、データバスａの処理
能力に適合したザーピス要求を行なうデータ転送サイク
ル制御回路ｅ’＋６２およびデータ転送時間の監視とデ
ータ転送要求周期の補正に用いるクロックジェネレータ
ｄ１．ｄ２より成る。データ転送系回路以外は省略する
。
タバスａに接続された場合の概略図であり、データバス
ａとのデータの送受信動作を行なうデータ転送制候回路
ｂ’ｌ 、 ｂ２、データバスａの処理能力を判断する
データ転送時間監視回路Ｃ１１Ｃ２、データ転送時間監
視回路Ｃ１，Ｃ２でのデータバスａの処理能力判断結果
からデータ転送要求周期を補正し、データバスａの処理
能力に適合したザーピス要求を行なうデータ転送サイク
ル制御回路ｅ’＋６２およびデータ転送時間の監視とデ
ータ転送要求周期の補正に用いるクロックジェネレータ
ｄ１．ｄ２より成る。データ転送系回路以外は省略する
。
次に第２図および第６図を用いて動作を説明する。入出
力制御装置がデータ転送を開始するとデータ転送応答時
間カウンタｆの値とデータ転送応答規定時間レジスタｇ
の値とがデータ転送応答時間比較回路ｉにて比較され、
応答時間カウンタ値が規定時間レジスタ値よりも大きい
ならばデータ転送要求周期を増加、逆に応答時間カウン
タ値が規定時間レジスタ値よりも小さいか等しいならば
データ転送要求周期を減少する動作がデータ転送サイク
ルタイム増減回路ｋにて実行され、実行結果がデータ転
送サイクルカウンタ１にセットされ次のデータ転送要求
周期を決定する。データバスを他の入出力制御装置等が
使用していない状態（イ）ならデータ転送要求ＲＥＱ（
ｎ）に対しデータ転送応答ＡＣＫ（ｎ）を受信する迄の
応答時間ｔ２１が規定時間よりも等しいか小さくなる為
データ転送要求周期は前回よりも任意の値だけ減少した
ｊｌｌとなる。逆にデータバスを他の入出力制御装置等
が使用中（７）ならデータ転送要求ＲＥＱ（ｎ＋ １）
に対するデータ転送応答ＡＣＫ（ｎ＋１）を受信する迄
の応答時間ｔ２２が規定時間よりも大きくなる゛高次の
データ転送要求周期は前回よりも任意の値だけ増加した
ｔ１２となる。この結果、データバスａの処理能力に応
じたデータ転送サイクルを自動設定することが可能とな
り、データバスａの処理能力を常に最大限に活用できる
為、データー転送処理速度な向上させる効果がある。
力制御装置がデータ転送を開始するとデータ転送応答時
間カウンタｆの値とデータ転送応答規定時間レジスタｇ
の値とがデータ転送応答時間比較回路ｉにて比較され、
応答時間カウンタ値が規定時間レジスタ値よりも大きい
ならばデータ転送要求周期を増加、逆に応答時間カウン
タ値が規定時間レジスタ値よりも小さいか等しいならば
データ転送要求周期を減少する動作がデータ転送サイク
ルタイム増減回路ｋにて実行され、実行結果がデータ転
送サイクルカウンタ１にセットされ次のデータ転送要求
周期を決定する。データバスを他の入出力制御装置等が
使用していない状態（イ）ならデータ転送要求ＲＥＱ（
ｎ）に対しデータ転送応答ＡＣＫ（ｎ）を受信する迄の
応答時間ｔ２１が規定時間よりも等しいか小さくなる為
データ転送要求周期は前回よりも任意の値だけ減少した
ｊｌｌとなる。逆にデータバスを他の入出力制御装置等
が使用中（７）ならデータ転送要求ＲＥＱ（ｎ＋ １）
に対するデータ転送応答ＡＣＫ（ｎ＋１）を受信する迄
の応答時間ｔ２２が規定時間よりも大きくなる゛高次の
データ転送要求周期は前回よりも任意の値だけ増加した
ｔ１２となる。この結果、データバスａの処理能力に応
じたデータ転送サイクルを自動設定することが可能とな
り、データバスａの処理能力を常に最大限に活用できる
為、データー転送処理速度な向上させる効果がある。
本発明によれば、各入出力制御装置の接続されたデータ
バスの処理能力に応じて、入出力制御装置毎にデータ転
送要求サイクルを最適化できるので、データバスの処理
能力を最大眼圧活用可能なデータ転送制御システムを構
築し、データ転送処理速度を向上できる効果がある。
バスの処理能力に応じて、入出力制御装置毎にデータ転
送要求サイクルを最適化できるので、データバスの処理
能力を最大眼圧活用可能なデータ転送制御システムを構
築し、データ転送処理速度を向上できる効果がある。
第１図は入出力制御装置Ａと入出力制御装置Ｂとで本発
明を実施した場合の概略構成図、第２図はデータ転送時
間監視回路Ｃ１，Ｃ２とデータ転送サイクル制御回路１
．Ｃ２の概略ブロック図第６図はデータ転送サイクル制
御動作の時系列図である。
明を実施した場合の概略構成図、第２図はデータ転送時
間監視回路Ｃ１，Ｃ２とデータ転送サイクル制御回路１
．Ｃ２の概略ブロック図第６図はデータ転送サイクル制
御動作の時系列図である。
Claims (1)
- １ データバスとデータバスに接続される入出力制御装
置より成るデータ転送制御システムにおいて、各入出力
制御装置毎にデータバスの処理応答時間を監視する回路
と、処理応答時間の監視結果によりデータ転送要求周期
を増減する回路とを投げることで、データバスの処理能
力に追随したデータ転送サイクルを設定可能としデータ
バス処理能力を最大限に活用することでデータ転送処理
速度を向上させることを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58090662A JPS59216227A (ja) | 1983-05-25 | 1983-05-25 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58090662A JPS59216227A (ja) | 1983-05-25 | 1983-05-25 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59216227A true JPS59216227A (ja) | 1984-12-06 |
Family
ID=14004741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58090662A Pending JPS59216227A (ja) | 1983-05-25 | 1983-05-25 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59216227A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221860A (ja) * | 1985-03-19 | 1986-10-02 | Fujitsu Ltd | デ−タ転送方式 |
| JPS61246861A (ja) * | 1985-03-27 | 1986-11-04 | Fujitsu Ltd | デ−タ転送制御方式 |
-
1983
- 1983-05-25 JP JP58090662A patent/JPS59216227A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221860A (ja) * | 1985-03-19 | 1986-10-02 | Fujitsu Ltd | デ−タ転送方式 |
| JPS61246861A (ja) * | 1985-03-27 | 1986-11-04 | Fujitsu Ltd | デ−タ転送制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609444B2 (ja) | データ処理システム | |
| JPH10293745A (ja) | バスを動的に制御するシステムおよび方法 | |
| JPS59216227A (ja) | デ−タ転送方式 | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JPS63293658A (ja) | 通信処理装置 | |
| JP2002222161A (ja) | 半導体装置、及びデータ転送方法 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JPS6129961A (ja) | デ−タ転送方式 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPS6151258A (ja) | 制御装置間インタ−フエ−ス | |
| WO2003032168A1 (en) | Data processor | |
| JPS6340955A (ja) | 直接メモリアクセス制御装置 | |
| JPS6168665A (ja) | 電子計算機における入出力制御装置 | |
| JPH02275559A (ja) | ダイレクトメモリアクセス転送制御方式 | |
| JPS6214866B2 (ja) | ||
| JPH0728751A (ja) | 転送制御装置 | |
| JP2000003285A (ja) | 割り込み処理方法および割り込み回路 | |
| JPS61289437A (ja) | メモリアクセス制御方式 | |
| JPH05158864A (ja) | Ｄｍａ制御装置 | |
| JPS62160560A (ja) | バス制御方式 | |
| JPH01319849A (ja) | 割り込み回路 | |
| JPH01124047A (ja) | タイムシェアリングシステム | |
| JPH04205243A (ja) | タイマー制御方法 |