JPH0728751A - 転送制御装置 - Google Patents

転送制御装置

Info

Publication number
JPH0728751A
JPH0728751A JP15375193A JP15375193A JPH0728751A JP H0728751 A JPH0728751 A JP H0728751A JP 15375193 A JP15375193 A JP 15375193A JP 15375193 A JP15375193 A JP 15375193A JP H0728751 A JPH0728751 A JP H0728751A
Authority
JP
Japan
Prior art keywords
buffer
communication
data
transfer control
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15375193A
Other languages
English (en)
Inventor
Kishio Nishimura
紀志雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15375193A priority Critical patent/JPH0728751A/ja
Publication of JPH0728751A publication Critical patent/JPH0728751A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】 プロセッサ間通信を行なう転送制御装置にお
いて、通信トラフィックが増加した場合のシステム処理
能力及び応答時間を向上させる。 【構成】 転送制御装置20は、通信種別に対応した複
数のデータバッファ1101 〜110m を備え、かつ各
データバッファ1101 〜110m 毎にバッファ管理テ
ーブル1201 〜120m を有する。各バッファ管理テ
ーブル1201 〜120m は通常動作用の基本テーブル
と過負荷時の予備テーブルとからなる。転送コントロー
ラ100は各データバッファ1101 〜110m の使用
率をモニタし、特定のデータバッファの使用率が一定値
以上となった場合に、使用率の低い他のデータバッファ
の管理テーブルを変更して容量を削減するとともに、使
用率の高いデータバッファの管理テーブルの予備テーブ
ルを設定して容量を拡大させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマルチプロセッサシステ
ムにおけるプロセッサ間の通信を行なう転送制御装置に
関する。
【0002】
【従来の技術】複数のプロセッサからなるマルチプロセ
ッサシステムにおいてはプロセッサ間の通信が頻繁に発
生する。このプロセッサ間通信処理(以下、データ転送
と称する)をプロセッサ自身が実行するのはシステム処
理能力への影響が大きく、プロセッサとは別に設けられ
た転送制御装置が実行するのが一般的である。
【0003】プロセッサ間通信においては、通信内容及
び通信の優先度に応じて通信種別が設けられ、転送制御
装置にはこれらの通信種別毎にデータを一時的に蓄積す
るデータバッファが設けられる。
【0004】通常の運用時においてはデータバッファの
容量以下でデータ転送を行なうことができる。しかし特
定時間帯あるいは障害の発生/再開に際しては予期せぬ
トラフィックが発生し、かつ特定のプロセッサ(例えば
保守運用プロセッサ)に対しての通信が集中することが
ある。
【0005】
【発明が解決しようとする課題】上述した従来の転送制
御装置は、前記のような一時的な高トラフィックが発生
すると該当通信種別のデータバッファが満杯となり、シ
ステム全体の処理能力/応答時間が極めて悪くなるとい
う欠点があった。また、転送制御装置内のデータバッフ
ァ容量を大きくすることは経済的ではない。
【0006】本発明の目的は、かかる従来技術の欠点を
解消し、一時的な高トラフィック発生に際してもシステ
ム全体の処理能力/応答時間を低下させることのない転
送制御装置を提供することである。
【0007】
【課題を解決するための手段】本発明の転送制御装置
は、通信種別に対応した各データバッファに対応して設
けられ、当該データバッファのサイズ、ヘッドポイン
タ、テールポインタのうち少なくとも2つが格納される
バッファ管理テーブルと、各データバッファの使用状況
を監視し、特定通信種別のデータバッファの使用率が一
定値を越えた場合に前記バッファ管理テーブルの内容を
変更して使用率が小さい他の通信種別のデータバッファ
の一部を使用させる制御手段を有する。
【0008】
【作用】したがって、特定プロセッサに一時的にトラフ
ィックが集中した場合においてもシステム処理能力なら
びに応答時間を低下させることなく、経済的なシステム
を実現できる。
【0009】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0010】図1は本発明の一実施例のマルチプロセッ
サシステムのブロック図である。
【0011】本マルチプロセッサシステムは、それぞれ
所定の処理を行なう複数のプロセッサ11,12,・・
・,1nと、各プロセッサ11,12,・・・,1n対
応に設けられ、プロセッサ間通信を行なう転送制御装置
21,22,・・・,2nと、プロセッサバス31,3
2,・・・,3nと、プロセッサ間バス40で構成され
ている。
【0012】図2は転送制御装置21〜2nのブロック
図である。
【0013】制御手段である転送コントローラ100
は、当該プロセッサからの指示によりデータ転送動作を
開始し、当該プロセッサと転送制御装置とのデータ送受
についてはプロセッサインターフェイス制御部150に
転送指示を行ない、プロセッサ間データ送受については
バスインターフェイス制御部160に転送指示を行な
う。当該プロセッサとのデータ転送時には入出力バッフ
ァ130が、また、プロセッサ間バス40を介してデー
タ転送時には入出力バッファ140が送受信用バッファ
として使用される。
【0014】転送制御装置にはプロセッサ間通信の種別
ならびに優先度に応じて複数のデータバッファ110
1 ,1102 ,・・・,110m が設置されている。ま
た、各々のデータバッファ1101 〜110m に対応し
てバッファ管理テーブル120 1 ,1202 ,・・・,
120m が設置されている。バッファ管理テーブル12
1 〜120m は基本テーブルと予備テーブルを有して
おり、それぞれ当該バッファのサイズ、ヘッドポイン
タ、テールポインタが格納される。転送コントローラ1
00はバッファ管理テーブル1201 〜120m の内容
をダイナミックに監視することができ、使用率を算出す
る。特定の時間、あるいは障害発生後のシステム再開時
に、特定種別の通信トラフィックが特定プロセッサに集
中することがある。この場合、転送コントローラ100
は使用率の最も少ない通信種別のバッファ管理テーブル
の基本テーブルを変更して容量を削減する。また、トラ
フィックが急増した通信種別のバッファ管理テーブルの
予備テーブルに追加可能なバッファ情報を設定する。こ
のため特定プロセッサに負荷が集中した場合において
も、他のプロセッサにおいて待ち時間を発生させること
なくデータ転送を行なうことができる。
【0015】
【発明の効果】以上説明したように本発明は、転送制御
装置におけるデータバッファの容量管理をダイナミック
に行なうことにより、特定プロセッサに一時的にトラフ
ィックが集中した場合においてもシステム処理能力なら
びに応答時間を低下させることなく、経済的なシステム
を実現できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すマルチプロセッサシス
テムのブロック図である。
【図2】図1中の転送制御装置21〜2nのブロック図
である。
【符号の説明】
11,12,・・・,1n プロセッサ 21,22,・・・,2n 転送制御装置 31,32,・・・,3n プロセッサバス 40 プロセッサ間バス 100 転送コントローラ 1101 ,1102 ,・・・,110m データバッ
ファ 1201 ,1202 ,・・・,120m バッファ管
理テーブル 130 入出力バッファ 140 入出力バッファ 150 プロセッサインターフェイス制御部 160 バスインターフェイス制御部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年11月16日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 通信種別に対応した複数のデータバッフ
    ァを有し、プロセッサ間の通信を行なう転送制御装置に
    おいて、 前記各データバッファに対応して設けられ、当該データ
    バッファのサイズ、ヘッドポインタ、テールポインタの
    うち少なくとも2つが格納されるバッファ管理テーブル
    と、 各データバッファの使用状況を監視し、特定通信種別の
    データバッファの使用率が一定値を越えた場合に前記バ
    ッファ管理テーブルの内容を変更して使用率が小さい他
    の通信種別のデータバッファの一部を使用させる制御手
    段を有することを特徴とする転送制御装置。
JP15375193A 1993-06-24 1993-06-24 転送制御装置 Pending JPH0728751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15375193A JPH0728751A (ja) 1993-06-24 1993-06-24 転送制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15375193A JPH0728751A (ja) 1993-06-24 1993-06-24 転送制御装置

Publications (1)

Publication Number Publication Date
JPH0728751A true JPH0728751A (ja) 1995-01-31

Family

ID=15569326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15375193A Pending JPH0728751A (ja) 1993-06-24 1993-06-24 転送制御装置

Country Status (1)

Country Link
JP (1) JPH0728751A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330812A (ja) * 2005-05-23 2006-12-07 Fujitsu Ltd マルチプロセッサシステムにおけるデータバッファ監視装置およびその方法
JP2009530753A (ja) * 2006-03-21 2009-08-27 フリースケール セミコンダクター インコーポレイテッド 命令プリフェッチバッファ深さの動的制御を有するデータプロセッサとその方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181258A (ja) * 1988-01-13 1989-07-19 Hitachi Ltd バツフア管理方法
JPH02220152A (ja) * 1989-02-21 1990-09-03 Fujitsu Ltd メモリ割当て優先度の動的変更処理方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181258A (ja) * 1988-01-13 1989-07-19 Hitachi Ltd バツフア管理方法
JPH02220152A (ja) * 1989-02-21 1990-09-03 Fujitsu Ltd メモリ割当て優先度の動的変更処理方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330812A (ja) * 2005-05-23 2006-12-07 Fujitsu Ltd マルチプロセッサシステムにおけるデータバッファ監視装置およびその方法
JP2009530753A (ja) * 2006-03-21 2009-08-27 フリースケール セミコンダクター インコーポレイテッド 命令プリフェッチバッファ深さの動的制御を有するデータプロセッサとその方法
US9304773B2 (en) 2006-03-21 2016-04-05 Freescale Semiconductor, Inc. Data processor having dynamic control of instruction prefetch buffer depth and method therefor

Similar Documents

Publication Publication Date Title
JP2000222590A (ja) 画像処理方法及び装置
US6959400B2 (en) System and method for establishing consistent memory contents in redundant systems
JP2002351436A (ja) ディスプレイ装置及びディスプレイ装置の低消費電力モードへの遷移と復帰方法
CN107861763B (zh) 一种面向飞腾处理器休眠过程的中断路由环境恢复方法
JPH0728751A (ja) 転送制御装置
JPH03147157A (ja) 情報処理装置
JPS61134863A (ja) デ−タ処理装置
JPH06309288A (ja) 並列マルチプロセッサシステムの低消費電力化回路
WO2023218596A1 (ja) サーバ内遅延制御装置、サーバ内遅延制御方法およびプログラム
JPS6242247A (ja) キヤツシユメモリ制御方式
JPS615361A (ja) 通信インタフエイス回路
JP2002176464A (ja) ネットワークインタフェース装置
JPH0380359A (ja) プロセッサ間通信方式
JP2003186666A (ja) マイクロコンピュータおよびdma制御回路
JPH0148574B2 (ja)
JPS59216227A (ja) デ−タ転送方式
JPH07120346B2 (ja) プロセッサ間通信分散処理方法
JPH06266630A (ja) トレース機能付き入出力制御装置
JPH0619860A (ja) 分散型システムの制御方法
JPH0298744A (ja) 割込み処理方式
JPS62191954A (ja) 通信制御装置
JPS62160560A (ja) バス制御方式
JPH02219148A (ja) ページング方式
JPS62164134A (ja) ハ−ドウエアスタツク制御方式
JPH0675765A (ja) 処理速度制御装置