JPH07120346B2 - プロセッサ間通信分散処理方法 - Google Patents

プロセッサ間通信分散処理方法

Info

Publication number
JPH07120346B2
JPH07120346B2 JP8459290A JP8459290A JPH07120346B2 JP H07120346 B2 JPH07120346 B2 JP H07120346B2 JP 8459290 A JP8459290 A JP 8459290A JP 8459290 A JP8459290 A JP 8459290A JP H07120346 B2 JPH07120346 B2 JP H07120346B2
Authority
JP
Japan
Prior art keywords
processor
system bus
processing
task
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8459290A
Other languages
English (en)
Other versions
JPH03282957A (ja
Inventor
隆志 熊倉
隆文 今
昌浩 向野
淳一 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8459290A priority Critical patent/JPH07120346B2/ja
Publication of JPH03282957A publication Critical patent/JPH03282957A/ja
Publication of JPH07120346B2 publication Critical patent/JPH07120346B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサ間通信処理方法に関し、特に
システムが保有する処理能力を最大限に発揮する為、プ
ロセッサ間通信処理をシステムバス及び共通メモリに分
担するプロセッサ間通信分散処理方法に関するものであ
る。
〔従来の技術〕
従来、共通メモリとシステムバスを有するマルチプロセ
ッサ構成のシステムにおけるプロセッサ間の通信処理手
段としては、システムバスを単独で使用しており、共通
メモリは、各プロセッサにおける共通データのリソース
管理の目的にのみ使用されていた。
〔発明が解決しようとする課題〕
従来の交換ソフトウェア技術に比較してIN/ISDN/No.7と
高度な通信技術を電子交換機上のハードとソフトウェア
で実現させる為、機能分散されたそれぞれのマルチプロ
セッサへのプロセッサ通信回数もソフトウェアのジェネ
リックに比例して増加の一途を辿り単位時間内に転送出
来る量が決まっているシステムバスの処理能力を圧迫し
ている。又、CPU処理能力の違いによりシリーズ化され
たプロセッサにおいて最速のプロセッサでマルチプロセ
ッサを構成した場合、システムバスの転送処理能力の影
響により能力バランスが崩れた結果、プロセッサ間通信
待ち時間が増大しCPUの処理能力を生かしきれない欠点
も有った。
〔課題を解決するための手段〕
このような欠点を除去する為に本発明は、システムバス
がタスク通信に使用できないとき、第1のプロセッサは
共通メモリ上の所定領域に第2のプロセッサに送信する
タスク通信内容を書き込み、第2のプロセッサは共通メ
モリに書き込まれたそのタスク通信内容を読み出すよう
にしたものである。
〔作用〕
第1のプロセッサと第2のプロセッサは、共通メモリを
介して通信を行う。
〔実施例〕
本発明によるプロセッサ通信分散処理方法の一実施例を
図を用いて説明する。
第1図は本発明に於けるマルチプロセッサシステムの構
成図である。
システムバス制御装置1には、保守運用プロセッサ2,呼
処理プロセッサ3,信号処理プロセッサ4,交換台制御プロ
セッサ5の各プロセッサが接続されている。そして、こ
れら各プロセッサにより、それぞれの処理機能に機能分
散されている。又、システムとしての処理能力を向上さ
せる目的で、全てのプロセッサから共通にデータを参照
することが可能な共通メモリ10が、それぞれのプロセッ
サに接続している。
マルチプロセッサ制御の交換機動作においては、一つの
処理(タスク)を実施する為に機能分散された各プロセ
ッサ間でタスクの送受信をしなければならない。ここ
で、この時に必要なプロセッサ間のタスク通信処理を、
システムバス制御装置1が制御している。
第2図はプロセッサ間通信処理で使用される処理タスク
の内容を示す構成図である。
通常のマルチプロセッサ交換処理はリアルタイム処理と
プロセッサ間通信処理を実施しなければならない為、中
断処理(他タスクにCPU占有を譲る)の考慮が必要とな
る。
このような場合、中断点に戻る為に必要なプログラムア
ドレス情報51、中断点復帰情報52、サブルーチンリター
ン情報53、処理要求の各種情報を示す処理要求情報54、
プロセッサ間通信を実施した場合の送信先/送信元プロ
セッサ情報55、プロセッサ間送信受信完了フラグ56等の
処理情報が設定されているメモリ情報が処理タスク50で
ある。
この処理タスク50は、プロセッサが交換機能を実施して
いる場合、呼処理、保守者からのコマンド入力、周期プ
ログラム制御などあらゆる点に生成され処理される。生
成された処理タスク50は、送信元のプロセッサからQATC
HWMと呼ばれるマクロサブルーチンにより、第1図のシ
ステムバス制御装置1を経由して機能分割されたプロセ
ッサ内の構造化プログラムを実施する。
第3図はタスク処理を示すフローチャートであり、QATC
HWMのプロセッサ通信要求のマクロサブルーチンをコー
ルするフローチャートである。
機能分割されたプロセッサ内のプログラムを実行する為
に、送信元プロセッサ内のプログラムS1は、QATCHMマク
ロサブルーチンS11をコール(CALL)する。このマクロ
をコールするとシステムバス通信待ちキュー60につなぎ
こまれる。このキュー60は、最初につなぎ込まれたタス
クを示すWQH(ウエイトキューヘッドポインタ)61、最
後につなぎ込まれたタスクを示すWQT(ウエイトキュー
テールポインタ)62、合計のタスク数を示すシステムバ
スに対する送信要求個数を示すWCNT(ウエイトキューカ
ウンタ)63から構成されている。
初期の段階では、要求個数WCNT63が0であり、次いで、
プロセッサ通信要求があれば、WQH61とWQT62は同じタス
クが表示されWCNT63の内容は“1"になる。
そして、既にプロセッサ通信要求がなされており、要求
個数WCNT63が0でない場合は、WQT62に新たなタスクが
設定される毎に、WCNT63は1が加算される。
第4図は、従来のシステムバスにおける送信要求処理
(SNDSB処理:センドシステムバス)を示すフロチャー
トである。
まず、第3図に示したシステムバスの送信持ち要求個数
WCNT63を確認する(ステップS21)。この要求個数がな
ければ、送信要求がないことであり、処理を終了する。
これに対して、要求個数WCNT63(第3図)が1以上で有
れば、送信要求があることになり、次いで、システムバ
ス転送可能回数を示すBIRSB(ビジー・アイドル・レジ
スタ・システム・バス)の値を確認する(ステップS2
2)。
BIRSBには、フェーズ再開による初期設定において、予
めシステムバス制御装置1が転送できる最大回数が設定
されている。
ここで、この最大回数にまだ空きがある場合は(ステッ
プS22)、システムバス制御装置1にプロセッサ間通信
(タスク送信)を要求する(ステップS23:システムバス
リクエストキュー)。一方、空きがない場合は(ステッ
プS22)、一連の処理を終了する。
ここで、例えば、BIRSBの値が2と設定されている場
合、システムバス送信待ちキュー60につながれた処理タ
スク50(第3図)のうち、2つまで取り出して転送可能
となる。
そして、システムバス送信待ちキュー60に、処理タスク
50のうち3つ以上がつながれていると、そのうち2つま
ではすぐに転送できるが、残りはこれら2つの転送が終
わってから転送することになる。
以上のことにより、プロセッサ間通信を要求した後(ス
テップS23)、BIRSBより1を減じることでシステムバス
制御装置1の転送回数を制限(減ら)し(ステップS2
4)、システムバス要求待ち個数WCNT63より1を減ずる
と同時に、WQH61に次のタスクを設定する。
第5図は、第4図のフローチャートのステップS23のタ
スク送信要求によるタスクを、引き取る動作を示すフロ
ーチャートである。
まず、要求されたプロセッサ間通信の終了をチェック
(ゲットシステムバス)し(ステップS31)、プロセッ
サ間通信が終了していれば(ステップS32)、プロセッ
サ間通信の転送回数の上限を示すBIRSBの値に1を加算
し(ステップS33)、処理を終了する。
未終了の場合(ステップS32)、ステップS33をスキップ
して終了する。
ここまでは従来の処理であるが、第1図のシステムバス
制御装置1の転送能力を越えると第4図の処理がはけな
くなる。
すなわち、前述したように、システムバス要求待ち個数
WCNT63の値が、システムバス転送可能回数を示すBIRSB
の値を越えていた場合、タスク転送ができずに滞った状
態となる。プロセッサの能力がシステムバスの転送能力
より高い場合、このように、システムバスの転送能力以
上にタスク転送要求が発生することになる。
ここで、この発明においては、システムバスにおけるタ
スク転送ができない場合、第1図に示した共通メモリ10
を用いてプロセッサ間の通信を行うようにしたものであ
る。
第6図および第7図は、本発明におけるプロセッサ間通
信の方法を示すフローチャートである。
ここでは、システムバス最大運転回数であるBIRSBが0
で、転送要求待ちキューWCNT63が有るとき、システムバ
スの能力限界を越えたと判断し、共通メモリを用いたプ
ロセッサ間通信の動作を開始する。
第6図は、共通メモリ10を用いた送信要求処理(SNDCM:
センドコモンメモリ)を示すフローチャートである。
まず、システムバスによるプロセッサ間通信と同様に、
WCNTの有無を確認し(ステップS41)、ある場合は共通
メモリ制御情報であるBIRCM(ビジー・アイドル・レジ
スタ・コモンメモリ)が0でないかどうかを確認する
(ステップS42)。
BIRCMが0でなければ、共通メモリ10を用いたプロセッ
サ間通信が可能であることを示している。
そして、プロセッサ間通信により送信したいタスクを、
送信先プロセッサが使用している共通メモリ10上の領域
に共通データとして格納し(ステップS43)、BIRCMより
1を減じ(ステップS44)、WCNTより1を減ずる。
第7図は、第6図のフローチャートのステップS43のタ
スク送信要求によるタスクを、引き取る動作(GETCM:ゲ
ットコモンメモリ)を示すフローチャートである。
まず、転送先のプロセッサが、自身の使用している共通
メモリ10上の領域に格納されたタスクを取り出す(ステ
ップS51)。
この取り出しが完了すれば(ステップS52)、BIRCMに1
を加算し(ステップS53)、処理を終了する。
以上のことにより、共通メモリ10を用いてプロセッサ間
の通信が行われたことになる。例えば、第1図におい
て、システムバスにより保守運用プロセッサ2へ呼処理
プロセッサ3からタスク転送をしていることで、システ
ムバスでそれ以上プロセッサ間通信ができなくても、信
号処理プロセッサ4と交換台制御プロセッサ5とで共通
メモリ10を用いたプロセッサ間通信ができ、プロセッサ
間通信を分散処理したことになる。
〔発明の効果〕
以上説明したように本発明によれば、システムバスの能
力限界を越えた通信要求がある場合、共通メモリがその
不足分の能力を補うことができるので、システムが保有
している各種能力を充分に発揮することができ、システ
ム全体としての処理能力を高める事ができる効果があ
る。
【図面の簡単な説明】
第1図はシステム構成を示す構成図、第2図は処理タス
クのデータ構造を示す概要図、第3図はタスク処理を示
すフローチャート、第4図はSNDSB処理を示すフローチ
ャート、第5図はGETSB処理を示すフローチャートであ
る。第6図はSNDCM処理を示すフローチャート、第7図
はGETCM処理を示すフローチャートである。 1……システムバス制御装置、2……保守運用プロセッ
サ、3……呼処理プロセッサ、4……信号処理プロセッ
サ、5……交換台制御プロセッサ、10……共通メモリ、
50……処理タスク、51……プログラムアドレス情報、52
……中断点復帰情報、53……サブルーチンリターン情
報、54……処理要求情報、55……送信元/送信先プロセ
ッサ情報、56……プロセッサ間送受信完了フラグ、60…
…送信待ちキュー、61……WQH(システムバス送信待ち
キューヘッドポインタ)、62……WQT(システムバス送
信待ちキューテールポインタ)、63……WCNT(システム
バス送信待ちキュー要求個数)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 淳一 東京都港区芝5丁目33番1号 日本電気株 式会社内 (56)参考文献 特開 昭59−41080(JP,A) 特開 平2−3854(JP,A) 特開 昭64−50140(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数のプロセッサ間のタスク通信手段とし
    てのシステムバスと、前記各プロセッサが共通にデータ
    アクセスする共通メモリとを有する機能分散されたマル
    チプロセッサシステムにおいて、 前記システムバスがタスク通信に使用できないとき、 第1のプロセッサは前記共通メモリ上の所定領域に第2
    のプロセッサに送信するタスク通信内容を書き込み、 前記第2のプロセッサは前記共通メモリに書き込まれた
    前記タスク通信内容を読み出す ことを特徴とするプロセッサ間通信分散処理方法。
JP8459290A 1990-03-30 1990-03-30 プロセッサ間通信分散処理方法 Expired - Lifetime JPH07120346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8459290A JPH07120346B2 (ja) 1990-03-30 1990-03-30 プロセッサ間通信分散処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8459290A JPH07120346B2 (ja) 1990-03-30 1990-03-30 プロセッサ間通信分散処理方法

Publications (2)

Publication Number Publication Date
JPH03282957A JPH03282957A (ja) 1991-12-13
JPH07120346B2 true JPH07120346B2 (ja) 1995-12-20

Family

ID=13834955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8459290A Expired - Lifetime JPH07120346B2 (ja) 1990-03-30 1990-03-30 プロセッサ間通信分散処理方法

Country Status (1)

Country Link
JP (1) JPH07120346B2 (ja)

Also Published As

Publication number Publication date
JPH03282957A (ja) 1991-12-13

Similar Documents

Publication Publication Date Title
JPS61196351A (ja) デバイス制御装置用インターフエース装置
JPH10507551A (ja) 信号データの処理システム及び方法、並びに信号データ処理システムを含む通信システム
JPH07120346B2 (ja) プロセッサ間通信分散処理方法
JP3082297B2 (ja) タスク制御方式
JP3349547B2 (ja) スケジューリングシステム
JPH02171846A (ja) トランザクション処理方式
JPH0148574B2 (ja)
JPH01305461A (ja) バス使用権制御方式
JP2752894B2 (ja) ファイル転送装置
KR930005843B1 (ko) 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법
JPS61143858A (ja) 複数のオペレ−テイングシステムの下におけるフアイルの共用方法
JPH056333A (ja) マルチプロセサシステム
JPS5921051B2 (ja) 通信制御装置
JP3452656B2 (ja) Dmaコントローラ
JP2842639B2 (ja) データ転送方式
JPS6240565A (ja) メモリ制御方式
JP2976343B2 (ja) 起動受け付け方法
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JP3050131B2 (ja) アービトレーション方式
JPH0342762A (ja) マルチプロセッサシステムのプロセッサ間通信方法
JPH10507548A (ja) データ処理システムおよび方法およびこのようなシステムとの通信システム
JPH0981402A (ja) マルチプロセッサシステム
JPS6119057B2 (ja)
JPH04274524A (ja) プロセス間通信制御方式
JPS6143369A (ja) マルチプロセツサシステム