JP2976343B2 - 起動受け付け方法 - Google Patents
起動受け付け方法Info
- Publication number
- JP2976343B2 JP2976343B2 JP2206738A JP20673890A JP2976343B2 JP 2976343 B2 JP2976343 B2 JP 2976343B2 JP 2206738 A JP2206738 A JP 2206738A JP 20673890 A JP20673890 A JP 20673890A JP 2976343 B2 JP2976343 B2 JP 2976343B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- activation
- register
- request
- report
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔概要〕 マルチプロセッサシステムにおける入出力装置の起動
受け付け方法に関し、 複数プロセッサの起動要求を無差別に入出力制御装置
で受け付け可能にすることを目的とし、 入出力制御装置が、各CPUからの起動要求を起動受け
付け部における起動レジスタを介して受け付け、この起
動要求に基づく起動処理結果を報告制御部における報告
レジスタを介して要求元CPUに報告する入出力装置起動
方式において、各CPUが起動要求を要求元CPUを示す起動
要求CPUIDとデータとによって発生するとともに、入出
力制御装置において、起動受け付け部に起動受け付けキ
ューレジスタを備えて起動レジスタにおいて受け付けら
れた起動要求を蓄積しこれを読み出すことによって起動
要求CPUIDに基づいてCPUごとの起動処理を行い、報告制
御部に報告レジスタ群を備えて起動処理結果を起動要求
CPUIDに基づいてCPUごとに蓄積してこれを読み出すこと
によって報告レジスタを介して要求元CPUに通知するよ
うに構成する。
受け付け方法に関し、 複数プロセッサの起動要求を無差別に入出力制御装置
で受け付け可能にすることを目的とし、 入出力制御装置が、各CPUからの起動要求を起動受け
付け部における起動レジスタを介して受け付け、この起
動要求に基づく起動処理結果を報告制御部における報告
レジスタを介して要求元CPUに報告する入出力装置起動
方式において、各CPUが起動要求を要求元CPUを示す起動
要求CPUIDとデータとによって発生するとともに、入出
力制御装置において、起動受け付け部に起動受け付けキ
ューレジスタを備えて起動レジスタにおいて受け付けら
れた起動要求を蓄積しこれを読み出すことによって起動
要求CPUIDに基づいてCPUごとの起動処理を行い、報告制
御部に報告レジスタ群を備えて起動処理結果を起動要求
CPUIDに基づいてCPUごとに蓄積してこれを読み出すこと
によって報告レジスタを介して要求元CPUに通知するよ
うに構成する。
本発明はマルチプロセッサシステムにおける入出力装
置の起動受け付け方法に係り、特に入出力装置の制御に
際し、どのプロセッサからでも区別なく起動要求を行う
ことができる、複数CPUからの起動受け付け方法に関す
るものである。
置の起動受け付け方法に係り、特に入出力装置の制御に
際し、どのプロセッサからでも区別なく起動要求を行う
ことができる、複数CPUからの起動受け付け方法に関す
るものである。
複数個の中央処理装置（CPU）と共通入出力（IO）制
御装置とが、共通バスを介して接続されたマルチプロセ
ッサシステムにおいては、各プロセッサから共通IO制御
装置を起動できるように構成される。
御装置とが、共通バスを介して接続されたマルチプロセ
ッサシステムにおいては、各プロセッサから共通IO制御
装置を起動できるように構成される。
この場合のIO制御装置を起動する方法としては、次の
二つの方式が一般的に用いられている。
二つの方式が一般的に用いられている。
（１） IO制御装置用の特別の命令を持つ方式（CH方
式）。
式）。
（２） マッピングされたレジスタへの書き込みにより
指示する方式（IOC方式）。
指示する方式（IOC方式）。
本発明はIOC方式の改良を提案するものである。
IOC方式における複数CPUからの起動受け付け方法は、
どのプロセッサからでも区別なく起動要求を行うことが
できるものであることが要望される。
どのプロセッサからでも区別なく起動要求を行うことが
できるものであることが要望される。
IOC方式を採用するシステムにおいては、マッピング
されたレジスタへ書き込んだ情報に基づいて起動処理を
行う。
されたレジスタへ書き込んだ情報に基づいて起動処理を
行う。
IOC方式をとり、かつマルチプロセッサのシステム構
成をとり、複数のプロセッサからのアクセスを許容する
IO制御装置の構成においては、制御元プロセッサをIO制
御装置で認識していることが必要である。
成をとり、複数のプロセッサからのアクセスを許容する
IO制御装置の構成においては、制御元プロセッサをIO制
御装置で認識していることが必要である。
そこで従来のIO制御装置においては、 ルート指定によって接続可能なプロセッサを制限す
る。
る。
制御可能なプロセッサ番号を記憶しておいてこれと
比較することによって接続可能なプロセッサを判定す
る。
比較することによって接続可能なプロセッサを判定す
る。
プロセッサに特定の資格を持たせる。
等の手段によって、同時に制御可能なプロセッサを制限
する方法がとられている。
する方法がとられている。
第４図は、マルチプロセッサシステムを例示したもの
であって、複数個のCPUとIO制御装置とが共通バスを介
して接続されたマルチプロセッサシステムが示されてい
る。
であって、複数個のCPUとIO制御装置とが共通バスを介
して接続されたマルチプロセッサシステムが示されてい
る。
第４図において、51,…5nはそれぞれCPUであって、シ
ステムバス（共通バス）６に接続されている。さらにシ
ステムバス６には、共通メモリ7,IO制御装置（IOC）10
が接続されている。各CPU51,…5nは、それぞれの内部に
おいて、システムバスインタフェース（SBI）21を経てC
PUバス22に接続され、さらにCPUバス22を経てマイクロ
プロセッサ（MPU）23に接続されるとともに、メモリア
クセス制御部（MAC）24を介して、個別メモリ（IM）25
に接続されている。一方、IO制御装置10はIOバス８を有
し、IOバス８を介して複数の入出力装置（IO）91,92,
…,9nに接続されている。
ステムバス（共通バス）６に接続されている。さらにシ
ステムバス６には、共通メモリ7,IO制御装置（IOC）10
が接続されている。各CPU51,…5nは、それぞれの内部に
おいて、システムバスインタフェース（SBI）21を経てC
PUバス22に接続され、さらにCPUバス22を経てマイクロ
プロセッサ（MPU）23に接続されるとともに、メモリア
クセス制御部（MAC）24を介して、個別メモリ（IM）25
に接続されている。一方、IO制御装置10はIOバス８を有
し、IOバス８を介して複数の入出力装置（IO）91,92,
…,9nに接続されている。
第５図は従来のCPUからの起動受け付け方法を示した
ものであって、IO制御装置の内部における起動受け付け
部を形成する起動レジスタ11と、報告制御部を形成する
報告レジスタ12との構成が示されている。
ものであって、IO制御装置の内部における起動受け付け
部を形成する起動レジスタ11と、報告制御部を形成する
報告レジスタ12との構成が示されている。
IO制御装置における起動受け付けは、ソフトウエアと
IO制御装置の間に起動レジスタ11を介在させて、起動受
け付けの動作を行うことによって実行される。また集結
制御は、同様にソフトウエアとIO制御装置間に報告レジ
スタ12を介在させて、報告動作を行うことによって実行
される。
IO制御装置の間に起動レジスタ11を介在させて、起動受
け付けの動作を行うことによって実行される。また集結
制御は、同様にソフトウエアとIO制御装置間に報告レジ
スタ12を介在させて、報告動作を行うことによって実行
される。
起動受け付け動作は、次の手順によって行われる。
（１） 特定のCPUから起動レジスタの０領域にライ
ト。
ト。
この領域には、例えばリード／ライト，スタート／ス
トップ等のオーダ（命令）が書き込まれる。
トップ等のオーダ（命令）が書き込まれる。
（２） CPUから起動レジスタの１領域にライト。
この領域には、コマンドアドレス（CMA）が書き込ま
れる。ここでコマンドアドレスは、CPUのメモリ上にお
いてコマンドが格納される領域の先頭アドレスを示し、
起動レジスタの動作上必要なものである。
れる。ここでコマンドアドレスは、CPUのメモリ上にお
いてコマンドが格納される領域の先頭アドレスを示し、
起動レジスタの動作上必要なものである。
（３） IO制御装置の内部回路に書き込まれたデータの
引取を要求する。
引取を要求する。
（４） これによって、IO制御装置の内部制御（オーダ
の判定等々）が行われる。
の判定等々）が行われる。
（５） 起動レジスタを解除する。
なお以上の手順が終了する間、他のプロセッサからの
起動レジスタへの書き込みは禁止される。
起動レジスタへの書き込みは禁止される。
IO制御装置内部の処理結果は、報告レジスタ12に起動
終了／起動未了，正常起動／異常起動等をステータス0/
1によって書き込まれる。そして要求元CPUから割り込み
によって要求されたとき、報告レジスタ12の内容をその
CPUに対して送出することによって報告を行い、起動処
理を終結する。
終了／起動未了，正常起動／異常起動等をステータス0/
1によって書き込まれる。そして要求元CPUから割り込み
によって要求されたとき、報告レジスタ12の内容をその
CPUに対して送出することによって報告を行い、起動処
理を終結する。
このように従来のマルチプロセッサシステムにおける
IO制御装置の制御は、制御可能なプロセッサが特定のも
のに限られるという問題があるものであった。
IO制御装置の制御は、制御可能なプロセッサが特定のも
のに限られるという問題があるものであった。
本発明はこのような従来技術の課題を解決しようとす
るものであって、マルチプロセッサシステムにおいて、
複数プロセッサのどれからの起動要求でも、区別するこ
となくIO制御装置において受け付けることが可能な、起
動受け付け方法を提供することを目的としている。
るものであって、マルチプロセッサシステムにおいて、
複数プロセッサのどれからの起動要求でも、区別するこ
となくIO制御装置において受け付けることが可能な、起
動受け付け方法を提供することを目的としている。
本発明は第１図（ａ）にその原理的構成を示すよう
に、マルチプロセッサシステムにおける複数個のCPUに
共通バスを介して接続された入出力制御装置が、各CPU
からの起動要求を起動受け付け部１における起動レジス
タ11を介して受け付け、この起動要求に基づく起動処理
結果を報告制御部２における報告レジスタ12を介して要
求元CPUに報告する入出力装置起動方式において、各CPU
が起動要求を要求元CPUを示す起動要求CPUIDとデータの
形式で発生し、入出力制御装置において、起動受け付け
部１における起動受け付けキューレジスタ13が、起動レ
ジスタ11で受け付けられた起動要求を蓄積してこれを読
み出すことによって起動要求CPUIDに基づいてCPUごとの
起動処理を行い、報告制御部２における報告レジスタ群
14が、起動処理結果を起動要求CPUIDに基づいてCPUごと
に蓄積してこれを読み出すことによって報告レジスタ12
を介して要求元CPUに通知するものである。
に、マルチプロセッサシステムにおける複数個のCPUに
共通バスを介して接続された入出力制御装置が、各CPU
からの起動要求を起動受け付け部１における起動レジス
タ11を介して受け付け、この起動要求に基づく起動処理
結果を報告制御部２における報告レジスタ12を介して要
求元CPUに報告する入出力装置起動方式において、各CPU
が起動要求を要求元CPUを示す起動要求CPUIDとデータの
形式で発生し、入出力制御装置において、起動受け付け
部１における起動受け付けキューレジスタ13が、起動レ
ジスタ11で受け付けられた起動要求を蓄積してこれを読
み出すことによって起動要求CPUIDに基づいてCPUごとの
起動処理を行い、報告制御部２における報告レジスタ群
14が、起動処理結果を起動要求CPUIDに基づいてCPUごと
に蓄積してこれを読み出すことによって報告レジスタ12
を介して要求元CPUに通知するものである。
また本発明は第１図（ｂ）にその原理的構成を示すよ
うに、マルチプロセッサシステムにおける複数個のCPU
に共通バスを介して接続された入出力制御装置が、各CP
Uからの起動要求を起動受け付け部１における起動レジ
スタ11を介して受け付け、この起動要求に基づく起動処
理結果を報告制御部２における報告レジスタ12を介して
要求元CPUに報告する入出力装置起動方式において、各C
PUが起動要求を要求元CPUを示す起動要求CPUIDとデータ
の形式で発生し、入出力制御装置において、起動受け付
け部１における起動受け付けレジスタ群15が、起動レジ
スタ11において受け付けられた起動要求をCPUごとに蓄
積しこれを読み出すことによって起動要求CPUIDに基づ
いてCPUごとの起動処理を行い、報告制御部２における
報告レジスタ群14が、起動処理結果を起動要求CPUIDに
基づいてCPUごとに蓄積しこれを読み出すことによって
報告レジスタ12を介して要求元CPUに通知するものであ
る。
うに、マルチプロセッサシステムにおける複数個のCPU
に共通バスを介して接続された入出力制御装置が、各CP
Uからの起動要求を起動受け付け部１における起動レジ
スタ11を介して受け付け、この起動要求に基づく起動処
理結果を報告制御部２における報告レジスタ12を介して
要求元CPUに報告する入出力装置起動方式において、各C
PUが起動要求を要求元CPUを示す起動要求CPUIDとデータ
の形式で発生し、入出力制御装置において、起動受け付
け部１における起動受け付けレジスタ群15が、起動レジ
スタ11において受け付けられた起動要求をCPUごとに蓄
積しこれを読み出すことによって起動要求CPUIDに基づ
いてCPUごとの起動処理を行い、報告制御部２における
報告レジスタ群14が、起動処理結果を起動要求CPUIDに
基づいてCPUごとに蓄積しこれを読み出すことによって
報告レジスタ12を介して要求元CPUに通知するものであ
る。
入出力制御装置では、起動受け付け部１で起動レジス
タ11を介してCPUからの起動要求を受け付けて、内部処
理によって所要の起動処理を行い、起動処理結果を報告
制御部２で報告レジスタ12を介して要求元CPUに報告す
る。
タ11を介してCPUからの起動要求を受け付けて、内部処
理によって所要の起動処理を行い、起動処理結果を報告
制御部２で報告レジスタ12を介して要求元CPUに報告す
る。
この際、各CPUにおいて発生する起動要求が要求元CPU
を示す起動要求CPUIDとデータとの形式で発生されると
ともに、入出力制御装置では、起動受け付け部１におけ
る起動受け付けキューレジスタ13が起動レジスタ11で受
け付けられた起動要求を蓄積しこれを読み出すことによ
って起動要求CPUIDに基づいてCPUごとの起動処理が行わ
れ、また報告制御部２における報告レジスタ群14が移動
処理結果を起動要求CPUIDに基づいてCPUごとに蓄積しこ
れを読み出すことによって報告レジスタ12を介して要求
元CPUに通知するので、複数プロセッサのどれからの起
動要求でも、区別することなく入出力制御装置において
受け付けることが可能となる。
を示す起動要求CPUIDとデータとの形式で発生されると
ともに、入出力制御装置では、起動受け付け部１におけ
る起動受け付けキューレジスタ13が起動レジスタ11で受
け付けられた起動要求を蓄積しこれを読み出すことによ
って起動要求CPUIDに基づいてCPUごとの起動処理が行わ
れ、また報告制御部２における報告レジスタ群14が移動
処理結果を起動要求CPUIDに基づいてCPUごとに蓄積しこ
れを読み出すことによって報告レジスタ12を介して要求
元CPUに通知するので、複数プロセッサのどれからの起
動要求でも、区別することなく入出力制御装置において
受け付けることが可能となる。
またこの際、各CPUにおいて発生する起動要求が要求
元CPUを示す起動要求CPUIDとデータとの形式で発生され
るとともに、入出力制御装置では、起動受け付け部１に
おける起動受け付けレジスタ群15が、起動レジスタ11に
おいて受け付けられた起動要求をCPUごとに蓄積しこれ
を読み出すことによって起動要求CPUIDに基づいてCPUご
との起動処理が行われ、また報告制御部２における報告
レジスタ群14が起動処理結果を起動要求CPUIDに基づい
てCPUごとに蓄積しこれを読み出すことによって報告レ
ジスタ12を介して要求元CPUに通知するので、複数プロ
セッサのどれからの起動要求でも、区別することなく入
出力制御装置において受け付けることが可能となる。
元CPUを示す起動要求CPUIDとデータとの形式で発生され
るとともに、入出力制御装置では、起動受け付け部１に
おける起動受け付けレジスタ群15が、起動レジスタ11に
おいて受け付けられた起動要求をCPUごとに蓄積しこれ
を読み出すことによって起動要求CPUIDに基づいてCPUご
との起動処理が行われ、また報告制御部２における報告
レジスタ群14が起動処理結果を起動要求CPUIDに基づい
てCPUごとに蓄積しこれを読み出すことによって報告レ
ジスタ12を介して要求元CPUに通知するので、複数プロ
セッサのどれからの起動要求でも、区別することなく入
出力制御装置において受け付けることが可能となる。
第２図は本発明の一実施例を示したものであって第３
図におけると同じものを同じ番号で示し、13は起動受け
付けキューレジスタ、14は報告レジスタ群である。
図におけると同じものを同じ番号で示し、13は起動受け
付けキューレジスタ、14は報告レジスタ群である。
本発明においては、第２図に示すようにIO制御装置の
起動レジスタ11に対して、各CPUが共通にアクセスでき
る起動受け付けキューレジスタ12を設ける。
起動レジスタ11に対して、各CPUが共通にアクセスでき
る起動受け付けキューレジスタ12を設ける。
本発明におけるCPUからの起動受け付けは、次の手順
によって行われる。
によって行われる。
（１） CPUから起動レジスタ11にデータをライトす
る。
る。
（２） そのときライトされるデータは、 （移動要求CPUID＋起動データ） の形式をとる。ここで起動要求CPUIDは、起動を要求し
たCPUを示す識別子（ID）であり、起動データはコマン
ドアドレス，オーダ種別等の情報である。
たCPUを示す識別子（ID）であり、起動データはコマン
ドアドレス，オーダ種別等の情報である。
（３） 起動レジスタ11にライトされたデータは、起動
受け付けキューレジスタ13に到着順に格納される。
受け付けキューレジスタ13に到着順に格納される。
（３） IO制御装置では、起動受け付けキューレジスタ
13から順次データを引き取り、内蔵ファームウェアによ
って、起動要求CPUIDによって指定されるCPUごとに、起
動データによって指定される起動処理を行う。
13から順次データを引き取り、内蔵ファームウェアによ
って、起動要求CPUIDによって指定されるCPUごとに、起
動データによって指定される起動処理を行う。
また、報告処理として、以上の起動受け付けの状態
は、CPUIDに基づいて、各CPUごとに報告レジスタ群14に
おけるそのCPUに対応する報告レジスタに格納される。
そしてCPUから割り込みを受けたとき、そのCPUに対応す
る報告レジスタの内容を、報告レジスタ12に書き込み、
これから要求元CPUに通知される。
は、CPUIDに基づいて、各CPUごとに報告レジスタ群14に
おけるそのCPUに対応する報告レジスタに格納される。
そしてCPUから割り込みを受けたとき、そのCPUに対応す
る報告レジスタの内容を、報告レジスタ12に書き込み、
これから要求元CPUに通知される。
このように本発明の方法では、各CPUに共通の起動受
け付けキューに、起動要求CPUID＋起動データ（CMA,オ
ーダ種別等）を格納して、内蔵のファームウェアで処理
するので、複数CPUからの起動の受け付けが可能とな
る。
け付けキューに、起動要求CPUID＋起動データ（CMA,オ
ーダ種別等）を格納して、内蔵のファームウェアで処理
するので、複数CPUからの起動の受け付けが可能とな
る。
第３図は本発明の他の実施例を示したものであって、
第２図におけると同じものを同じ番号で示し、15は各CP
Uに対応して設けられた起動レジスタからなる起動受け
付けレジスタ群である。
第２図におけると同じものを同じ番号で示し、15は各CP
Uに対応して設けられた起動レジスタからなる起動受け
付けレジスタ群である。
第３図の実施例では、起動受け付け時、起動レジスタ
11にライトされたデータは、起動要求CPUIDに基づいてC
PUごとに対応する起動受け付けレジスタに格納される。
IO制御装置では、起動受け付けレジスタ群15における各
起動レジスタから順次データを引き取って、内蔵ファー
ムウェアによって、対応するCPUごとに、起動データに
よって指定される起動処理を行う。その他の動作は第２
図に示された実施例の場合と同様である。
11にライトされたデータは、起動要求CPUIDに基づいてC
PUごとに対応する起動受け付けレジスタに格納される。
IO制御装置では、起動受け付けレジスタ群15における各
起動レジスタから順次データを引き取って、内蔵ファー
ムウェアによって、対応するCPUごとに、起動データに
よって指定される起動処理を行う。その他の動作は第２
図に示された実施例の場合と同様である。
以上説明したように本発明によれば、プロセッサから
のIO制御をメモリアクセスおよびレジスタアクセスと同
一に扱うことができ、複数プロセッサからの起動要求を
区別することなく、入出力装置の制御が可能となる。起
動要求の受け付けにキューレジスタを使用した場合に
は、IO制御装置における起動レジスタ等が同一アドレス
に割り当てられるため、複数のプロセッサのうち、どの
プロセッサからのIO制御も全く同じに行うことができる
とともに、ハードウエア量を少なくすることができる。
のIO制御をメモリアクセスおよびレジスタアクセスと同
一に扱うことができ、複数プロセッサからの起動要求を
区別することなく、入出力装置の制御が可能となる。起
動要求の受け付けにキューレジスタを使用した場合に
は、IO制御装置における起動レジスタ等が同一アドレス
に割り当てられるため、複数のプロセッサのうち、どの
プロセッサからのIO制御も全く同じに行うことができる
とともに、ハードウエア量を少なくすることができる。
第１図（ａ），（ｂ）は本発明の原理的構成を示す図、
第２図は本発明の一実施例を示す図、第３図は本発明の
他の実施例を示す図、第４図はマルチプロセッサシステ
ムを例示する図、第５図は従来の起動受け付け方法を示
す図である。 １は起動受け付け部、２は報告制御部、11は起動レジス
タ、12は報告レジスタ、13は起動受け付けキューレジス
タ、14は報告レジスタ群、15は起動受け付けレジスタ群
である。
第２図は本発明の一実施例を示す図、第３図は本発明の
他の実施例を示す図、第４図はマルチプロセッサシステ
ムを例示する図、第５図は従来の起動受け付け方法を示
す図である。 １は起動受け付け部、２は報告制御部、11は起動レジス
タ、12は報告レジスタ、13は起動受け付けキューレジス
タ、14は報告レジスタ群、15は起動受け付けレジスタ群
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上森 明 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 大類 駿 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭63−115261（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 15/177 ＪＯＩＳ
Claims (2)
- 【請求項１】マルチプロセッサシステムにおける複数個
の中央処理装置（以下CPUと略す）に共通バスを介して
接続された入出力制御装置が、各CPUからの起動要求を
起動受け付け部（１）における起動レジスタ（11）を介
して受け付け、該起動要求に基づく起動処理結果を報告
制御部（２）における報告レジスタ（12）を介して要求
元CPUに報告する入出力装置起動方式において、 各CPUが前記起動要求を要求元CPUを示す起動要求CPUID
とデータとによって発生するとともに、 入出力制御装置において、起動受け付け部（１）に起動
受け付けキューレジスタ（13）を備えて前記起動レジス
タ（11）において受け付けられた起動要求を蓄積しこれ
を読み出すことによって前記起動要求CPUIDに基づいてC
PUごとの起動処理を行い、報告制御部（２）に報告レジ
スタ群（14）を備えて該起動処理結果を前記起動要求CP
UIDに基づいてCPUごとに蓄積しこれを読み出すことによ
って前記報告レジスタ（12）を介して要求元CPUに通知
することを特徴とする起動受け付け方法。 - 【請求項２】マルチプロセッサシステムにおける複数個
の中央処理装置（以下CPUと略す）に共通バスを介して
接続された入出力制御装置が、各CPUからの起動要求を
起動受け付け部（１）における起動レジスタ（11）を介
して受け付け、該起動要求に基づく起動処理結果を報告
制御部（２）における報告レジスタ（12）を介して要求
元CPUに報告する入出力装置起動方式において、 各CPUが前記起動要求を要求元CPUを示す起動要求CPUID
とデータとによって発生するとともに、 入出力制御装置において、起動受け付け部（１）に起動
受け付けレジスタ（15）を備えて前記起動レジスタ（1
1）において受け付けられた起動要求をCPUごとに蓄積し
これを読み出すことによって前記起動要求CPUIDに基づ
いてCPUごとの起動処理を行い、報告制御部（２）に報
告レジスタ群（14）を備えて該起動処理結果を前記起動
要求CPUIDに基づいてCPUごとに蓄積しこれを読み出すこ
とによって前記報告レジスタ（12）を介して要求元CPU
に通知することを特徴とする起動受け付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2206738A JP2976343B2 (ja) | 1990-08-06 | 1990-08-06 | 起動受け付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2206738A JP2976343B2 (ja) | 1990-08-06 | 1990-08-06 | 起動受け付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0492953A JPH0492953A (ja) | 1992-03-25 |
| JP2976343B2 true JP2976343B2 (ja) | 1999-11-10 |
Family
ID=16528288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2206738A Expired - Fee Related JP2976343B2 (ja) | 1990-08-06 | 1990-08-06 | 起動受け付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976343B2 (ja) |
-
1990
- 1990-08-06 JP JP2206738A patent/JP2976343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0492953A (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701495A (en) | Scalable system interrupt structure for a multi-processing system | |
| TW490638B (en) | Computer for executing plural operating systems | |
| KR0167818B1 (ko) | 버스 중재 시스템, 버스 중재 회로, 버스 중재 방법 및 데이타 전송 방법 | |
| US5574868A (en) | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system | |
| EP0644489A2 (en) | Method and apparatus for signalling interrupt information in a data processing system | |
| US5507032A (en) | Multiprocessor I/O request control system forming device drive queue and processor interrupt queue from rows and cells of I/O request table and interrupt request table | |
| US6581119B1 (en) | Interrupt controller and a microcomputer incorporating this controller | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JP2976343B2 (ja) | 起動受け付け方法 | |
| US8151028B2 (en) | Information processing apparatus and control method thereof | |
| WO2007039933A1 (ja) | 演算処理装置 | |
| US20020087775A1 (en) | Apparatus and method for interrupt delivery | |
| JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
| JPH11272632A (ja) | マルチプロセッサシステム | |
| JP3082297B2 (ja) | タスク制御方式 | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| JP3099355B2 (ja) | 入出力処理装置 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH0573507A (ja) | 電子計算機間メツセージ交信時の救済装置 | |
| JPH04302352A (ja) | マルチプロセッサシステム | |
| JPS63142456A (ja) | 情報処理装置 | |
| JPH0869382A (ja) | 半導体装置 | |
| JPS59220823A (ja) | インタフエ−ス制御方式 | |
| JPH076143A (ja) | タスク起動要求伝達装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |