JPH0981402A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH0981402A JPH0981402A JP23508295A JP23508295A JPH0981402A JP H0981402 A JPH0981402 A JP H0981402A JP 23508295 A JP23508295 A JP 23508295A JP 23508295 A JP23508295 A JP 23508295A JP H0981402 A JPH0981402 A JP H0981402A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- interrupt
- data transfer
- designation register
- destination designation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 データ転送処理装置からの割り込み先プロセ
ッサをソフトウェアによって可変とすることを可能とす
ることにより、ハードウェアによって作り込まれた割り
込み先制御手段に対し、高い自由度をシステムに与え
る。 【解決手段】 各プロセッサ１０，１１…１２中に割り
込み先指定レジスタ書き換え命令発行手段１０１を設け
る。また、データ転送処理装置３中には、命令発行手段
１０１が発行する割り込み先指定レジスタ書き換え命令
により書き換えられる割り込み先指定レジスタ３１と、
データ転送終了割り込みを、レジスタ３１の指定に従っ
て、プロセッサに要求するデータ転送終了割り込み要求
手段３２とを設ける。
ッサをソフトウェアによって可変とすることを可能とす
ることにより、ハードウェアによって作り込まれた割り
込み先制御手段に対し、高い自由度をシステムに与え
る。 【解決手段】 各プロセッサ１０，１１…１２中に割り
込み先指定レジスタ書き換え命令発行手段１０１を設け
る。また、データ転送処理装置３中には、命令発行手段
１０１が発行する割り込み先指定レジスタ書き換え命令
により書き換えられる割り込み先指定レジスタ３１と、
データ転送終了割り込みを、レジスタ３１の指定に従っ
て、プロセッサに要求するデータ転送終了割り込み要求
手段３２とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチプロセッサ
システムにおけるデータ転送処理装置からの割り込み制
御に関する。
システムにおけるデータ転送処理装置からの割り込み制
御に関する。
【０００２】
【従来の技術】従来、マルチプロセッサシステムにおい
て、データ転送処理装置からプロセッサに対してデータ
転送終了割り込みを行う場合、割り込み先プロセッサの
選択方式には、以下のようなものが知られている。
て、データ転送処理装置からプロセッサに対してデータ
転送終了割り込みを行う場合、割り込み先プロセッサの
選択方式には、以下のようなものが知られている。
【０００３】（１）方式１ 図２に示すように、システムを構成するプロセッサ１
０，１１…１２の内、特定プロセッサ１０のみが割り込
み処理を行う。この場合、データ転送処理装置２０は固
定した特定プロセッサ１０を割り込み対象として認識す
る。
０，１１…１２の内、特定プロセッサ１０のみが割り込
み処理を行う。この場合、データ転送処理装置２０は固
定した特定プロセッサ１０を割り込み対象として認識す
る。
【０００４】（２）方式２ 図３に示すように、割り込み要求はシステムを構成する
全てのプロセッサ１０，１１…１２に対して要求され、
最初に割り込みを受け付けたプロセッサが割り込み処理
を行う。この場合、データ転送処理装置２０は全てのプ
ロセッサ１０，１１…１２を割り込み対象として認識す
る。
全てのプロセッサ１０，１１…１２に対して要求され、
最初に割り込みを受け付けたプロセッサが割り込み処理
を行う。この場合、データ転送処理装置２０は全てのプ
ロセッサ１０，１１…１２を割り込み対象として認識す
る。
【０００５】（３）方式３ 図４に示すように、データ転送処理を要求したプロセッ
サ１１が割り込み処理を行う。この場合、データ転送処
理装置２０はデータ転送命令を発行したプロセッサ１１
を記憶し、当該プロセッサ１１を割り込み対象として認
識する。
サ１１が割り込み処理を行う。この場合、データ転送処
理装置２０はデータ転送命令を発行したプロセッサ１１
を記憶し、当該プロセッサ１１を割り込み対象として認
識する。
【０００６】（４）方式４ 特定のアルゴリズムに基づいて割り込み処理を行うプロ
セッサが動的に変更される。すなわち、図５に示すよう
に、割り込み制御手段３０を備え、プロセッサ１０，１
１…１２と割り込み制御手段３０とデータ転送処理装置
間２０に特別な専用インタフェースを設け、プロセッサ
１０，１１…１２のステータスを監視し、割り込み制御
装置３０が各プロセッサ１０，１１…１２の状態から割
り込み対象を動的に決定する。
セッサが動的に変更される。すなわち、図５に示すよう
に、割り込み制御手段３０を備え、プロセッサ１０，１
１…１２と割り込み制御手段３０とデータ転送処理装置
間２０に特別な専用インタフェースを設け、プロセッサ
１０，１１…１２のステータスを監視し、割り込み制御
装置３０が各プロセッサ１０，１１…１２の状態から割
り込み対象を動的に決定する。
【０００７】
【発明が解決しようとする課題】上述した従来の各方式
の問題点を以下に示す。
の問題点を以下に示す。
【０００８】（１）方式１ 割り込み処理を行えるプロセッサが固定されているた
め、特定のプロセッサの障害がシステムの障害に直結
し、また当該プロセッサの負荷が大きい場合でも割り込
み対象の変更が不可能である。
め、特定のプロセッサの障害がシステムの障害に直結
し、また当該プロセッサの負荷が大きい場合でも割り込
み対象の変更が不可能である。
【０００９】（２）方式２ 割り込みを最初に受け付けて割り込み処理を行うプロセ
ッサが、システムにおいて割り込み処理を行うのに最適
なプロセッサになるとは限らない。また、全てのプロセ
ッサに割り込み要求がなされるため、結果的に割り込み
を行わないプロセッサにおける割り込みの無効化処理が
必要となる。
ッサが、システムにおいて割り込み処理を行うのに最適
なプロセッサになるとは限らない。また、全てのプロセ
ッサに割り込み要求がなされるため、結果的に割り込み
を行わないプロセッサにおける割り込みの無効化処理が
必要となる。
【００１０】（３）方式３ データ転送処理を要求したプロセッサが割り込みを受け
付けるまでにダウンした場合の対策が必要となる。
付けるまでにダウンした場合の対策が必要となる。
【００１１】（４）方式４ 割り込み制御装置がプロセッサのステータスを監視する
必要があるため、インタフェースに多量のハードウェア
リソースが必要となる。この欠点はプロセッサ数が多く
なった場合に顕著となる。
必要があるため、インタフェースに多量のハードウェア
リソースが必要となる。この欠点はプロセッサ数が多く
なった場合に顕著となる。
【００１２】
【課題を解決するための手段】本発明のマルチプロセッ
サシステムは、複数のプロセッサと、該複数プロセッサ
間を結ぶネットワークと、該ネットワークに接続される
共有メモリと、該共有メモリと拡張記憶装置との間でデ
ータ転送を行うデータ転送処理装置を有するマルチプロ
セッサシステムにおいて、前記各プロセッサ中に、割り
込み先指定レジスタ書き換え命令を発行する手段を設
け、また、前記データ転送処理装置に、前記割り込み先
指定レジスタ書き換え命令により書き換えられる割り込
み先指定レジスタと、データ転送終了割り込みを前記割
り込み先指定レジスタによる指定に従って、前記プロセ
ッサに要求するデータ転送終了割り込み要求を行う手段
とを設け、前記データ転送処理装置からの割り込み先プ
ロセッサをソフトウェアによって可変とすることを可能
とすることを特徴とする。
サシステムは、複数のプロセッサと、該複数プロセッサ
間を結ぶネットワークと、該ネットワークに接続される
共有メモリと、該共有メモリと拡張記憶装置との間でデ
ータ転送を行うデータ転送処理装置を有するマルチプロ
セッサシステムにおいて、前記各プロセッサ中に、割り
込み先指定レジスタ書き換え命令を発行する手段を設
け、また、前記データ転送処理装置に、前記割り込み先
指定レジスタ書き換え命令により書き換えられる割り込
み先指定レジスタと、データ転送終了割り込みを前記割
り込み先指定レジスタによる指定に従って、前記プロセ
ッサに要求するデータ転送終了割り込み要求を行う手段
とを設け、前記データ転送処理装置からの割り込み先プ
ロセッサをソフトウェアによって可変とすることを可能
とすることを特徴とする。
【００１３】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００１４】図１に示す本発明の一実施例は、複数のプ
ロセッサ１０，１１…１２と、これらプロセッサ１０，
１１…１２の間を結ぶネットワーク２と、ネットワーク
２に接続される共有メモリ４と、拡張記憶装置５を接続
し、ネットワーク２に接続されるデータ転送処理装置３
とから構成される。プロセッサ１０，１１…１２中に
は、割り込み先指定レジスタ書き換え命令発行手段１０
１を、またデータ転送処理装置中３には、プロセッサ１
０，１１…１２が発行する割り込み先指定レジスタ書き
換え命令によって書き換えられる割り込み先指定レジス
タ３１と、データ転送終了割り込みを割り込み先指定レ
ジスタ３１の内容に従い要求するデータ転送終了割り込
み要求手段３０２とを設けている。
ロセッサ１０，１１…１２と、これらプロセッサ１０，
１１…１２の間を結ぶネットワーク２と、ネットワーク
２に接続される共有メモリ４と、拡張記憶装置５を接続
し、ネットワーク２に接続されるデータ転送処理装置３
とから構成される。プロセッサ１０，１１…１２中に
は、割り込み先指定レジスタ書き換え命令発行手段１０
１を、またデータ転送処理装置中３には、プロセッサ１
０，１１…１２が発行する割り込み先指定レジスタ書き
換え命令によって書き換えられる割り込み先指定レジス
タ３１と、データ転送終了割り込みを割り込み先指定レ
ジスタ３１の内容に従い要求するデータ転送終了割り込
み要求手段３０２とを設けている。
【００１５】次に本実施例の動作例を説明する。
【００１６】システム管理を行うプロセッサ１０は、割
り込み先指定レジスタ書き換え命令発行手段１０１を用
いて、データ転送処理装置３中の割り込み先指定レジス
タ３１を書き換え、割り込み先プロセッサ１１を指定す
る。
り込み先指定レジスタ書き換え命令発行手段１０１を用
いて、データ転送処理装置３中の割り込み先指定レジス
タ３１を書き換え、割り込み先プロセッサ１１を指定す
る。
【００１７】データ転送命令を実行する任意のプロセッ
サ１２は、データ転送命令をデータ転送処理装置３に対
して発行し、データ転送処理装置３は共有メモリ４と拡
張記憶装置５間でデータ転送動作を行う。
サ１２は、データ転送命令をデータ転送処理装置３に対
して発行し、データ転送処理装置３は共有メモリ４と拡
張記憶装置５間でデータ転送動作を行う。
【００１８】データ転送処理装置３はデータ転送動作終
了時、割り込み先指定レジスタ３１の内容に従い、割り
込み先プロセッサ１１を認識し、データ転送終了割り込
み要求手段３２によってプロセッサ１１に対してデータ
転送終了割り込みを行う。
了時、割り込み先指定レジスタ３１の内容に従い、割り
込み先プロセッサ１１を認識し、データ転送終了割り込
み要求手段３２によってプロセッサ１１に対してデータ
転送終了割り込みを行う。
【００１９】割り込み先プロセッサの変更を行う状況の
例を以下に示す。
例を以下に示す。
【００２０】（ａ）プロセッサ１０，１１…１２のステ
ータスを監視して得られる動的な負荷の状況に基づき、
あるいは事前に予想された負荷の発生状況に基づき、そ
れぞれの時点で割り込み処理を行うに適したプロセッサ
を指定する。
ータスを監視して得られる動的な負荷の状況に基づき、
あるいは事前に予想された負荷の発生状況に基づき、そ
れぞれの時点で割り込み処理を行うに適したプロセッサ
を指定する。
【００２１】（ｂ）割り込み処理を行うべく指定されて
いたプロセッサに障害が発生した場合、代替となるプロ
セッサを指定する。
いたプロセッサに障害が発生した場合、代替となるプロ
セッサを指定する。
【００２２】（ａ）、（ｂ）の場合でも、本発明におい
ては、プロセッサ１０からの割り込み先プロセッサ書き
換え命令発行手段１０１によって割り込み先指定レジス
タ３１を書き換えることにより、割り込み先プロセッサ
を変更することが可能である。また、（ａ）、（ｂ）で
示した例以外の状況において割り込み先プロセッサを変
更することも容易に実現可能である。
ては、プロセッサ１０からの割り込み先プロセッサ書き
換え命令発行手段１０１によって割り込み先指定レジス
タ３１を書き換えることにより、割り込み先プロセッサ
を変更することが可能である。また、（ａ）、（ｂ）で
示した例以外の状況において割り込み先プロセッサを変
更することも容易に実現可能である。
【００２３】
【発明の効果】上述したように、プロセッサが発行する
割り込み先指定レジスタ書き換え命令によって、データ
転送処理装置中の割り込み先指定レジスタを書き換える
ことにより、本発明は、データ転送処理装置からの割り
込み先プロセッサの変更が容易に実現できる。
割り込み先指定レジスタ書き換え命令によって、データ
転送処理装置中の割り込み先指定レジスタを書き換える
ことにより、本発明は、データ転送処理装置からの割り
込み先プロセッサの変更が容易に実現できる。
【００２４】これにより、（ａ）負荷の動的な分散、
（ｂ）障害発生時の割り込み先の動的な変更、（ｃ）そ
の他の要求による動的な割り込み先の変更、に対して柔
軟に対処可能なシステムが実現可能となる。これはハー
ドウェアによって作り込まれた割り込み先制御手段に対
して高い自由度をシステムに与えることができることに
なる。
（ｂ）障害発生時の割り込み先の動的な変更、（ｃ）そ
の他の要求による動的な割り込み先の変更、に対して柔
軟に対処可能なシステムが実現可能となる。これはハー
ドウェアによって作り込まれた割り込み先制御手段に対
して高い自由度をシステムに与えることができることに
なる。
【００２５】本発明の実現にあたっては、プロセッサお
よびデータ転送処理装置への少量のハードウェアの追加
で実現可能である。従来のハードウェアによる動的な割
り込み先変更機構に対して、特別な割り込み制御手段、
あるいは、プロセッサ数が増加した場合にはコストの急
騰を招くプロセッサと割り込み制御手段間の専用インタ
フェースを必要とせず、低コストで実現が可能である。
よびデータ転送処理装置への少量のハードウェアの追加
で実現可能である。従来のハードウェアによる動的な割
り込み先変更機構に対して、特別な割り込み制御手段、
あるいは、プロセッサ数が増加した場合にはコストの急
騰を招くプロセッサと割り込み制御手段間の専用インタ
フェースを必要とせず、低コストで実現が可能である。
【図１】本発明の一実施例の構成を示す図である。
【図２】従来の第１の例の概念図である。
【図３】従来の第２の例の概念図である。
【図４】従来の第３の例の概念図である。
【図５】従来の第４の例の概念図である。
１０，１１…１２ プロセッサ ２ ネットワーク ４ 共有メモリ ３，２０ データ転送処理装置 ５ 拡張記憶装置 １０１ 割り込み先指定レジスタ書き換え命令発行手
段 ３１ 割り込み先指定レジスタ ３２ データ転送終了割り込み要求手段
段 ３１ 割り込み先指定レジスタ ３２ データ転送終了割り込み要求手段
Claims (1)
- 【請求項１】複数のプロセッサと、該複数プロセッサ間
を結ぶネットワークと、該ネットワークに接続される共
有メモリと、該共有メモリと拡張記憶装置との間でデー
タ転送を行うデータ転送処理装置を有するマルチプロセ
ッサシステムにおいて、 前記各プロセッサ中に、割り込み先指定レジスタ書き換
え命令を発行する手段を設け、また、前記データ転送処
理装置に、前記割り込み先指定レジスタ書き換え命令に
より書き換えられる割り込み先指定レジスタと、データ
転送終了割り込みを前記割り込み先指定レジスタによる
指定に従って、前記プロセッサに要求するデータ転送終
了割り込み要求を行う手段とを設け、 前記データ転送処理装置からの割り込み先プロセッサを
ソフトウェアによって可変とすることを可能とすること
を特徴とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23508295A JPH0981402A (ja) | 1995-09-13 | 1995-09-13 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23508295A JPH0981402A (ja) | 1995-09-13 | 1995-09-13 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0981402A true JPH0981402A (ja) | 1997-03-28 |
Family
ID=16980805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23508295A Pending JPH0981402A (ja) | 1995-09-13 | 1995-09-13 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0981402A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010061444A1 (ja) * | 2008-11-27 | 2010-06-03 | 富士通株式会社 | 情報処理装置、システム制御装置、情報処理装置の制御方法、及び割り込み中継プログラム |
| US8266358B2 (en) | 2008-03-18 | 2012-09-11 | Ricoh Company, Limited | Image processing device, image processing method, and recording medium |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163656A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | 入出力割込み方法およびシステム |
| JPH03257638A (ja) * | 1990-03-08 | 1991-11-18 | Nec Corp | マルチプロセッサ制御方式 |
| JPH04302346A (ja) * | 1991-03-29 | 1992-10-26 | Yokogawa Electric Corp | マルチプロセッサシステム |
| JPH07160656A (ja) * | 1993-12-13 | 1995-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 外部割込み制御方法 |
| JPH07175665A (ja) * | 1993-12-17 | 1995-07-14 | Fujitsu Ltd | 入出力割込制御回路 |
-
1995
- 1995-09-13 JP JP23508295A patent/JPH0981402A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163656A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | 入出力割込み方法およびシステム |
| JPH03257638A (ja) * | 1990-03-08 | 1991-11-18 | Nec Corp | マルチプロセッサ制御方式 |
| JPH04302346A (ja) * | 1991-03-29 | 1992-10-26 | Yokogawa Electric Corp | マルチプロセッサシステム |
| JPH07160656A (ja) * | 1993-12-13 | 1995-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 外部割込み制御方法 |
| JPH07175665A (ja) * | 1993-12-17 | 1995-07-14 | Fujitsu Ltd | 入出力割込制御回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8266358B2 (en) | 2008-03-18 | 2012-09-11 | Ricoh Company, Limited | Image processing device, image processing method, and recording medium |
| USRE46456E1 (en) | 2008-03-18 | 2017-06-27 | Ricoh Company, Ltd. | Image processing device, image processing method, and recording medium |
| WO2010061444A1 (ja) * | 2008-11-27 | 2010-06-03 | 富士通株式会社 | 情報処理装置、システム制御装置、情報処理装置の制御方法、及び割り込み中継プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3411273B2 (ja) | プロセッサでのデータ処理方法及びデータ処理システム | |
| EP0709779B1 (en) | Virtual shared disks with application-transparent recovery | |
| JP3515985B2 (ja) | プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム | |
| US7502877B2 (en) | Dynamically setting routing information to transfer input output data directly into processor caches in a multi processor system | |
| JPH04318654A (ja) | マイクロプロセッサへの割り込みのリダイレクションシステム | |
| JP2004252990A (ja) | コンピュータ・プロセッサ及び処理装置 | |
| JP2003303134A (ja) | コンピュータ処理システム及びコンピュータで実行される処理方法 | |
| JPH01150963A (ja) | 計算機におけるｉｐｌ方法 | |
| US20050086655A1 (en) | System and method for loading software on a plurality of processors | |
| JPH05274252A (ja) | コンピュータシステムにおけるトランザクション実行方法 | |
| EP0614139A2 (en) | External procedure call for distributed processing environment | |
| JPH0981402A (ja) | マルチプロセッサシステム | |
| JP2522162B2 (ja) | 仮想計算機システムにおける端末共用制御方式 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS61848A (ja) | 分散制御システムのバス選択方式 | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JPH04302352A (ja) | マルチプロセッサシステム | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH03257634A (ja) | プログラム並列実行方法とその装置 | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPH03154940A (ja) | マルチ・ファイル処理装置 | |
| JPH10247182A (ja) | マルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970930 |