JP2879854B2 - アドレス変換値の設定処理方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 記憶制御装置の実行するアドレス変換処理に必要とな
るアドレス変換値を設定するためのアドレス変換値の設
定処理方式に関し、 記憶装置に対してのアクセス処理中においても、ま
た、遮断できないアクセス要求が存在するようなときに
おいても、迅速に新規のアドレス変換値を設定できるよ
うにすることを目的とし、 外部設定装置から新規のアドレス変換値が設定される
ときに、記憶制御装置が、アクセス発生装置に対してビ
ジー表示を発行していくよう構成することで、迅速に新
規のアドレス変換値を設定できるよう構成する。

〔産業上の利用分野〕

本発明は、記憶制御装置の実行するアドレス変換処理
に必要となるアドレス変換値を設定するためのアドレス
変換値の設定処理方式に関し、特に、記憶装置に対して
のアクセス処理中においても、また、遮断できないアク
セス要求が存在するようなときにおいても、迅速に新規
のアドレス変換値を設定できるようにするアドレス変換
値の設定処理方式に関するものである。

記憶装置を制御する記憶制御装置では、CPUやチャネ
ル装置から送られてくるアドレスにアドレス変換値を元
にして変換処理を実行して、記憶装置をアクセスするた
めのアドレス情報を作成する。このアドレス変換処理の
ために必要となるアドレス変換値は、サービスプロセッ
サ等から設定されることになるが、この設定は、記憶装
置に対してのアクセス処理中においても、また、遮断で
きないアクセス要求が存在するようなときにおいても、
迅速に実行できるようにしていくことが好ましい。

〔従来の技術〕

第３図に、本発明の適用対象となる記憶制御装置のシ
ステム構成を図示する。この図に示すように、本発明の
適用対象となる記憶制御装置１には、制御対象となる１
つ又は複数の記憶装置２が接続されることになるととも
に、CPU3aやチャネル装置3b等のような１つ又は複数の
アクセス発生装置が接続されることになり、更に、アド
レス変換値の設定のためのサービスプロセッサ4aが接続
されることになる。

そして、記憶制御装置１は、CPU3aやチャネル装置3b
との間の接続処理を実行する接続回路10と、接続回路10
を介して与えられるCPU3aやチャネル装置3bからのアク
セス要求を受け取るポート11と、ポート11で受け取られ
たアドレス情報とサービスプロセッサ4aにより設定され
るアドレス変換値とを用いて変換処理を実行すること
で、記憶装置２をアクセスするためのアドレス情報を作
成するアドレス変換回路12と、アドレス変換回路12対応
で備えられて、サービスプロセッサ4aから設定されるア
ドレス変換値を格納するアドレス変換レジスタ13と、ア
ドレス変換回路12により作成されたアドレス情報を受け
取って記憶装置２に転送するポート14とを備えることに
なる。なお、この図では省略してあるが、ポート14と記
憶装置２との間には、更にプライオリティ制御を実行す
るプライオリティ回路が備えられることになる。

このように構成される記憶制御装置１において、従来
では、サービスプロセッサ4aがアドレス変換レジスタ13
に新たなアドレス変換値を設定する場合には、先ず最初
に、接続回路10を遮断することでCPU3aやチャネル装置3
bからのアクセス要求の処理を停止させ、続いて、アド
レス変換レジスタ13を順次選択して新たなアドレス変換
値を設定していくことで実行していた。

〔発明が解決しようとする課題〕 しかしながら、このような従来技術では、CPU3aやチ
ャネル装置3bからのアクセス要求を受け付けている場合
には、それが終了しなければ新規のアドレス変換値の設
定ができないという問題点があった。そして、ネットワ
ークに接続されるシステムでは、他のシステムからのア
クセス要求を受け付けていく必要があるために、遮断で
きないアクセス要求を受け取ることがあり、これがため
に新規のアドレス変換値を設定できないという問題点が
あったのである。

本発明はかかる事情に鑑みてなされたものであって、
記憶装置２に対してのアクセス処理中においても、ま
た、遮断できないアクセス要求が存在するようなときに
おいても、アドレス変換レジスタ13に対して、迅速に新
規のアドレス変換値を設定できるようにする新たなアド
レス変換値の設定処理方式の提供を目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

図中、１は本発明を具備する記憶制御装置、２は記憶
制御装置１が制御対象とする１つ又は複数の記憶装置、
３は記憶装置２へのアクセス要求を発行する１つ又は複
数のアクセス発生装置、４は記憶制御装置１に対してア
ドレス変換値の設定処理を実行する外部設定装置であ
る。

この記憶制御装置１は、アクセス発生装置３対応で備
えられて、アクセス発生装置３から入力されるアクセス
要求を受け取るポート11と、アクセス発生装置３対応で
備えられて、ポート11で受け取られたアドレス情報と外
部設定装置４により設定されるアドレス変換値とを用い
て変換処理を実行することで、記憶装置２をアクセスす
るためのアドレス情報を作成するアドレス変換回路12
と、外部設定装置４から設定されるアドレス変換値を格
納するアドレス変換レジスタ13と、アドレス変換回路12
対応で備えられて、アドレス変換回路12により作成され
たアドレス情報を受け取って記憶装置２に転送するポー
ト14と、外部設定装置４がアドレス変換レジスタ13にア
ドレス変換値を設定するときに、ポート14からポート11
に発行されるビジー信号と同等のビジー信号をポート11
に対して与えるORゲート15とを備えるよう構成される。

〔作用〕

本発明では、アドレス変換レジスタ13に対してアドレ
ス変換値を設定するときに、外部設定装置４は、ORゲー
ト15を介してポート11にビジー信号を与えることで、あ
たかも記憶装置２に接続されるポート14が使用中である
かのように処理する。このように、本発明では、外部設
定装置４がアドレス変換値を設定するときに、アクセス
要求を遮断するのではなくて、ポート11を介してアクセ
ス発生装置３に対してビジー信号を表示していくこと
で、後続のアクセス要求を待たせる方法を採るものであ
ることから、アドレス変換値をアクセス要求と独立させ
て設定できるようになる。

これから、記憶装置２に対してのアクセス処理中にお
いても、また、遮断できないアクセス要求が存在するよ
うなときにおいても、迅速に新規のアドレス変換値を設
定できるようになるのである。

〔実施例〕

以下、実施例に従って本発明を詳細に説明する。

第２図に、本発明を具備する記憶制御装置１の一実施
例を図示する。図中、第１図及び第３図で説明したもの
と同じものについては同一の記号で示してある。

11aはチャネル装置3bから送られてくる論理アドレス
情報を受け取るポート、11bはその送られてくるアドレ
ス情報のバリッド情報を受け取るポート、13−ｉ（ｉ＝
１〜ｎ）はアドレス変換処理に用いられるアドレス変換
値を保持するｎ台のアドレス変換レジスタ、14aはアド
レス変換回路12が作成するアドレス情報を受け取るポー
ト、14bはその作成されたアドレス情報に対応付けられ
るポート11bからのバリッド情報を受け取るポート、16
はポート14a,bを介して送られてくる複数のチャネル装
置3b等からのアクセス要求のプライオリティを制御する
プライオリティ回路、17はアドレス変換レジスタ13−ｉ
の保持するアドレス変換値を選択してアドレス変換回路
12に与えるセレクタ、18はプライオリティ回路16の発行
するビジー信号とポート14bの出力するバリッド信号と
の論理積を算出して出力するANDゲート、19はANDゲート
18の出力とポート11bの出力するバリッド信号との論理
積を算出して出力するANDゲートである。

この図に示すように、ORゲート15は、アドレス変換レ
ジスタ13−ｉに入力されるサービスプロセッサ4aからの
セット信号と、ANDゲート19の出力信号との論理和を算
出して、その論理和出力をチャネル装置3bに対してビジ
ー信号として出力するとともに、ポート11a,bに対して
その動作をホールドするためのホールド信号として出力
していくよう処理する。そして、ANDゲート18は、その
論理積出力をANDゲート19に出力するとともに、ポート1
4a,bに対してその動作をホールドするためのホールド信
号として出力していくよう処理する。

次に、このように構成される本発明の動作処理につい
て説明する。

チャネル装置3bからのアクセス要求があると、ポート
11aは、チャネル装置3bから送られてくるそのアクセス
要求のアドレス情報を保持するとともに、ポート11b
は、そのアドレス情報のバリッド情報を保持するよう動
作する。このようにしてポート11aがアドレス情報を保
持すると、アドレス変換回路12は、その保持されるアド
レス情報と、セレクタ17を介して入力されてくるアドレ
ス変換レジスタ13−ｉの保持するアドレス変換値とを用
いて、記憶装置２をアクセスするためのアドレス情報を
作成して、その作成したアドレス情報をポート14aに送
出する。そして、ポート14aがこの作成されたアドレス
情報を保持するとともに、ポート14bがこのアドレス情
報に対応付けられるバリッド情報を保持すると、プライ
オリティ回路16は、アクセス要求のプライオリティに従
って記憶装置２に対してのアクセス処理を実行していく
よう処理する。

この処理時に、プライオリティ回路16がビジー状態を
表示するときには、ANDゲート18が論理積成立のHIレベ
ルを出力することで、ポート14a,14bの動作がホールド
され、ANDゲート19が論理積成立のHIレベルを出力する
ことで、ポート11a,11bの動作がホールドされるととも
に、ORゲート15が、チャネル装置3bに対して、後続する
アクセス要求を待たせるためのビジー信号を出力してい
くよう処理する。

このようにしてアクセス処理を制御していくときにあ
って、サービスプロセッサ4aがアドレス変換レジスタ13
−ｉのアドレス変換値を変更するときには、アドレス変
換レジスタ13−ｉに対してセット信号を送出するので、
ORゲート15は、このアドレス変換レジスタ13−ｉに入力
されるセット信号をANDゲート19から送られてくるビジ
ー信号と同様に扱って、このセット信号が入力されてく
るときには、ポート11a,bの動作をホールドするととも
に、チャネル装置3bに対して、後続するアクセス要求を
待たせるためのビジー信号を出力していくよう処理す
る。このビジー信号の出力処理により、記憶装置２に対
してのアクセス要求は一時的に中断されることになっ
て、サービスプロセッサ4aによるアドレス変換値の設定
処理が可能となることになる。そして、アドレス変換値
の設定が終了すると、ORゲート15は、ビジー表示を解除
するので、直ちにアクセス処理が再開されることにな
る。

このビジー表示に従って、記憶装置２に対してのアク
セス処理中においても、また、遮断できないアクセス要
求が存在するようなときにおいてもアドレス変換値の設
定処理が可能となるのである。

〔発明の効果〕

以上説明したように、本発明によれば、記憶制御装置
は、記憶装置に対してのアクセス処理中においても、ま
た、遮断できないアクセス要求が存在するようなときに
おいても、そのアドレス変換処理の実行のために必要と
なるアドレス変換値を迅速に設定できるようになるので
ある。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の一実施例、 第３図は記憶制御装置のシステム構成図である。 図中、１は記憶制御装置、２は記憶装置、３はアクセス
発生装置、3aはCPU、3bはチャネル装置、４は外部設定
装置、4aはサービスプロセッサである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】１つ又は複数の記憶装置（２）を接続する
   とともに、１つ又は複数のアクセス発生装置（３）を接
   続し、かつ、該アクセス発生装置（３）から送られてく
   るアドレス情報を変換するアドレス変換回路（12）と、
   該アドレス変換回路（12）のアドレス変換処理に用いら
   れるアドレス変換値を格納するアドレス変換レジスタ
   （13）とを備えて、該アドレス変換回路（12）により変
   換されるアドレス情報に従って、該記憶装置（２）への
   アクセス処理を制御するように処理する記憶制御装置
   （１）において、 記憶制御装置（１）が、外部設定装置（４）から上記ア
   ドレス変換レジスタ（13）にアドレス変換値が設定され
   るときに、アクセス発生装置（３）に対してビジー表示
   を発行していくよう構成することで、上記アドレス変換
   レジスタ（13）に対して迅速に新規のアドレス変換値を
   設定できるように処理することを、 特徴とするアドレス変換値の設定処理方式。