JPH0721111A - 優先順位決定システム - Google Patents
優先順位決定システムInfo
- Publication number
- JPH0721111A JPH0721111A JP16673493A JP16673493A JPH0721111A JP H0721111 A JPH0721111 A JP H0721111A JP 16673493 A JP16673493 A JP 16673493A JP 16673493 A JP16673493 A JP 16673493A JP H0721111 A JPH0721111 A JP H0721111A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- channel number
- logical channel
- interrupt
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】情報処理装置において、同一レベルへの割込み
が複数の論理チャネルから発生した場合、性能的に厳し
い論理チャネルから優先的にマイクロプログラムに割込
ませる。 【構成】システム立上げ時に、物理チャネル７の種類と
デバイス８の種類、及び物理チャネル番号と論理チャネ
ル番号を含んでシステム構成情報を、主記憶装置に格納
する。入出力処理装置３は、システム構成情報を優先順
位判定回路４に取り込み論理チャネル毎の優先順位を判
定し、結果を優先順位レジスタ５へ書き込む。システム
が立上がった後、複数の論理チャネルから同一レベルへ
割込みが発生したら、割込み優先順位決定回路６は、優
先順位レジスタ５の値を参照する事により、性能的に厳
しい論理チャネルから優先的にマイクロプログラムへ割
込ます事ができる。
が複数の論理チャネルから発生した場合、性能的に厳し
い論理チャネルから優先的にマイクロプログラムに割込
ませる。 【構成】システム立上げ時に、物理チャネル７の種類と
デバイス８の種類、及び物理チャネル番号と論理チャネ
ル番号を含んでシステム構成情報を、主記憶装置に格納
する。入出力処理装置３は、システム構成情報を優先順
位判定回路４に取り込み論理チャネル毎の優先順位を判
定し、結果を優先順位レジスタ５へ書き込む。システム
が立上がった後、複数の論理チャネルから同一レベルへ
割込みが発生したら、割込み優先順位決定回路６は、優
先順位レジスタ５の値を参照する事により、性能的に厳
しい論理チャネルから優先的にマイクロプログラムへ割
込ます事ができる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理システムにお
ける物理チャネルの種類およびデバイスの種類から優先
順位を決定する優先順位決定システムに関する。
ける物理チャネルの種類およびデバイスの種類から優先
順位を決定する優先順位決定システムに関する。
【０００２】
【従来の技術】特開平３−２９０３１号公報には、予め
定められたアドレスから割込処理プログラム実行を開始
する処理を行う装置において、割込発生時に記憶要素を
セットするとともに、その内容をメモリに退避する技術
が示されている。
定められたアドレスから割込処理プログラム実行を開始
する処理を行う装置において、割込発生時に記憶要素を
セットするとともに、その内容をメモリに退避する技術
が示されている。
【０００３】同一レベルへ複数の論理チャネルから割込
要求が競合した場合、論理チャネルの優先順位はチャネ
ル番号などから固定的に決定する方式や、割込発生チャ
ネルの優先順位を意図的に落とし、なるべく均一に割込
が発生するようにするラウンドロビン方式が採用されて
いた。
要求が競合した場合、論理チャネルの優先順位はチャネ
ル番号などから固定的に決定する方式や、割込発生チャ
ネルの優先順位を意図的に落とし、なるべく均一に割込
が発生するようにするラウンドロビン方式が採用されて
いた。
【０００４】
【発明が解決しようとする課題】このような従来の方式
では、物理チャネルの種類およびデバイスの種類によ
り、性能的に厳しい論理チャネルから優先的にマイクロ
プログラムに割込むことはできなかった。
では、物理チャネルの種類およびデバイスの種類によ
り、性能的に厳しい論理チャネルから優先的にマイクロ
プログラムに割込むことはできなかった。
【０００５】
【課題を解決するための手段】本発明の第１のシステム
は、入出力処理装置に接続された複数の物理チャネル
と、これら物理チャネル配下に接続されたデバイスとを
備えたシステムであって、入出力処理装置に接続されシ
ステム立上げ時物理チャネルの種類，デバイスの種類，
物理チャネル番号およびデバイス毎に付与された論理チ
ャネル番号を含むシステム構成情報を格納する主記憶手
段（以下主記憶装置）と、この主記憶装置からのシステ
ム構成情報に基いて論理チャネル番号の優先順位を判定
し、その判定結果に基づき物理チャネル番号と論理チャ
ネル番号と論理チャネルの優先順位とを出力する優先順
位判定手段（以下優先順位判定回路）と、この優先順位
判定回路からの物理チャネル番号と論理チャネル番号と
論理チャネルの優先順位とを格納する優先順位格納手段
（以下優先順位レジスタ）と、同一レベルへの割込みの
競合に応答して優先順位レジスタの値により割込みの優
先順位を決定する割込み優先順位決定手段（以下割込み
優先順位決定回路）とを含む。
は、入出力処理装置に接続された複数の物理チャネル
と、これら物理チャネル配下に接続されたデバイスとを
備えたシステムであって、入出力処理装置に接続されシ
ステム立上げ時物理チャネルの種類，デバイスの種類，
物理チャネル番号およびデバイス毎に付与された論理チ
ャネル番号を含むシステム構成情報を格納する主記憶手
段（以下主記憶装置）と、この主記憶装置からのシステ
ム構成情報に基いて論理チャネル番号の優先順位を判定
し、その判定結果に基づき物理チャネル番号と論理チャ
ネル番号と論理チャネルの優先順位とを出力する優先順
位判定手段（以下優先順位判定回路）と、この優先順位
判定回路からの物理チャネル番号と論理チャネル番号と
論理チャネルの優先順位とを格納する優先順位格納手段
（以下優先順位レジスタ）と、同一レベルへの割込みの
競合に応答して優先順位レジスタの値により割込みの優
先順位を決定する割込み優先順位決定手段（以下割込み
優先順位決定回路）とを含む。
【０００６】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。図１を参照すると、本発明の一実施
例に適用されるシステムは、システムバス９，このシス
テムバス９に接続され命令を格納する主記憶装置１，シ
ステムバス９に接続されこの主記憶装置１に格納された
命令の解読と実行，各種演算の実行および各種制御の実
行を遂行する演算処理装置２，システムバス９に接続さ
れ主記憶装置１や配下にあるデバイス８とのデータ転送
などを演算処理装置２とは独立に制御する入出力処理装
置３，この入出力処理装置３配下に接続された複数の物
理チャネル７，およびこれら物理チャネル７のそれぞれ
接続され、それぞれに論理チャネル番号１０が付与され
た複数のデバイス８を備えている。入出力処理装置３
は、論理チャネルの優先順位を判定し結果を出力する優
先順位判定回路４，この回路４での判定結果を格納する
優先順位レジスタ５および同一レベルで複数の論理チャ
ネルから割込みが発生した場合、どの論理チャネルを優
先的に割込ませるかを決定する割込み優先順位決定回路
６を含む。
て詳細に説明する。図１を参照すると、本発明の一実施
例に適用されるシステムは、システムバス９，このシス
テムバス９に接続され命令を格納する主記憶装置１，シ
ステムバス９に接続されこの主記憶装置１に格納された
命令の解読と実行，各種演算の実行および各種制御の実
行を遂行する演算処理装置２，システムバス９に接続さ
れ主記憶装置１や配下にあるデバイス８とのデータ転送
などを演算処理装置２とは独立に制御する入出力処理装
置３，この入出力処理装置３配下に接続された複数の物
理チャネル７，およびこれら物理チャネル７のそれぞれ
接続され、それぞれに論理チャネル番号１０が付与され
た複数のデバイス８を備えている。入出力処理装置３
は、論理チャネルの優先順位を判定し結果を出力する優
先順位判定回路４，この回路４での判定結果を格納する
優先順位レジスタ５および同一レベルで複数の論理チャ
ネルから割込みが発生した場合、どの論理チャネルを優
先的に割込ませるかを決定する割込み優先順位決定回路
６を含む。
【０００７】図２を参照すると、優先順位判定回路４
は、システム構成情報レジスタ１１およびセレクタ１２
を備えている。システム構成情報レジスタ１１は論理チ
ャネル毎に存在し、最上位に物理チャネルの種類を性能
的に厳しいものほど大きい値で格納する。レジスタ１１
の次位には、デバイスの種類を性能的に厳しいものほど
大きい値で格納する。レジスタ１１の次位には、物理チ
ャネル番号を格納し、最下位には、論理チャネル番号１
０の値を格納する。
は、システム構成情報レジスタ１１およびセレクタ１２
を備えている。システム構成情報レジスタ１１は論理チ
ャネル毎に存在し、最上位に物理チャネルの種類を性能
的に厳しいものほど大きい値で格納する。レジスタ１１
の次位には、デバイスの種類を性能的に厳しいものほど
大きい値で格納する。レジスタ１１の次位には、物理チ
ャネル番号を格納し、最下位には、論理チャネル番号１
０の値を格納する。
【０００８】図１および図２を参照すると、セレクタ１
２はレジスタ１１の値の大きい論理チャネルから順番に
高い優先順位を与えて選択し、論理チャネル毎に物理チ
ャネル番号と論理チャネル番号とを選択する。図１およ
び図３を参照すると、優先順位決定回路６は、同一レベ
ルで複数の論理チャネルから割込みが発生した場合、ど
の論理チャネルを優先的に割込ませるかを優先順位レジ
スタ５の値に基づいてマイクロプログラム割込信号に応
答して選択するセレクタ１４，およびこのセレクタ１４
で選択された論理チャネル番号付き割込みフラグを格納
し、各物理チャネル７に論理チャネル番号付き割込フラ
グを送る割込みフラグレジスタ１３を含む。
２はレジスタ１１の値の大きい論理チャネルから順番に
高い優先順位を与えて選択し、論理チャネル毎に物理チ
ャネル番号と論理チャネル番号とを選択する。図１およ
び図３を参照すると、優先順位決定回路６は、同一レベ
ルで複数の論理チャネルから割込みが発生した場合、ど
の論理チャネルを優先的に割込ませるかを優先順位レジ
スタ５の値に基づいてマイクロプログラム割込信号に応
答して選択するセレクタ１４，およびこのセレクタ１４
で選択された論理チャネル番号付き割込みフラグを格納
し、各物理チャネル７に論理チャネル番号付き割込フラ
グを送る割込みフラグレジスタ１３を含む。
【０００９】次に本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１０】図１および図２を参照すると、本発明の第
１の実施例は、システム立上げ時、物理チャネル７の種
類，デバイス８の種類，物理チャネル番号および論理チ
ャネル番号を含むシステム構成情報を主記憶装置１に格
納する。その後、入出力処理装置３は、主記憶装置１内
のシステム構成情報を優先順位判定回路４内に取込む。
優先順位判定回路４は、システム構成情報により論理チ
ャネル毎の優先順位を判定し、判定結果に基づき物理チ
ャネル番号と論理チャネル番号と論理チャネル毎の優先
順位を優先順位レジスタ５に書込む。
１の実施例は、システム立上げ時、物理チャネル７の種
類，デバイス８の種類，物理チャネル番号および論理チ
ャネル番号を含むシステム構成情報を主記憶装置１に格
納する。その後、入出力処理装置３は、主記憶装置１内
のシステム構成情報を優先順位判定回路４内に取込む。
優先順位判定回路４は、システム構成情報により論理チ
ャネル毎の優先順位を判定し、判定結果に基づき物理チ
ャネル番号と論理チャネル番号と論理チャネル毎の優先
順位を優先順位レジスタ５に書込む。
【００１１】システムが立上がり、チャネルプログラム
の動作中、同一レベルへ複数の論理チャネルから物理チ
ャネル番号と論理チャネル番号とを伴って割込みが発生
した場合、割込優先順位決定回路６は優先順位レジスタ
５の値に基づき、どの論理チャネルから優先的に割込ま
せるかを決定し、優先順位の高い論理チャネルからマイ
クロプログラムに割込ませる。
の動作中、同一レベルへ複数の論理チャネルから物理チ
ャネル番号と論理チャネル番号とを伴って割込みが発生
した場合、割込優先順位決定回路６は優先順位レジスタ
５の値に基づき、どの論理チャネルから優先的に割込ま
せるかを決定し、優先順位の高い論理チャネルからマイ
クロプログラムに割込ませる。
【００１２】次に本発明の第２の実施例につき図面を参
照して詳細に説明する。
照して詳細に説明する。
【００１３】図１および図２を参照すると、本発明の第
２の実施例では、システム立上げ直後オペレーティング
システムは、主記憶装置１内のシステム構成情報を主記
憶装置１に格納する。その後、入出力処理装置３は、主
記憶装置１に格納されたシステム構成情報を優先順位判
定回路４のシステム構成情報レジスタ１１に与え格納す
る。優先順位判定回路４は、システム構成情報レジスタ
１１に格納されたシステム構成情報により、論理チャネ
ル毎の優先順位を判定し、その判定結果に基づき物理チ
ャネル番号と論理チャネル番号と論理チャネル毎の優先
順位を優先順位レジスタ５に格納する。
２の実施例では、システム立上げ直後オペレーティング
システムは、主記憶装置１内のシステム構成情報を主記
憶装置１に格納する。その後、入出力処理装置３は、主
記憶装置１に格納されたシステム構成情報を優先順位判
定回路４のシステム構成情報レジスタ１１に与え格納す
る。優先順位判定回路４は、システム構成情報レジスタ
１１に格納されたシステム構成情報により、論理チャネ
ル毎の優先順位を判定し、その判定結果に基づき物理チ
ャネル番号と論理チャネル番号と論理チャネル毎の優先
順位を優先順位レジスタ５に格納する。
【００１４】チャネルプログラム動作中同一レベルへ複
数の論理チャネルから物理チャネル番号と論理チャネル
番号とを伴って割込みが発生した場合、割込優先順位決
定回路６は、優先順位レジスタ５の値からどの論理チャ
ネルから優先的に割込ませるかを決定し、優先順位の高
い論理チャネルからマイクロプログラムに割込ませる。
数の論理チャネルから物理チャネル番号と論理チャネル
番号とを伴って割込みが発生した場合、割込優先順位決
定回路６は、優先順位レジスタ５の値からどの論理チャ
ネルから優先的に割込ませるかを決定し、優先順位の高
い論理チャネルからマイクロプログラムに割込ませる。
【００１５】次に本発明の第３の実施例につき図面を参
照して詳細に説明する。
照して詳細に説明する。
【００１６】図１および図２を参照すると、本発明の第
２の実施例では、システム立上げ時、入出力処理装置３
がデバイス８にシステム構成情報を獲得するため直接要
求する。この要求によりデバイス８は、システム構成情
報を入出力処理装置３に格納する。優先順位判定回路４
は、システム構成情報レジスタ１１からのシステム構成
情報により論理チャネル毎の優先順位を判定し、その判
定結果に基づき物理チャネル番号と論理チャネル番号と
論理チャネル毎の優先順位を優先順位レジスタ５に書込
む。
２の実施例では、システム立上げ時、入出力処理装置３
がデバイス８にシステム構成情報を獲得するため直接要
求する。この要求によりデバイス８は、システム構成情
報を入出力処理装置３に格納する。優先順位判定回路４
は、システム構成情報レジスタ１１からのシステム構成
情報により論理チャネル毎の優先順位を判定し、その判
定結果に基づき物理チャネル番号と論理チャネル番号と
論理チャネル毎の優先順位を優先順位レジスタ５に書込
む。
【００１７】システムが立上り、チャネルプログラム動
作中同一レベルへ複数の論理チャネルから物理チャネル
番号と論理チャネル番号とを伴って割込みが発生した場
合、割込優先順位決定回路６は優先順位レジスタ５の値
から、どの論理チャネルから優先的に割込ませるかを決
定し、優先順位の高い論理チャネルからマイクロプログ
ラムに割込ませる。
作中同一レベルへ複数の論理チャネルから物理チャネル
番号と論理チャネル番号とを伴って割込みが発生した場
合、割込優先順位決定回路６は優先順位レジスタ５の値
から、どの論理チャネルから優先的に割込ませるかを決
定し、優先順位の高い論理チャネルからマイクロプログ
ラムに割込ませる。
【００１８】
【発明の効果】本発明は、同一レベルへ複数の論理チャ
ネルから割込要求が与えられた場合、物理チャネルの種
類およびデバイスの種類により性能的に厳しい論理チャ
ネルから優先的にマイクロプログラムに割込みを行うこ
とができる。
ネルから割込要求が与えられた場合、物理チャネルの種
類およびデバイスの種類により性能的に厳しい論理チャ
ネルから優先的にマイクロプログラムに割込みを行うこ
とができる。
【図１】本発明の一実施例に適用されるシステムを示す
図である。
図である。
【図２】図１における優先順位判定回路４の詳細な構成
を示す図である。
を示す図である。
【図３】図１における優先順位決定回路８の詳細な構成
を示す図である。
を示す図である。
１ 主記憶装置 ２ 演算処理装置 ３ 入出力処理装置 ４ 優先順位判定回路 ５ 優先順位レジスタ ６ 割込優先順位決定回路 ７ 物理チャネル ８ デバイス ９ システムバス １０ 論理チャネル番号 １１ システム構成情報レジスタ １２ セレクタ １３ 割込みフラグレジスタ １４ セレクタ
Claims (3)
- 【請求項１】 入出力処理装置に接続された複数の物理
チャネルと、これら物理チャネル配下に接続されたデバ
イスとを備えたシステムであって、 前記入出力処理装置に接続されシステム立上げ時、物理
チャネルの種類，デバイスの種類，物理チャネル番号お
よび前記デバイス毎に付与された論理チャネル番号を含
むシステム構成情報を格納する主記憶手段と、 この主記憶手段からのシステム構成情報に基づいて論理
チャネル番号の優先順位を判定し、その判定結果に基づ
き物理チャネル番号と論理チャネル番号と論理チャネル
の優先順位とを出力する優先順位判定手段と、 この優先順位判定手段からの物理チャネル番号と論理チ
ャネル番号と論理チャネルの優先順位とを格納する優先
順位格納手段と、 同一レベルへの割込みの競合に応答して前記優先順位格
納手段の値により割込みの優先順位を決定する割込優先
順位決定手段とを含むことを特徴とする優先順位決定シ
ステム。 - 【請求項２】 オペレーティングシステムが前記システ
ム構成情報を前記主記憶手段に記憶することを特徴とす
る優先順位決定システム。 - 【請求項３】 複数の物理チャネルと、これら物理チャ
ネル配下に接続されたデバイスとを備えたシステムであ
って、 システム立上げ時、物理チャネルの種類，デバイスの種
類，物理チャネル番号および前記デバイス毎に付与され
た論理チャネル番号を含むシステム構成情報を前記デバ
イスから獲得する入出力処理手段と、 この入出力処理手段からのシステム構成情報に基づいて
論理チャネル番号の優先順位を判定し、その判定結果に
基づき物理チャネル番号と論理チャネル番号と論理チャ
ネルの優先順位とを出力する優先順位判定手段と、 この優先順位判定手段からの物理チャネル番号と論理チ
ャネル番号と論理チャネルの優先順位とを格納する優先
順位格納手段と、 同一レベルへの割込みの競合に応答して前記優先順位格
納手段の値により割込みの優先順位を決定する割込み優
先順位決定手段とを含むことを特徴とする優先順位決定
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16673493A JPH0721111A (ja) | 1993-07-06 | 1993-07-06 | 優先順位決定システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16673493A JPH0721111A (ja) | 1993-07-06 | 1993-07-06 | 優先順位決定システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0721111A true JPH0721111A (ja) | 1995-01-24 |
Family
ID=15836765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16673493A Pending JPH0721111A (ja) | 1993-07-06 | 1993-07-06 | 優先順位決定システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205347A (ja) * | 2008-02-27 | 2009-09-10 | Fujitsu Ltd | 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383850A (ja) * | 1986-09-27 | 1988-04-14 | Nec Corp | 処理要求優先順位決定回路 |
| JPH0290255A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | 入出力装置構成の自動認識方式 |
-
1993
- 1993-07-06 JP JP16673493A patent/JPH0721111A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383850A (ja) * | 1986-09-27 | 1988-04-14 | Nec Corp | 処理要求優先順位決定回路 |
| JPH0290255A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | 入出力装置構成の自動認識方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205347A (ja) * | 2008-02-27 | 2009-09-10 | Fujitsu Ltd | 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699806B2 (ja) | 割込みコントローラ及び制御システム | |
| US6141713A (en) | Bus arbitrator with a hierarchical control structure | |
| JPH0650493B2 (ja) | データ処理装置 | |
| JPH0454255B2 (ja) | ||
| JPH07104842B2 (ja) | 外部記憶装置の割込み制御方式 | |
| JPH0721111A (ja) | 優先順位決定システム | |
| JP2005258509A (ja) | ストレージ装置 | |
| US20030023799A1 (en) | Interrupt processing apparatus | |
| JPH0520183A (ja) | メモリアクセス制御方式 | |
| JP4198016B2 (ja) | 情報処理装置およびその割り込み制御方法 | |
| JP3123946B2 (ja) | マイクロコンピュータ | |
| JP3126247B2 (ja) | 情報処理装置および方法 | |
| JP3008890B2 (ja) | 処理制御装置 | |
| JPS5913769B2 (ja) | チヤネル制御装置 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JP2584082B2 (ja) | 高速割込み処理装置 | |
| JPS594057B2 (ja) | マルチデ−タ処理システム | |
| JP3362673B2 (ja) | チャネルコントロール装置 | |
| JP2004220309A (ja) | マルチプロセッサシステム | |
| JP2845737B2 (ja) | ノード演算パイプライン | |
| JPH1074148A (ja) | 割り込み処理装置 | |
| JPH0675765A (ja) | 処理速度制御装置 | |
| JPS63229530A (ja) | 割込み制御方式 | |
| JPH06168142A (ja) | 入出力チャンネル毎および割り込みレベル毎に割り込み許可および禁止機能を有する入出力処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960618 |