JPH1074148A - 割り込み処理装置 - Google Patents

割り込み処理装置

Info

Publication number
JPH1074148A
JPH1074148A JP22908696A JP22908696A JPH1074148A JP H1074148 A JPH1074148 A JP H1074148A JP 22908696 A JP22908696 A JP 22908696A JP 22908696 A JP22908696 A JP 22908696A JP H1074148 A JPH1074148 A JP H1074148A
Authority
JP
Japan
Prior art keywords
instruction
interrupt
processing
interruption
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22908696A
Other languages
English (en)
Inventor
Kei Tokunaga
系 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP22908696A priority Critical patent/JPH1074148A/ja
Publication of JPH1074148A publication Critical patent/JPH1074148A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】優先度及び緊急度の低い割り込み要求により、
中央処理装置で実行中の命令が中断し、システム全体の
性能が低下するのを防止する。 【解決手段】割り込み要求401に対応して割り込み処
理の優先度をレベル割り当てレジスタ404に格納し、
命令の中断を許可する優先度を命令中断レジスタ116
に格納しておく。発生した単数又は複数の割り込み要求
401の中から優先度判定回路405によって選択され
た割り込み処理の優先度を表すレベル信号409と、命
令中断レジスタ116から出力される命令の中断を許可
する優先度とを比較器113で比較し、要求のあった割
り込み処理の優先度が、命令の中断を許可された優先度
よりも高ければ、中央処理装置111に対して、割り込
み処理要求406と共に中断信号115を出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、割り込み処理装置
に関し、特に処理モード機能を用いて割り込み処理の優
先度の制御を行う割り込み処理装置に関する。
【0002】
【従来の技術】一般にコンピュータシステムは、「情報
工学基礎講座3 計算機アーキテクチャ」(斉藤忠夫、
発田弘、大森健児 共著 オーム社)の“7.3章プロ
グラム割り込み”に紹介されているように、中央処理装
置と入出力装置から構成されており、システム全体の性
能を上げるには中央処理装置及び入出力装置とも停止す
ることなく動作させなければならない。プログラムの中
には、中央処理装置を主として用いるもの、逆に大部分
入出力装置のみを用いるものなど多様であり、一つ一つ
のプログラムを順々に実行するのでなく、同時に複数の
プログラムを実行するようにして、システム全体の性能
を向上する方法が考えられた。
【0003】このように、同時に複数のプログラムを実
行することをマルチプログラミングと呼ぶ。マルチプロ
グラミングを用いたシステムでは、複数の原因で割り込
みが発生し、プログラムに書かれた複数の割り込み処理
要求が同時に発生した場合、コンピュータシステム全体
の性能を上げるには、緊急度の高いものやシステムにと
って重要なものから先に処理されるように、処理されな
ければならない。この優先度制御として処理モード機能
がよく用いられる。
【0004】処理モード機能は、割り込み要因ごとに処
理する処理モードのレベルを設定しておいて、現在実行
中のプログラムの処理モードより低いレベルの割り込み
を禁止する方式である。割り込みによらない処理モード
は”通常レベル”と呼ばれ、割り込み処理のモードに設
定される最低レベルよりさらに低いレベルとして位置付
けられる。割り込み処理によって中断されたプログラム
は、再開するときのために必要なプログラム環境を全て
保存しておかなくてはならない。この動作は、割り込み
処理が発生するたびに行われるので、この処理速度がシ
ステム性能に与える影響は大きい。
【0005】基本的なコンピュータの割り込み処理にお
いては、割り込み要求の発生の有無は各命令の実行終了
時点で検査される。もし、割り込み要求が発生していれ
ば、現在処理中のプログラムの実行を中断して、要求の
あった割り込み処理プログラムの実行を開始する。この
場合、一度実行を開始した命令は、その命令を含んでい
るプログラムの処理モードのレベルや、要求が発生した
割り込み処理の処理モードのレベル等にかかわらず、命
令が終了するまで実行を継続することから、個々の命令
は最高レベルの処理モードを持っているとみなすことが
できる。
【0006】一方、除算命令や文字列転送命令等に代表
されるような命令実行時間が長い命令では、命令の実行
時間が数十クロックから数百クロック以上に及ぶことが
ある。このように実行時間の長い命令の実行中に緊急度
の高い割り込み処理の要求が発生した場合、命令の実行
終了を待ち合わせていては、システムに重大な影響をあ
たえてしまうことになる。
【0007】このような問題を回避する為に、実行時間
の長い命令であればたとえ命令の実行途中でも、割り込
み要求の発生の有無を検査し、もし割り込み要求が発生
していれば現在の命令の実行を中断して、要求のあった
割り込み処理プログラムの実行を開始する手法がとられ
ることがある。この場合の割り込み要求によって中断が
発生する命令は、その命令を含んでいるプログラムと同
一レベルの処理モードを持っているとみなされる。
【0008】このように割り込み要求によって中断した
処理の再開には2つの方法がある。1つは中断した命令
をもう一度最初から実行する方法であり、もう1つは中
断した命令を途中から実行する方法である。
【0009】前者の場合、中断した命令の1つ前の命令
の実行終了時点で割り込みが発生したものとして扱われ
るため、実行を再開するために特殊なハードウェアは不
要であり、オーバーヘッドも発生しないが、命令中断ま
でに実行しかけていた命令の途中結果を全て失ってしま
うために処理時間が無駄になってしまう。この例として
は、NEC製32ビットRISC型プロセッサーである
V850シリーズの除算命令がある。
【0010】後者の場合、命令中断までの実行結果は無
駄にならないが、中断した命令を再開するため、命令の
実行環境を保存するためのハードウェアが必要であり、
またオーバーヘッドも発生してしまう。この例として
は、インテル社の86系CPUやNEC製32ビットC
ISC型プロセッサーであるV60/V70/V80に
おける文字列転送転送命令などがある。
【0011】近年のRISC型プロセッサーでは、複雑
なハードウェアと中断処理が必要となる文字列転送転送
命令がサポートされることは少なく、コンパイラが生成
する命令列によって同等の処理機能が実現されることが
多い。
【0012】次に、従来の割り込み処理装置を図面を参
照して説明する。
【0013】図3は、従来の割り込み処理装置を示すブ
ロック図である。
【0014】割り込み信号401は、入出力装置(図示
せず)によって生成され、割り込み処理装置に対して割
り込み処理の要求を行う。マスクレジスタ402は、割
り込み処理要求を許可するか否かについてプログラムに
書かれている許可情報を格納する。論理積403は、割
り込み信号401を受け、マスクレジスタ402の内容
によって割り込み信号401のマスクを行う。また、レ
ベル割り当てレジスタ404は、割り込み処理モードの
レベル情報を格納する。割り込みチャネルは複数存在し
ており、それぞれのチャネルごとに、割り込み信号40
1とマスクレジスタ402と論理積403とレベル割り
当てレジスタ404とが1組存在する。
【0015】優先度判定回路405は、論理積403と
レベル割り当てレジスタ404のそれぞれの出力を受
け、優先的に処理すべき割り込み処理の選択を行い、中
央処理装置411に対し、実行中のプログラムを中断す
るための割り込み信号406と、割り込みチャネルを識
別する識別信号407と、選択された割り込み処理の処
理モードにおけるレベル信号409を出力する。
【0016】中央処理装置411は、割り込み信号40
6と、識別信号407とを受け、実行中のプログラムを
中断し、要求された割り込み処理プログラムを実行す
る。また、中央処理装置411は、割り込み処理の開始
時に応答信号408を出力し、割り込み処理の終了時に
終了信号412を出力する。
【0017】デコーダ417は、レベル信号409をデ
コードし、処理レベルレジスタ410は、各処理レベル
に対応したビットを有し、デコーダ417の出力と応答
信号408と、終了信号412とを受け、処理未了のプ
ログラムに対応した処理レベルを記憶する。
【0018】次に、従来の割り込み処理装置の動作につ
いて図3を参照して詳細に説明する。
【0019】初めに初期設定として、処理レベルレジス
タ410の全ビットをクリアし、割り込み要因ごとに用
意された割り込み処理プログラムに割り当てる処理モー
ドのレベルを、レベル割り当てレジスタ404に設定す
る。また、割り込み要求を禁止する場合には、レベル割
り当てレジスタ404に“0”を設定し、割り込み要求
を許可する場合には、レベル割り当てレジスタ404に
“1”を設定する。
【0020】入出力装置(図示せず)が割り込み処理装
置に対し、割り込み信号401を“1”にすることで割
り込み処理の要求を伝えると、マスクレジスタ402に
“0”が設定されていれば、論理積403によって割り
込み信号401がマスクされ、割り込み要求が禁止され
る。逆に、マスクレジスタ402に“1”が設定されて
いれば、論理積403によって割り込み要求が禁止され
ずに、割り込み処理要求は優先度判定回路405に伝え
られる。単独又は複数のチャネルから割り込み処理の要
求が伝えられると、優先度判定回路405は割り込み処
理間での優先度の判定を開始する。
【0021】優先度の判定は、まず優先度判定回路40
5に割り込み処理要求を伝えてきたチャネルの中から、
レベル割り当てレジスタ404に設定された処理モード
のレベルが最も高いチャネルを選択することで行われ
る。
【0022】次に優先度判定回路405は、選択された
チャネルの処理モードのレベルと、処理レベルレジスタ
410から出力される中央処理装置411が処理中のプ
ログラムの処理モードのレベルとを比較し、もし選択さ
れた割り込み処理の処理モードのレベルが、いずれか処
理中のプログラムの処理モードのレベルと同等かより低
ければ、中央処理装置411への割り込み信号406は
出力されない。逆に、選択された割り込み処理の処理モ
ードのレベルが、いずれか処理中のプログラムの処理モ
ードのレベルより高ければ、中央処理装置411への割
り込み信号406を出力する。
【0023】中央処理装置411は、実行中の命令が中
断不可能な命令であれば、実行中の命令の終了時点で、
割り込み信号406を調べて、割り込み処理の要求があ
れば、プログラムの処理を中断して、要求された割り込
み処理のプログラムを実行開始する。また、割り込み処
理の開始時には応答信号408を出力する。
【0024】その後、割り込み処理のプログラムの実行
が終了すると、割り込み処理によって中断していたプロ
グラムの処理を実行の終了した次の命令から再開する。
また、割り込み処理の終了時には、割り込み処理が終了
したことを示す終了信号412を出力する。
【0025】一方、中央処理装置411で実行中の命令
が中断可能な命令であれば、命令実行中にも割り込み信
号406を調べて、割り込み処理の要求があれば、命令
の実行を中断しかつプログラムの処理を中断して、要求
された割り込み処理のプログラムを実行開始する。ま
た、実行中の命令が中断不可能な命令である場合と同様
に、割り込み処理の開始時には応答信号408を出力す
る。
【0026】その後、割り込み処理のプログラムの実行
が終了すると、割り込みによって中断していたプログラ
ムの処理を、中断した命令の先頭から再開する。また、
実行中の命令が中断不可能な命令である場合と同様に、
割り込み処理の終了時には終了信号412を出力する。
【0027】処理レベルレジスタ410は応答信号40
8が入力すると、デコーダ417の出力が示す処理レベ
ルに対応したビットをセットし、終了信号412が入力
されると、セットされているビットの中で処理レベルが
最も高いビットをクリアする。すなわち、プログラムの
処理開始時にその処理モードのレベルに対応するビット
をセットし、プログラムの処理終了時に、最も処理レベ
ルの高いビットをクリアすることで、処理未了となって
いる全てのプログラムの処理モードのレベルを記憶す
る。
【0028】NEC製32ビットのRISC型プロセッ
サーであるV851の除算命令を例にとれば、除算命令
の実行には36クロックが必要であり、割り込みによる
命令実行の中断が可能となっている。
【0029】これを図4を参照して説明すると、図4
(a)は従来の割り込み処理装置において、割り込み処
理が発生しない場合のタイミングチャート図、図4
(b)は割り込み処理が発生し、実行中の除算命令が中
断した場合のタイミングチャート図を示す。
【0030】図4(a)において、36クロックの実行
時間を要する除算命令Dを含む命令A〜Fが、中央処理
装置411で順に実行される。また、図4(b)におい
て、中央処理装置411は、除算命令Dの実行途中で割
り込み信号406が入力したために除算命令Dを中断
し、応答信号408を出力すると共に、割り込み処理プ
ログラムP1〜Pnを実行する。
【0031】割り込み処理プログラムP1〜Pnの実行
が完了すると、中央処理装置411は終了信号412を
処理レベルレジスタ410に出力し、再度最初から除算
命令Dを実行し、引き続き命令E,Fを実行する。この
とき図4(b)からわかるように、除算命令Dが割り込
みによって中断される場合に、最小1クロック、最大3
5クロック、平均18クロック分の命令実行結果が破棄
される。
【0032】一方、コンピュータ・システムにおいて、
処理モードのレベルが低い割り込み処理、すなわち実行
中の命令を中断するほど緊急度が高くない割り込み処理
も存在している。従来、割り込み要求の発生によって命
令中断が発生する割り込み処理装置においては、割り込
み処理の処理モードが現在処理中のプログラムの処理モ
ードのレベルより高ければ命令の中断が発生していた。
このため、緊急度の低い割り込み処理の要求によっても
除算命令の中断が発生し、最小1クロック、最大35ク
ロック、平均18クロック分の命令実行結果が無駄に破
棄されていた。
【0033】もちろん、除算命令の処理モードのレベル
を高く設定すれば、割り込み処理の要求がかかっても、
除算命令が実行途中で中断する可能性は少なくなるが、
この場合、システム全体の性能が悪くなるという問題が
ある。
【0034】
【発明が解決しようとする課題】上述した従来の割り込
み処理装置は、中央処理装置で実行中の命令が中断可能
な命令であれば、中央処理装置への割り込み要求の発生
によって、必ず実行中の命令の中断が発生する。このた
めに、命令を中断するほどの緊急度が高くない場合で
も、命令の中断が発生してしまい、中断された命令は割
り込み処理の終了後最初から実行開始しなければなら
ず、システムの性能低下を招いていた。
【0035】このため、本発明の目的は、割り込み処理
によって不必要な命令中断が発生してシステムの性能低
下が生じることのない割り込み処理装置を提供すること
にある。
【0036】
【課題を解決するための手段】そのため、本発明による
割り込み処理装置は、中央処理装置で実行中のプログラ
ムに対し、割り込み要求を行う単数又は複数の割り込み
処理を伴うプログラムの割り込み処理に対する優先度を
記憶するレベル割り当てレジスタと、前記中央処理装置
において実行あるいは中断しているプログラムの割り込
み処理に対する優先度を記憶する処理レベルレジスタ
と、前記レベル割り当てレジスタの出力信号と前記処理
レベルレジスタの出力信号とにより、割り込み要求に対
して割り込み処理に対する優先度の判定を行い、この判
定結果を前記中央処理装置に出力すると共に、前記複数
の割り込み処理を伴うプログラムのうち前記優先度がも
っとも高い優先度を出力する優先度判定回路と、前記中
央処理装置において実行中の命令の中断を許可する許可
レベルを記憶する命令中断レジスタと、前記優先度判定
回路から出力される前記もっとも高い優先度と、前記命
令中断レジスタに記憶された許可レベルとの割り込み処
理に対する優先度の比較を行う比較器とを備える割り込
み処理装置において、前記比較器の出力信号と、前記判
定結果をもとに前記中央処理装置に対し、前記中央処理
装置で実行中の命令を中断するための中断信号を出力す
ることを特徴としている。
【0037】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0038】図1は、本発明の割り込み処理装置の実施
の形態を示すブロック図である。なお、従来例と共通の
構成要素には共通の参照文字/数字を付してある。
【0039】本発明の実施の形態による割り込み処理装
置において、従来の割り込み処理装置と同一機能である
マスクレジスタ402、論理積403、レベル割り当て
レジスタ404、優先度判定回路405、デコーダ41
7、処理レベルレジスタ410に加え、命令中断レジス
タ116、比較記113、論理積114とを備えてい
る。
【0040】ここで、命令中断レジスタ116は、命令
の中断が許される割り込み処理の処理モードのレベルを
格納する。比較器113は、優先度判定回路405から
出力されるレベル信号409と命令中断レジスタ116
の出力とを入力とし、これから割り込み要求を行うプロ
グラムの処理モードのレベルと、命令中断レジスタ11
6に格納されている命令の中断が許される処理モードの
レベルとを比較する。論理積114は、比較器113の
出力と割り込み信号406の出力により、中断信号11
5を生成する。
【0041】次に図1を参照して、本発明の実施の形態
による割り込み処理装置の動作について、従来の割り込
み処理装置の動作とは異なる動作を主として説明する。
【0042】比較器113では、優先度判定回路405
で選択された割り込み処理の処理モードのレベル信号4
09と、命令中断レジスタ116に格納された命令の中
断を許可する処理モードのレベルとを比較し、優先度判
定回路405で選択された割り込み処理の処理モードの
レベル信号409が、命令の中断を許可する処理モード
のレベル以上であれば“1”を出力し、優先度判定回路
405で選択された割り込み処理の処理モードのレベル
信号409が、命令の中断を許可された処理モードのレ
ベル未満であれば“0”を出力する。論理積114は、
比較器113の出力と割り込み要求信号406が共に
“1”であれば、中断信号115を出力する。
【0043】中央処理装置111は、実行中の命令が中
断不可能な命令であるか、中断信号115が“0”であ
る場合には、実行中の命令の終了時点で、割り込み信号
406を調べ割り込み処理の要求があれば、プログラム
の処理を中断して、要求された割り込み処理のプログラ
ムを開始する。また、割り込み処理の開始時には、割り
込み処理の要求を受け付けたことを示す応答信号408
を出力する。
【0044】次に、割り込み処理のプログラムの実行が
終了すると、割り込みによって中断していたプログラム
の処理を実行の終了した次の命令から再開する。また、
割り込み処理の終了時には、割り込み処理が終了したこ
とを示す終了信号412を出力する。
【0045】一方、中央処理装置111で実行中の命令
が中断可能な命令であり、かつ中断信号115が“1”
である場合には、命令実行中にも割り込み信号406を
調べ割り込み処理の要求があれば、命令の実行を中断し
かつプログラムの処理を中断して、要求された割り込み
処理のプログラムを開始する。さらに、割り込み処理の
開始時には、割り込み処理の要求を受け付けたことを示
す応答信号408を出力する。
【0046】その後、割り込み処理のプログラム実行が
終了すると、割り込みによって中断していたプログラム
の処理を、中断した命令の先頭から再開する。また、実
行中の命令が中断不可能な命令である場合と同様に、割
り込み処理の終了時には、割り込み処理が終了したこと
を示す終了信号412を出力する。
【0047】次に、処理レベルレジスタ410は、応答
信号408が入力すると、デコーダ417の出力が示す
処理レベルに対応したビットをセットし、終了信号41
2が入力すると、セットされているビットの中で処理レ
ベルが最も高いビットをクリアする。こうして、プログ
ラムの処理開始時にその処理モードのレベルに対応する
ビットをセットし、プログラムの処理終了時に、最も処
理レベルの高いビットをクリアすることで、処理未了と
なっている全てのプログラムの処理モードのレベルを記
憶する。
【0048】もし、優先度判定回路405によって選択
された割り込み処理の処理モードのレベル信号409
が、命令中断レジスタ116に格納されたレベルよりも
高いレベルであれば、中断信号115が出力され、中央
処理装置111で中断可能な命令が実行されていれば、
命令の中断が発生し、要求のあった割り込み処理が開始
される。この場合、中断された命令の途中結果は破棄さ
れ無駄になるが、処理レベルの高い、すなわち緊急度の
高い、割り込み処理の開始が素早く行われ、システム全
体の性能向上を計ることができる。
【0049】また、優先度判定回路405によって選択
された割り込み処理の処理モードのレベル信号409
が、命令中断レジスタ116に格納されたレベルよりも
低いレベルであれば、中断信号115は出力されず、中
央処理装置111で中断可能な命令が実行されていて
も、命令の終了を待ってから、要求のあった割り込み処
理が開始される。この場合、処理レベルの低い、すなわ
ち緊急度の低い割り込み処理の開始は実行中の命令が終
了するまで待たされるが、命令の中断が発生しないので
実行途中の命令の途中結果が無駄にならず、上述した場
合と同様に、システム全体の性能向上を計ることができ
る。
【0050】また、実行中の命令を中断してでも処理を
急がなければならないほど緊急度の高い割り込み処理の
うち、最も低い処理モードのレベルを命令中断レジスタ
116に設定しておけば、無駄な命令中断の発生を防ぐ
ことが可能である。
【0051】次に、より具体的にNEC製32ビットの
RISC型プロセッサーであるV851の除算命令を例
にとって、図2を参照して説明する。
【0052】図2(a)は本実施の形態の割り込み処理
装置において、中断信号115が発生する場合のタイミ
ングチャート図、図4(b)は中断信号115発生しな
い場合のタイミングチャート図を示す。
【0053】図2(a)において、中央処理装置111
が命令A,B,Cを実行完了し、36クロックの実行時
間を要する除算命令Dを実行している途中に、割り込み
信号406が中央処理装置111と論理積114に入力
する。比較器113は、割り込み処理の緊急度が高いと
判断し“1”を出力し、論理積114は比較器113の
出力信号と割り込み信号406により中断信号115を
発生する。このため、除算命令Dは実行中断する。中央
処理装置111は、応答信号408を処理レベルレジス
タ410に出力すると共に、割り込み処理のプログラム
P1〜Pnを実行し、これらのプログラムを実行完了す
ると、終了信号412を処理レベルレジスタ410に出
力し、除算命令Dを再開する。
【0054】また、図2(b)において、中央処理装置
111が除算命令Dを実行している途中に、割り込み信
号406が中央処理装置111と論理積114に入力す
るが、比較器113により割り込み処理の緊急度が低い
と判断され、比較器113の出力が“0”となり、論理
積114は中断信号115を発生しない。したがって、
中央処理装置111は除算命令Dを中断することなく実
行し、実行完了後、割り込み処理のプログラムP1〜P
nを実行する。この後、これらのプログラムの実行完了
後に、終了信号412を処理レベルレジスタ410に出
力する。
【0055】以上説明したように、緊急度の低い割り込
み処理の要求による除算命令の中断が押さえられること
によって、最小1クロック、最大35クロック、平均1
8クロック分の命令実行結果が無駄にならずに済み、シ
ステムの性能低下を防ぐことができる。
【0056】また、本実施の形態の割り込み処理装置
は、従来の割り込み処理装置に対し、比較器113、論
理積114、命令中断レジスタ116が必要となるが、
これらの回路は通常の回路技術で容易に実現でき、ま
た、半導体集積回路として実現した場合でも、従来の割
り込み処理装置に対し、チップサイズ的に大きくなるこ
とはほとんどない。
【0057】
【発明の効果】以上説明したように、本発明による割り
込み処理装置は、緊急度が低い割り込み処理によって、
中央処理装置で実行中の命令が実行中断せず、システム
全体の性能を向上することができる。
【図面の簡単な説明】
【図1】本発明の割り込み処理装置の実施の形態を示す
ブロック図である。
【図2】本実施の形態の割り込み処理装置の動作を表す
タイミングチャート図であり、図2(a)は、中断信号
115が発生する場合のタイミングチャート図、図4
(b)は中断信号115が発生しない場合のタイミング
チャート図である。
【図3】従来の割り込み処理装置のブロック図である。
【図4】従来の割り込み処理装置の動作を表すタイミン
グチャート図であり、図4(a)は割り込み処理が発生
しない場合のタイミングチャート図、図4(b)は割り
込み処理が発生し、実行中の除算命令が中断した場合の
タイミングチャート図である。
【符号の説明】
111,411 中央処理装置 113 比較器 114,403 論理積 116 命令中断レジスタ 402 マスクレジスタ 404 レベル割り当てレジスタ 405 優先度判定回路 410 処理レベルレジスタ 417 デコーダ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 中央処理装置で実行中のプログラムに対
    し、割り込み要求を行う単数又は複数の割り込み処理を
    伴うプログラムの割り込み処理に対する優先度を記憶す
    るレベル割り当てレジスタと、 前記中央処理装置において実行あるいは中断しているプ
    ログラムの割り込み処理に対する優先度を記憶する処理
    レベルレジスタと、 前記レベル割り当てレジスタの出力信号と前記処理レベ
    ルレジスタの出力信号とにより、割り込み要求に対して
    割り込み処理に対する優先度の判定を行い、この判定結
    果を前記中央処理装置に出力すると共に、前記複数の割
    り込み処理を伴うプログラムのうち前記優先度がもっと
    も高い優先度を出力する優先度判定回路と、 前記中央処理装置において実行中の命令の中断を許可す
    る許可レベルを記憶する命令中断レジスタと、 前記優先度判定回路から出力される前記もっとも高い優
    先度と、前記命令中断レジスタに記憶された許可レベル
    との割り込み処理に対する優先度の比較を行う比較器と
    を備える割り込み処理装置において、 前記比較器の出力信号と、前記判定結果をもとに前記中
    央処理装置に対し、前記中央処理装置で実行中の命令を
    中断するための中断信号を出力することを特徴とする割
    り込み処理装置。
JP22908696A 1996-08-29 1996-08-29 割り込み処理装置 Pending JPH1074148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22908696A JPH1074148A (ja) 1996-08-29 1996-08-29 割り込み処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22908696A JPH1074148A (ja) 1996-08-29 1996-08-29 割り込み処理装置

Publications (1)

Publication Number Publication Date
JPH1074148A true JPH1074148A (ja) 1998-03-17

Family

ID=16886539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22908696A Pending JPH1074148A (ja) 1996-08-29 1996-08-29 割り込み処理装置

Country Status (1)

Country Link
JP (1) JPH1074148A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002041311A (ja) * 2000-07-28 2002-02-08 Sharp Corp 携帯端末装置
US8909835B2 (en) 2009-05-14 2014-12-09 International Business Machines Corporation Computer system and method of controlling computer system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002041311A (ja) * 2000-07-28 2002-02-08 Sharp Corp 携帯端末装置
US8909835B2 (en) 2009-05-14 2014-12-09 International Business Machines Corporation Computer system and method of controlling computer system

Similar Documents

Publication Publication Date Title
JP3573546B2 (ja) 並列計算機における並列プロセススケジューリング方法および並列計算機用処理装置
US7926062B2 (en) Interrupt and exception handling for multi-streaming digital processors
US8793695B2 (en) Information processing device and information processing method
US5361375A (en) Virtual computer system having input/output interrupt control of virtual machines
US6061709A (en) Integrated hardware and software task control executive
JPH04278612A (ja) プロセッサ用クロック信号の制御方法及び情報処理システム
US20110078702A1 (en) Multiprocessor system
JPH02230455A (ja) 外部記憶装置の割込み制御方式
JP4168281B2 (ja) 並列処理システム、インタコネクションネットワーク、ノード及びネットワーク制御プログラム
US8601488B2 (en) Controlling the task switch timing of a multitask system
JP4253796B2 (ja) コンピュータ及び制御方法
US20030014558A1 (en) Batch interrupts handling device, virtual shared memory and multiple concurrent processing device
JPH1074148A (ja) 割り込み処理装置
WO2000070482A1 (en) Interrupt and exception handling for multi-streaming digital processors
JPH10177489A (ja) タスクのスケジュール方法
JP3227069B2 (ja) 入出力処理システム
JP2585905B2 (ja) マルチタスク実行装置
JPH06324861A (ja) Cpu制御システム及び制御方法
JP2002312302A (ja) 周辺装置
JPS59144955A (ja) 情報処理装置
JP2003044292A (ja) 多重並行処理装置、多重並行処理方法及びコンピュータによって実行される多重並行処理プログラム
JPH10161887A (ja) 割込み信号同期化方法及び割込み信号同期化装置
JPS6010381A (ja) マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式
JPH11149386A (ja) マルチプロセッサシステムの割込制御方式
JPH0721111A (ja) 優先順位決定システム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990525