JPS6010381A - マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 - Google Patents
マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式Info
- Publication number
- JPS6010381A JPS6010381A JP58117049A JP11704983A JPS6010381A JP S6010381 A JPS6010381 A JP S6010381A JP 58117049 A JP58117049 A JP 58117049A JP 11704983 A JP11704983 A JP 11704983A JP S6010381 A JPS6010381 A JP S6010381A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- input
- output
- task
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマルチプロセッサシステムに係わり、特に、入
出力割込受付プロセッサの決定方式に関する。
出力割込受付プロセッサの決定方式に関する。
従来から、マルチプロセッサシステムにおけるチャネル
側からの入出力割込みを受付る場合の制御方式としては
以下に示すような各方式があった。
側からの入出力割込みを受付る場合の制御方式としては
以下に示すような各方式があった。
その１は第１図に示す方式である。即ち、マルチプロセ
ッサシステム１を構成するプロセッサ２Ａ。
ッサシステム１を構成するプロセッサ２Ａ。
２Ｂ、２Ｃ，２Ｄの中で、入出力処理を行なえるプロセ
ッサを特定のプロセッサ２Ｃに固定し、このプロセッサ
２Ｃがマルチプロセッサシステム１に対する全ての入出
力割込み４をチャネル３を通して受付ける制御方式であ
る。
ッサを特定のプロセッサ２Ｃに固定し、このプロセッサ
２Ｃがマルチプロセッサシステム１に対する全ての入出
力割込み４をチャネル３を通して受付ける制御方式であ
る。
その２は第２図で示した方式である。即ち、マルチプロ
セッサシステム１を構成するプロセッサ２Ａ 、２Ｂ
、２Ｃ，２Ｄの中でチャネル３へ入出力要求５を出した
要求元のプロセッサ（ここではプロセッサ２Ｃ）をチャ
ネル３が記憶しておき、このプロセッサ２Ｃヘチヤネル
３を通して割込みを行う制御方式である。なお第１．２
図中群号４はチャネル３からプロセッサ２Ｃへの入出力
割込みを示し、符号５はプロセッサ２Ｃからのチャネル
３への入出力要求を示している。
セッサシステム１を構成するプロセッサ２Ａ 、２Ｂ
、２Ｃ，２Ｄの中でチャネル３へ入出力要求５を出した
要求元のプロセッサ（ここではプロセッサ２Ｃ）をチャ
ネル３が記憶しておき、このプロセッサ２Ｃヘチヤネル
３を通して割込みを行う制御方式である。なお第１．２
図中群号４はチャネル３からプロセッサ２Ｃへの入出力
割込みを示し、符号５はプロセッサ２Ｃからのチャネル
３への入出力要求を示している。
その３は第３図で示した方式である。マルチプロセッサ
システム１を構成する全てのプロセッサ２Ａ、２Ｂ 、
２Ｃ，２Ｄにチャネル３側からの入出力割込み４が伝達
され、この入出力割込みを最初に受付けたプロセッサが
割込み処理を行う制御方式である。
システム１を構成する全てのプロセッサ２Ａ、２Ｂ 、
２Ｃ，２Ｄにチャネル３側からの入出力割込み４が伝達
され、この入出力割込みを最初に受付けたプロセッサが
割込み処理を行う制御方式である。
上記のような従来からの入出力割込み受付はプロセッサ
の決定方式には以下に示すような欠点があった。
の決定方式には以下に示すような欠点があった。
その１の方式では、入出力処理を行なえるプロセッサ（
ここではプロセッサ２Ｃ）がダウンした時、他のプロセ
ッサが正常に動作してもマルチプロセッサシステム１全
体のダウンとなる欠点がある。又、他のプロセッサ（プ
ロセッサ２Ａ 、 ２Ｂ 。
ここではプロセッサ２Ｃ）がダウンした時、他のプロセ
ッサが正常に動作してもマルチプロセッサシステム１全
体のダウンとなる欠点がある。又、他のプロセッサ（プ
ロセッサ２Ａ 、 ２Ｂ 。
２Ｄ）上のタスク（プログラムの実行主体）が入出力要
求を出すためＫは、入出力処理を行なえるプロセッサ（
ここではプロセッサ２Ｃ）でディスパッチ（タスクにプ
ロセッサを割付ける操作）をしなおす必要があシ、その
際のオーバーヘッドが犬きくなる欠点がある。更に、入
出力処理を行なえるプロセッサ（プロセッサ２Ｃ）に負
荷が集中し、性能上のボトルネックになシやすい欠点が
ある。その２の方式では、入出力要求を出したプロセッ
サ（ここではプロセッサ２Ｃ）が入出力割込み禁止状態
（入出力割込みを受付られない状態）にある時、入出力
割込み処理が遅れる欠点がある。
求を出すためＫは、入出力処理を行なえるプロセッサ（
ここではプロセッサ２Ｃ）でディスパッチ（タスクにプ
ロセッサを割付ける操作）をしなおす必要があシ、その
際のオーバーヘッドが犬きくなる欠点がある。更に、入
出力処理を行なえるプロセッサ（プロセッサ２Ｃ）に負
荷が集中し、性能上のボトルネックになシやすい欠点が
ある。その２の方式では、入出力要求を出したプロセッ
サ（ここではプロセッサ２Ｃ）が入出力割込み禁止状態
（入出力割込みを受付られない状態）にある時、入出力
割込み処理が遅れる欠点がある。
又、入出力要求を出したプロセッサ（プロセッサ２Ｃ）
が入出力割込みを受付けるまでの間にダウンする場合の
対策を施こさねばならないという欠点がある。
が入出力割込みを受付けるまでの間にダウンする場合の
対策を施こさねばならないという欠点がある。
その３の方式では、入出力割込みを受付けて割込み処理
を行なうプロセッサが、マルチプロセッサシステム１に
とって入出力割込み処理を行なうのに最適なプロセッサ
になるとは限らず、入出力割込み処理に伴うソフトウェ
アのオーバーヘッドが多くなる欠点がある。又、マルチ
プロセッサシステム１が、実行優先度がよシ高い実行可
能状態のタスクにプロセッサを割付けるタスクスケジュ
ーリング方式である優先度による実行権先取り方式を採
用している場合には、以下のようなオーバーヘッドが生
ずる欠点がある。
を行なうプロセッサが、マルチプロセッサシステム１に
とって入出力割込み処理を行なうのに最適なプロセッサ
になるとは限らず、入出力割込み処理に伴うソフトウェ
アのオーバーヘッドが多くなる欠点がある。又、マルチ
プロセッサシステム１が、実行優先度がよシ高い実行可
能状態のタスクにプロセッサを割付けるタスクスケジュ
ーリング方式である優先度による実行権先取り方式を採
用している場合には、以下のようなオーバーヘッドが生
ずる欠点がある。
今、第４図に示す如く実行可能状態のタスクＡ。
Ｂ、Ｃ，Ｄ、Ｅ、Ｆ−−一があシ、これらの実行優先度
は高い方からＡ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ−−一とする。例
えば、４台のプロセッサから構成されるマルチプロセッ
サシステムが優先度による実行権先取り方式のタスクス
ケジューリングを採用している場合、実行優先度の高い
方から４つのタスクＡ、Ｂ、Ｃ，Ｄに各プロセッサが割
付けられる。この時点で、実行優先度がタスクＡとＢの
間にあるタスクＸが実行可能状態になる入出力割込みを
、タスクＢを実行しているプロセッサが受付けたとする
。すると、第５図に示す如くタスクＡ。
は高い方からＡ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ−−一とする。例
えば、４台のプロセッサから構成されるマルチプロセッ
サシステムが優先度による実行権先取り方式のタスクス
ケジューリングを採用している場合、実行優先度の高い
方から４つのタスクＡ、Ｂ、Ｃ，Ｄに各プロセッサが割
付けられる。この時点で、実行優先度がタスクＡとＢの
間にあるタスクＸが実行可能状態になる入出力割込みを
、タスクＢを実行しているプロセッサが受付けたとする
。すると、第５図に示す如くタスクＡ。
Ｘ、Ｂ 、Ｃにプロセッサを割付けるために、第４図で
タスクＢを実行していたプロセッサからタスクＤを実行
していたプロセッサへタスクのディスパッチのし直しを
指示するだめのプロセッサ間のやシ取シが必要となる。
タスクＢを実行していたプロセッサからタスクＤを実行
していたプロセッサへタスクのディスパッチのし直しを
指示するだめのプロセッサ間のやシ取シが必要となる。
更に第４図でタスクＢ。
Ｄを実行していたプロセッサにおけるディスパッチが必
要となシ、ディスパッチのし直しにおけるオーバーヘッ
ドが非常に大きくなる。なお、上記の場合において入出
力割込み処理を行なうに最適々プロセッサは、タスクＤ
を実行していたプロセッサであり、このプロセッサが入
出力割込みを受付ければタスクＤを実行していたプロセ
ッサでのディスパッチだけですみ、オーバーヘッドが小
さくてすむ。なお、第４．５図中群号６はプロセッサが
割付けられているタスクを示している。
要となシ、ディスパッチのし直しにおけるオーバーヘッ
ドが非常に大きくなる。なお、上記の場合において入出
力割込み処理を行なうに最適々プロセッサは、タスクＤ
を実行していたプロセッサであり、このプロセッサが入
出力割込みを受付ければタスクＤを実行していたプロセ
ッサでのディスパッチだけですみ、オーバーヘッドが小
さくてすむ。なお、第４．５図中群号６はプロセッサが
割付けられているタスクを示している。
以上の方式の他に上記の方式を組み合わせた方式や他の
方式が考えられるが、各々問題点があって採用すること
ができない。
方式が考えられるが、各々問題点があって採用すること
ができない。
本発明の目的は、上記の欠点に鑑み、オーバーヘッドが
小さく、割込み処理までの時間が短かく且つ耐障害性に
富むマルチプロセッサシステムにおける入出力割込み受
付はプロセッサの決定方式を提供することにある。
小さく、割込み処理までの時間が短かく且つ耐障害性に
富むマルチプロセッサシステムにおける入出力割込み受
付はプロセッサの決定方式を提供することにある。
本発明は複数台のプロセッサを有するマルチプロセッサ
システムにおいて、各プロセッサが実行中のタスクの優
先度から各プロセッサの入出力割込み受付は順序を決定
し、入出力割込みが発生すると最も実行優先度が低いタ
スクを実行しているプロセッサを選択してこのプロセッ
サに割込み処理を行なわせると共に、選択したプロセッ
サが異常な場合や入出力割込み禁止状態の時は、次に優
先度が低いタスクを実行しているプロセッサを順次選択
して割込み処理を行なわせることにより、タスクのディ
スパッチやプロセッサ間のやシとりの頻度を低減させて
、上記目的を達成するものである。
システムにおいて、各プロセッサが実行中のタスクの優
先度から各プロセッサの入出力割込み受付は順序を決定
し、入出力割込みが発生すると最も実行優先度が低いタ
スクを実行しているプロセッサを選択してこのプロセッ
サに割込み処理を行なわせると共に、選択したプロセッ
サが異常な場合や入出力割込み禁止状態の時は、次に優
先度が低いタスクを実行しているプロセッサを順次選択
して割込み処理を行なわせることにより、タスクのディ
スパッチやプロセッサ間のやシとりの頻度を低減させて
、上記目的を達成するものである。
以下本発明のマルチプロセッサシステムにおける入出力
割込み受付はプロセッサの決定方式の一実施例を図面に
従って説明する。第６図は本発明のマルチプロセッサに
おける入出力割込み受付はプロセッサの決定方式を適用
したマルチプロセッサシステムの一実施例を示す構成図
である。本システムでは、４台のプロセッサ６１０ 、
６１１ 、６１２゜６１３がプロセッサ群ωを形成し、
このプロセッサ群印が、入出力割込み受付はプロセッサ
決定ハードウェア６１と主メモリ装置６２にチャネル６
３を介して結合されている。主メモリ装置６２には実行
タスク優先度表６２１が格納されている、なお、図中符
号６５０〜６５３はプロセッサの入出力割込み禁止／許
可状態及び正常／異常を伝える信号線であり、符号６０
００〜６００３ は実行タスク優先度表６２１との交信
を示す矢印、符号６０１０〜６０１３ は各プロセッサ
の入出力割込み受付は順位の設定を示す矢印、符号６０
２はプロセッサ６１３の入出力要求を示す矢印、符号６
０３はチャネル６３より入出力割込み受付はプロセッサ
決定ハードウェア６１への割込み要求を示す矢印、符号
６０４は入出力割込み受付はプロセッサ決定ハードウェ
ア６１よりプロセッサ６１１への割込み要求を示す矢印
を示している。
割込み受付はプロセッサの決定方式の一実施例を図面に
従って説明する。第６図は本発明のマルチプロセッサに
おける入出力割込み受付はプロセッサの決定方式を適用
したマルチプロセッサシステムの一実施例を示す構成図
である。本システムでは、４台のプロセッサ６１０ 、
６１１ 、６１２゜６１３がプロセッサ群ωを形成し、
このプロセッサ群印が、入出力割込み受付はプロセッサ
決定ハードウェア６１と主メモリ装置６２にチャネル６
３を介して結合されている。主メモリ装置６２には実行
タスク優先度表６２１が格納されている、なお、図中符
号６５０〜６５３はプロセッサの入出力割込み禁止／許
可状態及び正常／異常を伝える信号線であり、符号６０
００〜６００３ は実行タスク優先度表６２１との交信
を示す矢印、符号６０１０〜６０１３ は各プロセッサ
の入出力割込み受付は順位の設定を示す矢印、符号６０
２はプロセッサ６１３の入出力要求を示す矢印、符号６
０３はチャネル６３より入出力割込み受付はプロセッサ
決定ハードウェア６１への割込み要求を示す矢印、符号
６０４は入出力割込み受付はプロセッサ決定ハードウェ
ア６１よりプロセッサ６１１への割込み要求を示す矢印
を示している。
第７図は第６図に示した入出力割込み受付はプロセッサ
決定ハードウェア６１の詳細例を示したものであり、こ
の入出力割込み受付はプロセッサ決定ハードウェア６１
は、その内部に入出力割込み要求を送るべきプロセッサ
を決める決定回路７１と入出力割込み受付は順序保持レ
ジスタ７２を有している。決定回路７１には、プロセッ
サ６１０〜６１３の正常（＝０）／異常（＝１）を示す
信号線（１ピツ） ） ６５０Ａ〜６５３Ａ及びプロセ
ッサ６１０〜６１３人出力割込みの許可（＝Ｏ） ／禁
止（＝１）を示す信号線（１ピツ） ） ６５０Ｂ〜６
５３Ｂが接続されている。
決定ハードウェア６１の詳細例を示したものであり、こ
の入出力割込み受付はプロセッサ決定ハードウェア６１
は、その内部に入出力割込み要求を送るべきプロセッサ
を決める決定回路７１と入出力割込み受付は順序保持レ
ジスタ７２を有している。決定回路７１には、プロセッ
サ６１０〜６１３の正常（＝０）／異常（＝１）を示す
信号線（１ピツ） ） ６５０Ａ〜６５３Ａ及びプロセ
ッサ６１０〜６１３人出力割込みの許可（＝Ｏ） ／禁
止（＝１）を示す信号線（１ピツ） ） ６５０Ｂ〜６
５３Ｂが接続されている。
又、レジスタ７２には入出力割込みを受付けやすい順序
でプロセッサ番号が並べられている。従って、決定回路
７１は各プロセッサの正常／異常、入力割込み許可状態
／禁止状態及びレジスタ７２の内容に基づいて入出力割
込み要求を送くるべきプロセッサを決定する。なお、信
号線６５０Ａ〜６５３Ａと信号線６５０Ｂ〜６５３Ｂを
総称したものが第６図の信号線６５０〜６５３である。
でプロセッサ番号が並べられている。従って、決定回路
７１は各プロセッサの正常／異常、入力割込み許可状態
／禁止状態及びレジスタ７２の内容に基づいて入出力割
込み要求を送くるべきプロセッサを決定する。なお、信
号線６５０Ａ〜６５３Ａと信号線６５０Ｂ〜６５３Ｂを
総称したものが第６図の信号線６５０〜６５３である。
第８図は第６図の実行タスク優先度表６２１の一例を示
した図である。図中符号８００〜８０３はプロセッサ６
１０〜６１３が実行している主体を示すフラグ（２ビツ
ト）を示しており、このフラグが零の場合はアイドル中
を、ｌの場合はタスクを実行中を、２の場合はタスク以
外の実行主体を実行中を、３は未定義を示している。又
、符号８１０〜８１３はプロセッサ６１０〜６１３が実
行しているタスクの実行優先度を示すフラグである。但
し、これらのフラグはフラグ８００〜８０３が１の時の
み有効となる。
した図である。図中符号８００〜８０３はプロセッサ６
１０〜６１３が実行している主体を示すフラグ（２ビツ
ト）を示しており、このフラグが零の場合はアイドル中
を、ｌの場合はタスクを実行中を、２の場合はタスク以
外の実行主体を実行中を、３は未定義を示している。又
、符号８１０〜８１３はプロセッサ６１０〜６１３が実
行しているタスクの実行優先度を示すフラグである。但
し、これらのフラグはフラグ８００〜８０３が１の時の
み有効となる。
第１表はプロセッサ６１０〜６１３の実行状態及び実行
中のタスクの実行優先度から入出力割込み受付は順序を
決める方式を表にしたものである。
中のタスクの実行優先度から入出力割込み受付は順序を
決める方式を表にしたものである。
第１表
次に本実施例の動作について説明する。各プロセッサは
、タスクのディスパッチ、タスクではなくタスクよシも
優先して実行されるベーき実行主体のディスパッチ及び
アイドル状態（実行すべきものがない状態）への移行を
行なう時に、第６図及び第８図で示した実行タスク優先
度光６２１の各プロセッサに対応する欄を更新する。更
に、実行タスク優先度光６２１の各プロセッサに対応す
る欄を参照して、その値の小さい順にプロセッサ番号を
並べ、これを入出力割込み受付は順序とする。この処理
によって第１表が作成される。各プロセッサはこの入出
力割込み受付は順序に基づき、入出力割込み受付はプロ
セッサ決定ハードウェア６１の入出力割込み受付は順序
保持レジスタ７２を設定する。
、タスクのディスパッチ、タスクではなくタスクよシも
優先して実行されるベーき実行主体のディスパッチ及び
アイドル状態（実行すべきものがない状態）への移行を
行なう時に、第６図及び第８図で示した実行タスク優先
度光６２１の各プロセッサに対応する欄を更新する。更
に、実行タスク優先度光６２１の各プロセッサに対応す
る欄を参照して、その値の小さい順にプロセッサ番号を
並べ、これを入出力割込み受付は順序とする。この処理
によって第１表が作成される。各プロセッサはこの入出
力割込み受付は順序に基づき、入出力割込み受付はプロ
セッサ決定ハードウェア６１の入出力割込み受付は順序
保持レジスタ７２を設定する。
あるプロセッサ、例えば第６図のプロセッサ６１３がチ
ャネル６３へ入出力要求６０２を出すと、チャネル６３
は入出力動作を開始する。このチャネル６３の入出力動
作開始後も、上記した実行タスク優先度光６２１の更新
や入出力割込み受付は順序の作成動作は行なわれうる。
ャネル６３へ入出力要求６０２を出すと、チャネル６３
は入出力動作を開始する。このチャネル６３の入出力動
作開始後も、上記した実行タスク優先度光６２１の更新
や入出力割込み受付は順序の作成動作は行なわれうる。
今、チャネル６３が入出力動作の完了、エラー発生等に
より、プロセッサ６１０〜６１３のどれかに入出力割込
みを通知する必要がある場合、チャネル６３は入出力割
込み受付はプロセッサ決定ハードウェア６１に入出力割
込み要求６０３を送出する。
より、プロセッサ６１０〜６１３のどれかに入出力割込
みを通知する必要がある場合、チャネル６３は入出力割
込み受付はプロセッサ決定ハードウェア６１に入出力割
込み要求６０３を送出する。
入出力割込み要求６０３を受けた入出力割込み受付はプ
ロセッサ決定ハードウェア６１は、信号線６５０Ａ〜６
５３Ａで伝達される各プロセッサの正常、異常をチェッ
クし、又、信号線６５０Ｂ〜６５３Ｂで伝達される各プ
ロセッサの入出力割込み許可／禁止状態をチェックする
。そして、プロセッサが正常且つ入出力割込み許可状態
にあるものの中で、入出力割込み受付は順序保持レジス
タ７２の入出力割込み受付は順序の最も高いプロセッサ
（ここでは第６図のプロセッサ６１１がそれに相当する
とする）に対して、入出力割込み要求６０４を送出する
。
ロセッサ決定ハードウェア６１は、信号線６５０Ａ〜６
５３Ａで伝達される各プロセッサの正常、異常をチェッ
クし、又、信号線６５０Ｂ〜６５３Ｂで伝達される各プ
ロセッサの入出力割込み許可／禁止状態をチェックする
。そして、プロセッサが正常且つ入出力割込み許可状態
にあるものの中で、入出力割込み受付は順序保持レジス
タ７２の入出力割込み受付は順序の最も高いプロセッサ
（ここでは第６図のプロセッサ６１１がそれに相当する
とする）に対して、入出力割込み要求６０４を送出する
。
すると、プロセッサ６１１は入出力割込みを受付け、入
出力割込み処理を行なう。なお、プロセッサ６１１は、
第４図におけるタスクのうち、最も実行優先度の低いタ
スクＤを実行しているプロセッサに対応する。
出力割込み処理を行なう。なお、プロセッサ６１１は、
第４図におけるタスクのうち、最も実行優先度の低いタ
スクＤを実行しているプロセッサに対応する。
ところで、本実施例において第４図で示した最も実行優
先度の低いタスクＤを実行しているプロセッサが入出力
割込み禁止状態であった場合、以下の第２表に示す順序
により、正常且つ入出力割込み許可状態の他のプロセッ
サ１台が選択され、このプロセッサに、入出力割込み受
付はプロセッサ決定ハードウェア６１から入出力割込み
が送出されるため、入出力割込み処理が不当に待される
ことはない。
先度の低いタスクＤを実行しているプロセッサが入出力
割込み禁止状態であった場合、以下の第２表に示す順序
により、正常且つ入出力割込み許可状態の他のプロセッ
サ１台が選択され、このプロセッサに、入出力割込み受
付はプロセッサ決定ハードウェア６１から入出力割込み
が送出されるため、入出力割込み処理が不当に待される
ことはない。
第２表
なお、上記動作において、プロセッサの正常／異常を検
出する信号線６５０Ａ〜６５３Ａは、各プロセッサを監
視するハードウェアより取り出されるものとする。又、
入出力割込みの禁止／許可を示す信号線６５０Ｂ〜６５
３Ｂは、プロセッサのＰＳＷ（プログラムステータスワ
ード）から取シ出される。
出する信号線６５０Ａ〜６５３Ａは、各プロセッサを監
視するハードウェアより取り出されるものとする。又、
入出力割込みの禁止／許可を示す信号線６５０Ｂ〜６５
３Ｂは、プロセッサのＰＳＷ（プログラムステータスワ
ード）から取シ出される。
本実施例によれば、チャネル６３から入出力割込み受付
け、プロセツザ決定ノ・−ドウエアロ１に入出力割込み
要求６０３がなされると、各プロセッサの処理対象に応
じて実行タスク優先度光６２１が作成され、レジスタ７
１に実行タスク優先度光６２１に基づいて各プロセッサ
の入出力割込み受付は順序が設定され、このレジスタ７
１の内科と、各プロセッサの正常／異常及び入出力割込
み許可／禁止状態を考慮して、入出力割込み受付はプロ
セッサ決定ハードウェア６１が最も実行優先度の低いタ
スクを実行しているプロセッサ６１１を選択して、この
プロセッサに入出力割込み処理を行なわせる制御を行女
うことによシ、このプロセッサ６１１でのディスパッチ
だけで入出力割込み処理を行なえるため、入出力割込み
処理に伴うプロセッサ間のやりとりやタスクディスパッ
チのオーバーヘッドを低減させ、割り込み処理までの時
間を短かくすることができる。又、入出力割込み受付は
プロセッサ決定ハードウェア６Ｊが選択したプロセッサ
が異常な場合成るいは入出力割込み禁止状態である場合
は、第２表に示した順序で次々と適切なプロセッサを選
択して入出力割込み処理を行なわせるため、１つのプロ
セッサがダウンした時も、システム全体の処理を継続さ
せることができるという耐障害性に富み、且つ入出力割
込み処理開始までの遅れ時間を短縮することができると
共に、特定のプロセッサに入出力処理に関する負荷が偏
在することなく各プロセッサに負荷を分散することがで
きる。
け、プロセツザ決定ノ・−ドウエアロ１に入出力割込み
要求６０３がなされると、各プロセッサの処理対象に応
じて実行タスク優先度光６２１が作成され、レジスタ７
１に実行タスク優先度光６２１に基づいて各プロセッサ
の入出力割込み受付は順序が設定され、このレジスタ７
１の内科と、各プロセッサの正常／異常及び入出力割込
み許可／禁止状態を考慮して、入出力割込み受付はプロ
セッサ決定ハードウェア６１が最も実行優先度の低いタ
スクを実行しているプロセッサ６１１を選択して、この
プロセッサに入出力割込み処理を行なわせる制御を行女
うことによシ、このプロセッサ６１１でのディスパッチ
だけで入出力割込み処理を行なえるため、入出力割込み
処理に伴うプロセッサ間のやりとりやタスクディスパッ
チのオーバーヘッドを低減させ、割り込み処理までの時
間を短かくすることができる。又、入出力割込み受付は
プロセッサ決定ハードウェア６Ｊが選択したプロセッサ
が異常な場合成るいは入出力割込み禁止状態である場合
は、第２表に示した順序で次々と適切なプロセッサを選
択して入出力割込み処理を行なわせるため、１つのプロ
セッサがダウンした時も、システム全体の処理を継続さ
せることができるという耐障害性に富み、且つ入出力割
込み処理開始までの遅れ時間を短縮することができると
共に、特定のプロセッサに入出力処理に関する負荷が偏
在することなく各プロセッサに負荷を分散することがで
きる。
なお、本発明のマルチプロセッサにおける入出力割込み
受付はプロセッサの決定方式はプロセッサ内の実行とは
無関係に発生する外部からのプロセッサへの割込み処理
にも適用して同様の効果を得ることができる。
受付はプロセッサの決定方式はプロセッサ内の実行とは
無関係に発生する外部からのプロセッサへの割込み処理
にも適用して同様の効果を得ることができる。
以上記述した如く本発明のマルチプロセッサシステムに
おける入出力割込み受付はプロセッサの決定方式によれ
ば、プロセッサが実行中のタスクの優先度からプロセッ
サの入出力割込み受付は順序を決定し、入出力割込みが
発生すると最も実行優先度が低いタスクを実行している
プロセ、ツサを選択してこのプロセッサに割込み処理を
行なわせると共に、選択したプロセッサが異常な場合や
入出力割込み禁止状態の時は、次に低いタスクを実行し
ているプロセッサを順次選択して割込み処理を行なわせ
る方式を採用することにより、オーバーヘッドを少なく
シ、割込み処理までの時間を短縮し且つ耐障害性を向上
し得る効果がある。
おける入出力割込み受付はプロセッサの決定方式によれ
ば、プロセッサが実行中のタスクの優先度からプロセッ
サの入出力割込み受付は順序を決定し、入出力割込みが
発生すると最も実行優先度が低いタスクを実行している
プロセ、ツサを選択してこのプロセッサに割込み処理を
行なわせると共に、選択したプロセッサが異常な場合や
入出力割込み禁止状態の時は、次に低いタスクを実行し
ているプロセッサを順次選択して割込み処理を行なわせ
る方式を採用することにより、オーバーヘッドを少なく
シ、割込み処理までの時間を短縮し且つ耐障害性を向上
し得る効果がある。
第１図は従来の入出力割込み受付はプロセッサの決定方
式の一例を示した図、第２図は従来の入出力割込み受付
はプロセッサの決定方式を示した他の例を示した図、第
３図は従来の入出力割込み受付はプロセッサの決定方式
を示した更に他の例を示した図、第４図は入出力割込み
受付は前の実行可能状態のタスクとプロセッサの創刊は
状態を示した図、第５図は入出力割込み処理後の実行可
能状態のタスクとプロセッサの割付は状態を示した図、
第６図は本発明のマルチプロセッサシステムにおける入
出力割込み受付はプロセッサの決定方式を適用したマル
チプロセッサシステムの一実施例を示した構成図、第７
図は第６図で示した入出力割込み受付はプロセッサ決定
ノ・−ドウエアの詳細構成図、第８図は第６図に示した
実行タスク優先度光を示した図。 ６０・・・プロセッサ群、６１・・・入出力割込み受付
プロセッザ決定ノ・−ドウエア、６２・・・主メモリ装
置、６３・・・チャネル、７１・・・決定回路、７２・
・・レジスタ、６１０ 、６１１ 、６１２ 、６１３
・・・プロセッサ、６２１・・・実行タスク優先度光で
ある。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 第２図 第３図 第４図 第５図 第６図
式の一例を示した図、第２図は従来の入出力割込み受付
はプロセッサの決定方式を示した他の例を示した図、第
３図は従来の入出力割込み受付はプロセッサの決定方式
を示した更に他の例を示した図、第４図は入出力割込み
受付は前の実行可能状態のタスクとプロセッサの創刊は
状態を示した図、第５図は入出力割込み処理後の実行可
能状態のタスクとプロセッサの割付は状態を示した図、
第６図は本発明のマルチプロセッサシステムにおける入
出力割込み受付はプロセッサの決定方式を適用したマル
チプロセッサシステムの一実施例を示した構成図、第７
図は第６図で示した入出力割込み受付はプロセッサ決定
ノ・−ドウエアの詳細構成図、第８図は第６図に示した
実行タスク優先度光を示した図。 ６０・・・プロセッサ群、６１・・・入出力割込み受付
プロセッザ決定ノ・−ドウエア、６２・・・主メモリ装
置、６３・・・チャネル、７１・・・決定回路、７２・
・・レジスタ、６１０ 、６１１ 、６１２ 、６１３
・・・プロセッサ、６２１・・・実行タスク優先度光で
ある。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- 複数台のプロセッサを有するマルチプロセッサシステム
において、各プロセッサが実行中のタスクの優先度から
各プロセッサの入出力割込み受付順序を決定してこれを
記憶する手段と、入出力割込みが発生すると各プロセッ
サの正常／異常、入出力割込み許可状態／禁止状態及び
前記記憶手段の内容を考慮して実行優先度が最も低いタ
スクを実行しているプロセッサを選択してこのプロセッ
サに割込み処理を行なわせると共に、選択したプロセッ
サが異常な場合や入出力割込み禁止状態の時は次に実行
優先度の低いタスクを実行しているプロセッサを順次選
択して割込み処理を行なわせる手段を具備したことを特
徴とするマルチプロセッサシステムにおける入出力割込
受付プロセッサの決定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117049A JPS6010381A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117049A JPS6010381A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010381A true JPS6010381A (ja) | 1985-01-19 |
Family
ID=14702155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117049A Pending JPS6010381A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010381A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5855327A (en) * | 1994-10-31 | 1999-01-05 | Daiwa Seiko, Inc. | Fishline guide arrangement for spinning reel |
-
1983
- 1983-06-30 JP JP58117049A patent/JPS6010381A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5855327A (en) * | 1994-10-31 | 1999-01-05 | Daiwa Seiko, Inc. | Fishline guide arrangement for spinning reel |
| US5984219A (en) * | 1994-10-31 | 1999-11-16 | Daiwa Seiko, Inc. | Fishline guide arrangement for spinning reel |
| US6149087A (en) * | 1994-10-31 | 2000-11-21 | Daiwa Seiko, Inc. | Fishline guide arrangement for spinning reel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644487B1 (en) | Scalable system interrupt structure for a multiprocessing system | |
| US7926062B2 (en) | Interrupt and exception handling for multi-streaming digital processors | |
| US5666523A (en) | Method and system for distributing asynchronous input from a system input queue to reduce context switches | |
| JPH0250753A (ja) | コンピュータにおける割込処理装置およびその方法 | |
| US7689749B2 (en) | Interrupt control function adapted to control the execution of interrupt requests of differing criticality | |
| JPH0650493B2 (ja) | データ処理装置 | |
| JPH0454255B2 (ja) | ||
| AU603876B2 (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
| JPH06243112A (ja) | マルチプロセッサ装置 | |
| JPS6010381A (ja) | マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 | |
| JP2986930B2 (ja) | 対称型マルチプロセッサのタスクスケジューリング方式 | |
| JPH0612395A (ja) | マルチプロセサシステムにおけるタスク割り付け方法 | |
| JPH05324569A (ja) | 割り込み制御方式 | |
| JP2947195B2 (ja) | 割り込みマスク制御方式 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JP2795312B2 (ja) | プロセス間通信スケジューリング方式 | |
| JP2010026575A (ja) | スケジューリング方法およびスケジューリング装置並びにマルチプロセッサシステム | |
| JPH04302353A (ja) | 対称形マルチプロセッサ計算機のタイマ割込み方式 | |
| JPS61202258A (ja) | チャネル処理装置 | |
| JP2002312302A (ja) | 周辺装置 | |
| US8688880B2 (en) | Centralized serialization of requests in a multiprocessor system | |
| JPS6125249A (ja) | 排他制御方式 | |
| JPS58115569A (ja) | マルチプロセツサ方式 | |
| JPS6145348A (ja) | バス優先権制御方式 | |
| JPH02244371A (ja) | マルチプロセツサシステムの排他制御方法 |