JPH02244371A - マルチプロセツサシステムの排他制御方法 - Google Patents
マルチプロセツサシステムの排他制御方法Info
- Publication number
- JPH02244371A JPH02244371A JP6566589A JP6566589A JPH02244371A JP H02244371 A JPH02244371 A JP H02244371A JP 6566589 A JP6566589 A JP 6566589A JP 6566589 A JP6566589 A JP 6566589A JP H02244371 A JPH02244371 A JP H02244371A
- Authority
- JP
- Japan
- Prior art keywords
- ssm
- program
- master
- interrupt
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000002202 sandwich sublimation Methods 0.000 abstract 8
- 230000001629 suppression Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、密結合されたマルチプロセッサシステムの
システムリソース（共用資源）を専有使用するための排
他制御方法に関し、特に高効率なマルチプロセッサシス
テムの排他制御方法に関するものである。
システムリソース（共用資源）を専有使用するための排
他制御方法に関し、特に高効率なマルチプロセッサシス
テムの排他制御方法に関するものである。
［従来の技術］
従来より、複数のプロセッサ例えばマスタプロセッサ及
びスレーブプロセッサを用いたマルチプロセッサシステ
ムは良く知られており、このようなマルチプロセッサシ
ステムにおいては、複数のユーザプログラムを同時に実
行するので、主記憶装置等の共用資源に対する競合を防
止しなければならない。
びスレーブプロセッサを用いたマルチプロセッサシステ
ムは良く知られており、このようなマルチプロセッサシ
ステムにおいては、複数のユーザプログラムを同時に実
行するので、主記憶装置等の共用資源に対する競合を防
止しなければならない。
これを実現するため、各プロセッサ内にＳＳＭ（Ｓ ｅ
ｔ Ｓ ｙｓｔｅｍ Ｍ ａｓｋ）と呼ばれる割込抑止
用の命令を予め準備しておき、共用資源をアクセスする
タスクが生じた場合に、実行中のプログラムからＳＳＭ
を発行し、各プロセッサ（ハードウェア）の制御レジス
タに割込抑止ビットを立てる排他制御方法が提案されて
いる。
ｔ Ｓ ｙｓｔｅｍ Ｍ ａｓｋ）と呼ばれる割込抑止
用の命令を予め準備しておき、共用資源をアクセスする
タスクが生じた場合に、実行中のプログラムからＳＳＭ
を発行し、各プロセッサ（ハードウェア）の制御レジス
タに割込抑止ビットを立てる排他制御方法が提案されて
いる。
第２図は従来のマルチプロセッサシステムの排他制御方
法を示すフローチャート図であり、この動作はＯＳ （
Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）によるものである
。
法を示すフローチャート図であり、この動作はＯＳ （
Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）によるものである
。
尚、密結合マルチプロセッサシステムにおいては各プロ
セッサ毎にマスクｏＳ及びスレーブＯＳが使用されてい
るが、ここでは各ＯＳの制御動作が同一であるため一方
（例えば、マスタＯＳ側）のみを示す。
セッサ毎にマスクｏＳ及びスレーブＯＳが使用されてい
るが、ここでは各ＯＳの制御動作が同一であるため一方
（例えば、マスタＯＳ側）のみを示す。
マスタＯＳの制御下でマスタプロセッサが成るプログラ
ムを実行しているときくステップＳｌ）、マスタＯＳは
、マスタプロセッサが実行中のプログラムがＳＳＭを発
行したか否かを常に判定している（ステップＳ２）、従
って、実行中のプログラムが共用資源をアクセスする場
合は、まずプログラムがＳＳＭを発行し、マスタＯＳが
これを検知する（ステップＳ２）。
ムを実行しているときくステップＳｌ）、マスタＯＳは
、マスタプロセッサが実行中のプログラムがＳＳＭを発
行したか否かを常に判定している（ステップＳ２）、従
って、実行中のプログラムが共用資源をアクセスする場
合は、まずプログラムがＳＳＭを発行し、マスタＯＳが
これを検知する（ステップＳ２）。
ＳＳＭが発行されると、マスタＯＳは、ＳＳＭの命令に
基づいて、マスタプロセッサ内の制御レジスタの割込抑
止ビットをオンさせ、ＳＳＭを実行する（ステップＳ３
）。
基づいて、マスタプロセッサ内の制御レジスタの割込抑
止ビットをオンさせ、ＳＳＭを実行する（ステップＳ３
）。
これにより、マスタプロセッサで実行中のプログラムは
、マスタプロセッサ内の他のプログラムを排他して共用
資源の専有が可能となるので、共用資源をアクセスしく
ステップＳ４）、例えば、主記憶装置に対するデータ書
込やデータ読出等を行なう。
、マスタプロセッサ内の他のプログラムを排他して共用
資源の専有が可能となるので、共用資源をアクセスしく
ステップＳ４）、例えば、主記憶装置に対するデータ書
込やデータ読出等を行なう。
共用資源のアクセス終了後は、プログラムがリセットＳ
ＳＭを発行するので、マスク○Ｓは割込抑止ビットをオ
フさせてＳＳＭを解除する（ステップＳ５）。
ＳＭを発行するので、マスク○Ｓは割込抑止ビットをオ
フさせてＳＳＭを解除する（ステップＳ５）。
こうして、マスタプロセッサ内位おいては共用資源に対
する競合を防ぐことができるが、第２図と同様の制御動
作はスレーブプロセッサ内においても行なわれている。
する競合を防ぐことができるが、第２図と同様の制御動
作はスレーブプロセッサ内においても行なわれている。
従って、スレーブプロセッサが実行中のプログラムがＳ
ＳＭを発行すると、同様にスレーブＯＳがＳＳＭを実行
し、スレーブプロセッサ内の割込抑止ビットがオンされ
て、共用資源をアクセスしてしまう。
ＳＭを発行すると、同様にスレーブＯＳがＳＳＭを実行
し、スレーブプロセッサ内の割込抑止ビットがオンされ
て、共用資源をアクセスしてしまう。
この結果、マスタＯＳ及びスレーブＯＳの両方が共用資
源をアクセスすることが可能となり、例えばアクセスス
テップＳ４において、マスクｏＳが主記憶装置から読出
そうとしたデータ値は、マスタプロセッサの実行プログ
ラムが期待した値とは異なってしまう、即ち、ＳＳＭが
各システム毎に実行されるために、共用資源の専有を目
的としたＳＳＭの有効性を保証することができず無意味
となってしまう。
源をアクセスすることが可能となり、例えばアクセスス
テップＳ４において、マスクｏＳが主記憶装置から読出
そうとしたデータ値は、マスタプロセッサの実行プログ
ラムが期待した値とは異なってしまう、即ち、ＳＳＭが
各システム毎に実行されるために、共用資源の専有を目
的としたＳＳＭの有効性を保証することができず無意味
となってしまう。
従って、共用資源の専有を確実に実現するためには、マ
スタプロセッサに対するスケジューリング（実行プログ
ラムの割付）を、ユーザが明示的にマスタＯＳ及びスレ
ーブＯＳに対して要求する必要があった。
スタプロセッサに対するスケジューリング（実行プログ
ラムの割付）を、ユーザが明示的にマスタＯＳ及びスレ
ーブＯＳに対して要求する必要があった。
又、特開昭５９−２２１５５号公報に記載されたように
、共用メモリの排他論理制御を行なう方法も提案されて
いるが、制御ステップが複雑で効率的ではない。
、共用メモリの排他論理制御を行なう方法も提案されて
いるが、制御ステップが複雑で効率的ではない。
［発明が解決しようとする課題〕
従来のマルチプロセッサシステムの排他制御方法は以上
のように、ユーザがスケジューリングの要求を行なう必
要があったり、共用メモリの排他論理制御を行なってい
るので、効率的に共用資源の競合を防止することができ
ないという問題点があった。
のように、ユーザがスケジューリングの要求を行なう必
要があったり、共用メモリの排他論理制御を行なってい
るので、効率的に共用資源の競合を防止することができ
ないという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、ユーザが意識することなく高効率に専有保証
できるマルチプロセッサシステムの排他制御方法を得る
ことを目的とする。
たもので、ユーザが意識することなく高効率に専有保証
できるマルチプロセッサシステムの排他制御方法を得る
ことを目的とする。
［課題を解決するための手段］
この発明に係るマルチプロセッサシステムの排他制御方
法は、マスクｏＳが、マスタプロセッサが実行中の第１
のプログラムがＳＳＭを発行したときにマスタプロセッ
サ内の割込抑止ビットをオンさせるＳＳＭ実行ステップ
と、共用資源のアクセス終了後に割込抑止ビットをオフ
させる３３Ｍ解除ステップと、この３３Ｍ解除ステップ
の後に割込の有無を判定する割込判定ステップと、割込
が発生したときに割込プログラムのスケジューリングを
行なう割込ステップと、を含み、スレーブＯＳが、スレ
ーブプロセッサが実行中の第２のプログラムがＳＳＭを
発行したときに第２のプログラムの実行を停止させる停
止ステップと、第２のプログラムをマスタプロセッサに
接続して、マスタＯＳに対して割込を発生する切換ステ
ップと、を含むものである。
法は、マスクｏＳが、マスタプロセッサが実行中の第１
のプログラムがＳＳＭを発行したときにマスタプロセッ
サ内の割込抑止ビットをオンさせるＳＳＭ実行ステップ
と、共用資源のアクセス終了後に割込抑止ビットをオフ
させる３３Ｍ解除ステップと、この３３Ｍ解除ステップ
の後に割込の有無を判定する割込判定ステップと、割込
が発生したときに割込プログラムのスケジューリングを
行なう割込ステップと、を含み、スレーブＯＳが、スレ
ーブプロセッサが実行中の第２のプログラムがＳＳＭを
発行したときに第２のプログラムの実行を停止させる停
止ステップと、第２のプログラムをマスタプロセッサに
接続して、マスタＯＳに対して割込を発生する切換ステ
ップと、を含むものである。
［作用］
この発明においては、スレーブプロセッサ側で発行され
たＳＳＭがハードウェアにより割込として検知され、ス
レーブＯＳがマスタＯＳにスケジューリングを要求し、
ＳＳＭを必ずマスタプロセッサ側で処理させることによ
り、各プロセッサで実行中のプログラムがそれぞれＳＳ
Ｍを発行しても、ＳＳＭの有効性は自動的に保証される
。
たＳＳＭがハードウェアにより割込として検知され、ス
レーブＯＳがマスタＯＳにスケジューリングを要求し、
ＳＳＭを必ずマスタプロセッサ側で処理させることによ
り、各プロセッサで実行中のプログラムがそれぞれＳＳ
Ｍを発行しても、ＳＳＭの有効性は自動的に保証される
。
［実施例］
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示すフローチャート図であり
、ステップＳｌｌ〜Ｓ１フはマスタｏＳの制御動作、ス
テップＳ２１〜Ｓ２７はスレーブＯＳの制御動作である
。又、ステップＳＬｌ〜Ｓ１５は前述のステップ８１〜
Ｓ５に対応し、ステップＳ２１及びＳ２２はステップＳ
１及びＳ２にそれぞれ対応している。
図はこの発明の一実施例を示すフローチャート図であり
、ステップＳｌｌ〜Ｓ１フはマスタｏＳの制御動作、ス
テップＳ２１〜Ｓ２７はスレーブＯＳの制御動作である
。又、ステップＳＬｌ〜Ｓ１５は前述のステップ８１〜
Ｓ５に対応し、ステップＳ２１及びＳ２２はステップＳ
１及びＳ２にそれぞれ対応している。
まず、マスタプロセッサ側で第１のプログラムが実行さ
れ（ステップ５ｉｔ）、スレーブプロセッサ側で第２の
プログラムが実行され（ステップ５２１）、このとき、
マスタＯＳ及びスレーブＯＳは、各プログラムからＳＳ
Ｍが発行されたか否かを判定している（ステップＳ１２
．５２２）ものとする。
れ（ステップ５ｉｔ）、スレーブプロセッサ側で第２の
プログラムが実行され（ステップ５２１）、このとき、
マスタＯＳ及びスレーブＯＳは、各プログラムからＳＳ
Ｍが発行されたか否かを判定している（ステップＳ１２
．５２２）ものとする。
ここで、第１のプログラムがＳＳＭを発行すると、マス
クｏＳは、前述と同様にＳＳＭを実行しくステップ５１
３） 、制御レジスタの割込抑止ビットをオンさせて、
他のプログラムのスケジューリングを抑止し、ＳＳＭ中
に第１のプログラムが使用する共用資源を専有する。そ
して、共用資源のアクセスステップＳ１４が終了した後
に、割込抑止ビットをオフさせてＳＳＭを解除する（ス
テップ５２５） 。
クｏＳは、前述と同様にＳＳＭを実行しくステップ５１
３） 、制御レジスタの割込抑止ビットをオンさせて、
他のプログラムのスケジューリングを抑止し、ＳＳＭ中
に第１のプログラムが使用する共用資源を専有する。そ
して、共用資源のアクセスステップＳ１４が終了した後
に、割込抑止ビットをオフさせてＳＳＭを解除する（ス
テップ５２５） 。
ステップ３１３〜Ｓ１５によるＳＳＭ中に、スレーブプ
ロセッサ側の第２の１０グラムがＳＳＭを発行したとす
ると、このＳＳＭはスレーブプロセッサ（ハードウェア
）により割込として検知される。そして、この割込情報
（ＳＳＭ）はスレーブＯＳに伝送される。
ロセッサ側の第２の１０グラムがＳＳＭを発行したとす
ると、このＳＳＭはスレーブプロセッサ（ハードウェア
）により割込として検知される。そして、この割込情報
（ＳＳＭ）はスレーブＯＳに伝送される。
スレーブＯＳは、ＳＳＭを検知すると（ステップ５２２
）、第２のプログラムの実行を停止させ（ステップ５２
３）、マスタＯＳに対するスケジュール要求をオンさせ
（ステップ５２４）、更に、第２のプログラムのレディ
チェーンをスレーブプロセッサからマスタプロセッサに
接続して切換える（ステップ５２５） 。
）、第２のプログラムの実行を停止させ（ステップ５２
３）、マスタＯＳに対するスケジュール要求をオンさせ
（ステップ５２４）、更に、第２のプログラムのレディ
チェーンをスレーブプロセッサからマスタプロセッサに
接続して切換える（ステップ５２５） 。
これらの切換ステップＳ２４及びＳ２５により、スレー
ブプロセッサは、第２のプログラムの実行権が奪われて
自由となる。その後、スレーブＯＳは、別の第３のプロ
グラムの実行要求があるか否かを判定して（ステップ５
２６） 、アイドル（待機）状態を続け（ステップ５２
７） 、第３のプログラムの実行要求が発生したときに
はステップＳ２１に戻り、以上の制御動作を繰り返す。
ブプロセッサは、第２のプログラムの実行権が奪われて
自由となる。その後、スレーブＯＳは、別の第３のプロ
グラムの実行要求があるか否かを判定して（ステップ５
２６） 、アイドル（待機）状態を続け（ステップ５２
７） 、第３のプログラムの実行要求が発生したときに
はステップＳ２１に戻り、以上の制御動作を繰り返す。
一方、マスタＯＳは、８８Ｍ解除ステップＳ１５の終了
後に、スレーブＯＳからの割込が有るか否かを判定して
おり（ステップ５ｔｅ） 、割込が無ければステップＳ
ｉｔに戻って現在実行中の第１のプログラムを実行し、
割込が発生したときには、スレーブＯＳからのスケジュ
ール要求（ステップ５２４）に基づいて、割込プログラ
ム（第２のプログラム）のスケジューリングを行なう（
ステップ５１７）。
後に、スレーブＯＳからの割込が有るか否かを判定して
おり（ステップ５ｔｅ） 、割込が無ければステップＳ
ｉｔに戻って現在実行中の第１のプログラムを実行し、
割込が発生したときには、スレーブＯＳからのスケジュ
ール要求（ステップ５２４）に基づいて、割込プログラ
ム（第２のプログラム）のスケジューリングを行なう（
ステップ５１７）。
そして、レディチェーンが接続された第２のプログラム
を実行し、ＳＳＭを再び発行してＳＳＭを実行しくステ
ップ５１３） 、第２のプログラムに対するＳＳＭの有
効性を保証する。
を実行し、ＳＳＭを再び発行してＳＳＭを実行しくステ
ップ５１３） 、第２のプログラムに対するＳＳＭの有
効性を保証する。
以下、８８Ｍ解除ステップＳ１５の後、ステップＳｌｌ
に戻り、マスタプロセッサにおいて第２のプログラムの
実行が続行され、第２のプログラムの終了後は、中断中
の第１のプログラムの実行に戻る。
に戻り、マスタプロセッサにおいて第２のプログラムの
実行が続行され、第２のプログラムの終了後は、中断中
の第１のプログラムの実行に戻る。
即ち、マスタＯＳは、常に最新のプログラムから優先的
に実行し、最初に実行したプログラムへと戻っていく。
に実行し、最初に実行したプログラムへと戻っていく。
尚、上記実施例では、スレーブＯＳがＳＳＭを検知した
場合、マスタＯＳに割込を入れた後、第２のプログラム
をマスタプロセッサ側で続行するようにしたが、マスタ
ＯＳがＳＳＭ解除ステップＳ１５を割込として検知し、
スレーブＯＳへの再スケジューリングを行なうようにし
てもよい、この場合、ＳＳＭ中のみマスタＯＳがスケジ
ューリングされることになり、本来スレーブプロセッサ
側で実行すべき第２のプログラムがスレーブプロセッサ
に接続されるので、更に実行性能を向上させることがで
きる。
場合、マスタＯＳに割込を入れた後、第２のプログラム
をマスタプロセッサ側で続行するようにしたが、マスタ
ＯＳがＳＳＭ解除ステップＳ１５を割込として検知し、
スレーブＯＳへの再スケジューリングを行なうようにし
てもよい、この場合、ＳＳＭ中のみマスタＯＳがスケジ
ューリングされることになり、本来スレーブプロセッサ
側で実行すべき第２のプログラムがスレーブプロセッサ
に接続されるので、更に実行性能を向上させることがで
きる。
［発明の効果］
以上のようにこの発明によれば、マスクｏＳが、第１の
プログラムがＳＳＭを発行したときにマスタプロセッサ
内の割込抑止ビットをオンさせるＳＳＭ実行ステップと
、共用資源のアクセス終了後に割込抑止ビットをオフさ
せる８８Ｍ解除ステップと、この８８Ｍ解除ステップの
後に割込の有無を判定する割込判定ステップと、割込が
発生したときに割込プログラムのスケジューリングを行
なう割込ステップとを含み、スレーブＯＳが、スレーブ
プロセッサが実行中の第２のプログラムがＳＳＭを発行
したときに第２のプログラムの実行を停止させる停止ス
テップと、第２のプログラムをマスタプロセッサに接続
して、マスタＯＳに対して割込を発生する切換ステップ
とを含み、スレーブプロセッサ側で発行されたＳＳＭが
ハードウェアにより割込として検知され、スレーブＯＳ
がマスクｏＳにスケジューリングを要求し、ＳＳＭを必
ずマスタプロセッサ側で処理するようにしたので、各プ
ロセッサで実行中のプログラムがそれぞれＳＳＭを発行
しても、ＳＳＭの有効性は自動的に保証され、高効率に
専有保証できるマルチプロセッサシステムの排他制御方
法が得られる効果がある。
プログラムがＳＳＭを発行したときにマスタプロセッサ
内の割込抑止ビットをオンさせるＳＳＭ実行ステップと
、共用資源のアクセス終了後に割込抑止ビットをオフさ
せる８８Ｍ解除ステップと、この８８Ｍ解除ステップの
後に割込の有無を判定する割込判定ステップと、割込が
発生したときに割込プログラムのスケジューリングを行
なう割込ステップとを含み、スレーブＯＳが、スレーブ
プロセッサが実行中の第２のプログラムがＳＳＭを発行
したときに第２のプログラムの実行を停止させる停止ス
テップと、第２のプログラムをマスタプロセッサに接続
して、マスタＯＳに対して割込を発生する切換ステップ
とを含み、スレーブプロセッサ側で発行されたＳＳＭが
ハードウェアにより割込として検知され、スレーブＯＳ
がマスクｏＳにスケジューリングを要求し、ＳＳＭを必
ずマスタプロセッサ側で処理するようにしたので、各プ
ロセッサで実行中のプログラムがそれぞれＳＳＭを発行
しても、ＳＳＭの有効性は自動的に保証され、高効率に
専有保証できるマルチプロセッサシステムの排他制御方
法が得られる効果がある。
第１図はこの発明の一実施例を示すフローチャート図、
第２図は従来のマルチプロセッサシステムの排他制御方
法を示すフローチャート図である。 Ｓ１３・・・ＳＳＭ実行ステップ Ｓ１５・・・８８Ｍ解除ステップ Ｓ１６・・・割込判定ステップ Ｓ１７・・・割込ステップ Ｓ２３・・・停止ステッ
プＳ２４、Ｓ２５・・・切換ステップ 尚、図中、同一符号は同−又は相当部分を示す。
第２図は従来のマルチプロセッサシステムの排他制御方
法を示すフローチャート図である。 Ｓ１３・・・ＳＳＭ実行ステップ Ｓ１５・・・８８Ｍ解除ステップ Ｓ１６・・・割込判定ステップ Ｓ１７・・・割込ステップ Ｓ２３・・・停止ステッ
プＳ２４、Ｓ２５・・・切換ステップ 尚、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 マスタプロセッサを制御するマスタＯＳとスレーブプロ
セッサを制御するスレーブＯＳとを用いて、前記マスタ
プロセッサ及び前記スレーブプロセッサの共用資源に対
する競合を防止するマルチプロセッサシステムの排他制
御方法において、前記マスタＯＳは、 前記マスタプロセッサが実行中の第１のプログラムがＳ
ＳＭを発行したときに前記マスタプロセッサ内の割込抑
止ビットをオンさせるＳＳＭ実行ステップと、 前記共用資源のアクセス終了後に前記割込抑止ビットを
オフさせるＳＳＭ解除ステップと、このＳ−ＳＭ解除ス
テップの後に割込の有無を判定する割込判定ステップと
、 前記割込が発生したときに割込プログラムのスケジュー
リングを行なう割込ステップと、 を含み、 前記スレーブＯＳは、 前記スレーブプロセッサが実行中の第２のプログラムが
ＳＳＭを発行したときに前記第２のプログラムの実行を
停止させる停止ステップと、前記第２のプログラムを前
記マスタプロセッサに接続して、前記マスタＯＳに対し
て前記割込を発生する切換ステップと、 を含むことを特徴とするマルチプロセッサシステムの排
他制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6566589A JPH02244371A (ja) | 1989-03-17 | 1989-03-17 | マルチプロセツサシステムの排他制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6566589A JPH02244371A (ja) | 1989-03-17 | 1989-03-17 | マルチプロセツサシステムの排他制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244371A true JPH02244371A (ja) | 1990-09-28 |
Family
ID=13293519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6566589A Pending JPH02244371A (ja) | 1989-03-17 | 1989-03-17 | マルチプロセツサシステムの排他制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244371A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199355A (ja) * | 1990-11-29 | 1992-07-20 | Hitachi Ltd | アタッチド・プロセッサ・システム |
| WO2010052813A1 (ja) * | 2008-11-07 | 2010-05-14 | パナソニック株式会社 | マルチプロセッサにおける資源の排他制御方法、排他制御システムおよびその関連技術 |
-
1989
- 1989-03-17 JP JP6566589A patent/JPH02244371A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199355A (ja) * | 1990-11-29 | 1992-07-20 | Hitachi Ltd | アタッチド・プロセッサ・システム |
| WO2010052813A1 (ja) * | 2008-11-07 | 2010-05-14 | パナソニック株式会社 | マルチプロセッサにおける資源の排他制御方法、排他制御システムおよびその関連技術 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6715016B1 (en) | Multiple operating system control method | |
| US8793695B2 (en) | Information processing device and information processing method | |
| US5448732A (en) | Multiprocessor system and process synchronization method therefor | |
| US7734833B2 (en) | Method for scheduling operations called by a task on a real-time or non-real time processor | |
| US8276145B2 (en) | Protected mode scheduling of operations | |
| US5666523A (en) | Method and system for distributing asynchronous input from a system input queue to reduce context switches | |
| US20040117793A1 (en) | Operating system architecture employing synchronous tasks | |
| JP2007520825A (ja) | 待機状態にあるプロセッサ実行リソースの共有 | |
| US7565659B2 (en) | Light weight context switching | |
| JPH06250853A (ja) | プロセス・スケジューリングの管理方法およびシステム | |
| EP2664989A1 (en) | Task scheduling | |
| JP2000132529A (ja) | 並列処理装置、並列処理方法および記録媒体 | |
| US6148325A (en) | Method and system for protecting shared code and data in a multitasking operating system | |
| US20060212840A1 (en) | Method and system for efficient use of secondary threads in a multiple execution path processor | |
| US7225443B2 (en) | Stack usage in computer-related operating systems | |
| JPH0468461A (ja) | 資源管理方式 | |
| JPH02244371A (ja) | マルチプロセツサシステムの排他制御方法 | |
| US20060150185A1 (en) | Hard real-time response | |
| US8694999B2 (en) | Cooperative scheduling of multiple partitions in a single time window | |
| JPH0877039A (ja) | テスト方法 | |
| JPH09160790A (ja) | タスクスケジュール装置及びタスクスケジュール方法 | |
| US11461134B2 (en) | Apparatus and method for deferral scheduling of tasks for operating system on multi-core processor | |
| US20230305872A1 (en) | Efficient central processing unit overcommit for virtual machines with symmetric multi-processing | |
| JPH0451329A (ja) | コンテキスト切替装置 | |
| JPH10312296A (ja) | プロセス切替え制御方式 |