JP3008890B2 - 処理制御装置 - Google Patents
処理制御装置Info
- Publication number
- JP3008890B2 JP3008890B2 JP9124622A JP12462297A JP3008890B2 JP 3008890 B2 JP3008890 B2 JP 3008890B2 JP 9124622 A JP9124622 A JP 9124622A JP 12462297 A JP12462297 A JP 12462297A JP 3008890 B2 JP3008890 B2 JP 3008890B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- execution time
- importance
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
し、特にコンピュータ装置、その他の電子装置の処理に
用いられる処理制御装置に関する。
ては、そのやりとりするデータの重要度はますます増大
している。それに伴い、入力したデータに対して多種、
多様な処理を行い、この処理を行ったデータを出力す
る、コンピュータ装置やその他の電子装置等のデータ処
理装置も多用されている。
効率的に行うため、特に複数のデータが入力し、これら
複数のデータに対する処理の競合が発生した場合の処理
の制御を行うための処理制御装置について様々なものが
提案されている。
ータに対する処理の競合が発生した場合の処理の制御を
行う処理制御装置では、一般的に、ハードウェアによる
割込みを使用して制御を行っている。従って、入力した
データの処理の優先順位は、予め決定されているので、
いわゆる固定的な優先順位となっている。
セッサにより制御を行う処理制御装置においては、複数
のデータが入力しこれらデータに対する処理の競合が発
生した場合は、この複数のデータの処理を並行して実行
している。
に入力したデータの処理の実行時間の長さは各々異な
り、さらに、その起動要因や実行パラメータによっても
変化する。
した処理制御装置においては、処理の実行時間の長さが
異なる複数のデータ、例えば実行時間の長い処理aと実
行時間の短い処理bというような2つのデータが入力し
た場合、実行時間の長い処理aと実行時間の短い処理b
の起動要因が同時に発生し、仮に処理aの優先度がハー
ドウェア的に高く設計されていると、その実行時間の短
い処理bは処理aの実行が終わるまでその処理が待たさ
れることとなり非効率的であるという問題点を有してい
る。
材料にしていないため、ソフトウェアとそれを実行する
プロセッサにより処理の制御を行う処理制御装置におい
ては、保留されている処理の実行時間の長さに無関係に
処理の優先度が決定され、実行時間の長い処理によって
プロセッサが占有される場合があり、従って処理の優先
制御がハードウェアで固定になっていると、処理時間に
無関係に優先順位が決定され、その処理効率が著しく低
下するという問題点を有する。
少なくとも1以上の入力したデータに対して処理を行う
装置の処理効率を向上させることの可能な処理制御装置
を提供することを目的とする。
入力した1以上のデータのそれぞれに対して処理を行
い、この処理を行ったデータを出力する処理制御装置に
おいて、入力したデータに対して行う処理を識別する処
理識別手段と、入力したデータに対して行う処理を記憶
する処理記憶手段と、入力したデータに対して行う処理
のそれぞれの重要度を重要度合いとして記憶する重要度
合い記憶手段と、入力したデータに対して行う処理のそ
れぞれの重要度合いを、この入力したデータ以外の他の
入力したデータの実行時間に重ね合わせる重ね合わせ演
算手段と、重ね合わせた結果に基づき処理の実行時間が
短いデータを優先させて処理を行うように制御する優先
制御手段とを有し、重要度合いが重ね合わされた実行時
間をその入力したデータの実行時間とみなし、入力した
データに対して行う処理のそれぞれの実行時間を比較す
ることを特徴とする。
上のデータに対して行う処理が識別され、重要度が付与
されており、各入力したデータに対する処理が競合した
場合、この重要度を表す重要度合いをこの入力したデー
タ以外の他の入力したデータの実行時間に重ね合わせ、
この重要度合いが重ね合わされた実行時間をそのデータ
の実行時間とみなして、実行時間の比較を行う。処理の
実行時間のみならず、そのデータの重要度をも考慮して
そのデータの処理の優先順位を決定する。この決定によ
れば、処理の実行時間が優先制御を行う際の比較パラメ
ータとなり、入力したデータの優先処理を正確に行うこ
とができる。また、処理が競合した場合に実行時間の短
い処理を優先して実行することにより処理効率を向上さ
せることができる。
発明において、前記重ね合わせ演算手段が、前記処理制
御装置の動作を制御するためのプロセッサとは別個の演
算手段であることを特徴とする。
載の発明の作用が得られると共に、重ね合わせ演算手段
が処理制御装置を制御するためのプロセッサとは別個の
演算手段であることから、プロセッサの制御動作を妨害
することなく、実行時間に対する重要度合いの重ね合わ
せを実行することができる。
の実施形態について図面を参照して説明する。図1に本
発明に係る処理制御装置の一実施形態のブロック図を示
す。
外部からのデータを受け取るデータ入力部1と、データ
入力部1において受け取ったデータの種類を識別して処
理記憶部3から必要とする処理を選択する処理識別部2
と、入力したデータに対して行う処理を記憶する処理記
憶部3と、処理識別部2で選択された処理に対応した常
数(この常数については後述する。)を記憶する常数記
憶部5と、処理識別部2で選択された処理に対応した常
数を常数記憶部5から読み出し、処理の起動条件と合わ
せて処理の実行時間についての演算を行う演算部6と、
演算部6から送られた演算結果に基づき、複数のデータ
を処理する際の優先順位を決定して処理実行部7の優先
制御を行う優先制御部4と、優先制御部4の制御に基づ
き、入力したデータに対して処理を行い、この処理を行
ったデータを出力する処理実行部7とから構成される。
処理時間やデータの重要度を表す重要度合いであり、以
下において、パラメータとも言う。
概略を説明する。まず、優先制御部4は、複数の処理の
起動要求が競合した場合に、各処理の実行時間を比較し
て優先順位を決定する。より具体的には、処理識別部2
が入力データ毎の処理を識別し、常数記憶部5が処理毎
の実行時間の初期値と処理の重要度を示す値とを記憶
し、演算部6が常数記憶部5に記憶された常数に基づき
実行時間を計算し、優先制御部4が演算部6の計算に基
づき演算結果から処理の優先順位を決定して、処理実行
部7の動作を制御する。
い処理bが発生した場合、処理aを先に実行してしまう
と処理bは処理aの実行時間だけ待たされるが、処理a
を実行する前に、処理a及び処理bの各処理の実行時間
を計算して優先順位を決めることにより、実行時間の短
い処理bが先に処理され、待ち時間が短くなる。
について図2を参照してさらに詳細に説明する。図2
は、図1に示される処理制御装置の動作を示す概念図で
ある。
明する。図2の(a)に示す図は、2つのデータが入力
し、その一方のデータの処理aと、もう一方のデータの
処理bとが競合した場合の動作を示す概念図である。
ラメータ102は、処理bの時間実行常数としての実行
時間パラメータ105よりも大きく、さらに、処理a
が、重要度合いを示す閾値103を有しているのに対し
て、処理bは、重要度合いを示す閾値を有していない。
されるように、処理aと処理bとが略同時に起動要求さ
れた場合、その2つの起動要求を受けて各々の実行時間
パラメータ102と実行時間パラメータ105とを優先
制御部106において比較する。
つの時間実行パラメータ102と105とのそれぞれ
に、相手側の重要度合いを示す閾値を重ね合わせて行
う。ただし、この図2の(a)に示される場合において
は、処理bの閾値はゼロであるため、処理aの実行時間
パラメータ102に閾値が重ね合わされることはない。
き時間実行パラメータは、それぞれ処理aに対応するも
のが112、処理bに対応するものが115(閾値10
3が重ね合わされている。)となっている。
を優先制御部106が比較し、その結果、図2の(a)
に示されるように、処理bの実行時間パラメータ115
の方が処理aの実行時間パラメータ112よりも短いた
め、処理bの実行が優先される。この処理を実行する際
の処理シーケンス時間軸109においては、処理bの実
行が107であり、処理aの実行が108となってい
る。
て説明する。この図2の(b)に示す場合は、処理aが
行われるデータと、処理bが行われるデータとが入力し
た場合の動作を示す図である。
実行時間パラメータ202は、処理bの実行時間パラメ
ータ205よりも大きい。また、処理aは図2の(b)
に示すようにそのデータの処理の重要度を表す閾値20
3を有しているが、処理bは有していない。
れる場合の動作と同様に、それぞれの処理の実行時間パ
ラメータに相手側の閾値を重ね合わせる。その結果、重
ね合わせた後の実行時間パラメータは、処理aに対応す
るものが222となり、処理bに対応するものが225
となる。
によれば、処理bの実行時間パラメータの方が処理aの
実行時間パラメータよりも短いが、処理aの有する重要
度合いを示す閾値203が大きいため、その重ねた結果
として図2の(b)に示されるように処理aの実行時間
222の方が処理bの実行時間225よりも短くなる。
結果、処理aの実行が処理bの実行よりも優先される。
従って、この処理の場合の、処理シーケンス時間軸20
9においては、処理aの実行208が、処理207の実
行207よりも優先されている。
よれば、入力した各データに対する処理の実行時間と処
理内容に重みを負荷するための閾値とに基づき、処理の
優先度を決定するため、処理を効率的に実行することが
できる。
のデータに対する処理が競合する場合を図示している
が、本発明は、2つのデータに対する処理が競合する場
合のみならず、2つよりも多い数のデータに対する処理
が競合する場合においても、同様に適用することができ
る。
ついて図面を参照して説明する。図3に、本発明に係る
処理制御装置の回路の第1の回路の回路図を示す。
プロセッサ302に接続され、常数を記憶するためのメ
モリ301と、常数の読み込みやデータの転送、実行時
間の演算、処理の実行を行うプロセッサ302と、プロ
セッサ302、メモリ304、データ入力部305及び
データ出力部306を繋ぐシステムバス303と、処理
内容を記憶するメモリ304と、外部からのデータを受
信するデータ入力部305と、外部にデータを出力する
データ出力部306とから構成される。
動作について説明する。まず、プロセッサ302が、デ
ータ入力部305において受け取られたデータの内容
を、システムバス303を介して識別し、この識別結果
に基づき、受け取ったデータに対して行われる処理をメ
モリ304から読み込む。
処理に対応する実行時間と処理の重要度を示す値とをメ
モリ301から読み出し、実行条件と合わせて演算を行
う。その後、保留されている処理の実行時間と演算結果
とを比較し、短い実行時間を有する処理を優先して実行
し、この処理を実行した後のデータをデータ出力部30
6から外部へ出力する。
成される処理制御装置によれば、プロセッサ302によ
り各データに対する処理の実行時間に基づき、処理の優
先度を制御しているため、効率的に処理を実行すること
ができる。
第2の回路について図面を参照して説明する。図4に、
本発明に係る処理制御装置の第2の回路の回路図を示
す。この図4に示される回路が図3に示される回路と異
なる点は、演算部407が、図3に示される回路に付け
加えられている点である。その他の点については同様な
ので、その説明を省略する。また、図3に示される部材
と同様な部材には、同じ番号を付す。
テムバス303上に接続されており、図3に示されるプ
ロセッサ302が行っていた動作の内、プロセッサ30
2がメモリ301から読み込んだ処理の実行時間常数と
条件とに基づいて、各処理の実行時間を演算して出力す
る動作を、プロセッサ302に代わって実行する。
る回路により構成される処理制御装置と同様な効果が得
られると共に、プロセッサ302が行う動作の内の一部
を演算部407が実行するので、プロセッサの負担を軽
減することができ、データの処理をさらに効率的に実行
することができる。
によれば、処理の優先制御がハードウェアで固定されて
いるものではなく処理の実行時間を条件に優先順位を決
定し、また、入力したデータに対して行う処理を識別し
て処理の実行時間が記憶されており、さらに、データの
重要度を表す重要度合いを入力した他のデータの実行時
間に重ね合わせ、この重ね合わせた実行時間をその入力
したデータの実行時間とみなして実行時間の比較を行っ
ている。このため、保留されている処理の実行時間の長
さに無関係に実行時間の長い処理によってプロセッサが
占有されることを防止し、データを処理する際の優先度
をその実行時間のみならずそのデータの重要度をも考慮
して決定している。よって、データを処理する際の効率
を向上させることが可能な処理制御装置を提供すること
ができる。
処理制御装置を制御するためのプロセッサとは別個の部
材としているため、重ね合わせ演算を行う場合であって
も、プロセッサに余分な負担をかけることを防止するこ
とが可能な処理制御装置を提供することができる。
を示すブロック図である。
ある。
図である。
図である。
Claims (2)
- 【請求項1】 入力した1以上のデータのそれぞれに対
して処理を行い、該処理を行ったデータを出力する処理
制御装置において、 前記入力したデータに対して行う処理を識別する処理識
別手段と、 前記入力したデータに対して行う処理を記憶する処理記
憶手段と、 前記入力したデータに対して行う処理のそれぞれの重要
度を重要度合いとして記憶する重要度合い記憶手段と、 前記入力したデータに対して行う処理のそれぞれの重要
度合いを、該入力したデータ以外の他の入力したデータ
の実行時間に重ね合わせる重ね合わせ演算手段と、 前記重ね合わせた結果に基づき処理の実行時間が短いデ
ータを優先させて処理を行うように制御する優先制御手
段とを有し、 前記重要度合いが重ね合わされた実行時間をその入力し
たデータの実行時間とみなし、前記入力したデータに対
して行う処理のそれぞれの実行時間を比較する ことを特
徴とする処理制御装置。 - 【請求項2】 前記重ね合わせ演算手段が、前記処理制
御装置の動作を制御するためのプロセッサとは別個の演
算手段であることを特徴とする請求項1記載の処理制御
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9124622A JP3008890B2 (ja) | 1997-05-15 | 1997-05-15 | 処理制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9124622A JP3008890B2 (ja) | 1997-05-15 | 1997-05-15 | 処理制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10320217A JPH10320217A (ja) | 1998-12-04 |
JP3008890B2 true JP3008890B2 (ja) | 2000-02-14 |
Family
ID=14889983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9124622A Expired - Fee Related JP3008890B2 (ja) | 1997-05-15 | 1997-05-15 | 処理制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3008890B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0966109B1 (en) | 1998-06-15 | 2005-04-27 | Matsushita Electric Industrial Co., Ltd. | Audio coding method and audio coding apparatus |
-
1997
- 1997-05-15 JP JP9124622A patent/JP3008890B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10320217A (ja) | 1998-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3789320B2 (ja) | ベクトル処理装置及び該装置を用いた追い越し制御方法 | |
JP3008890B2 (ja) | 処理制御装置 | |
EP0513829B1 (en) | Fuzzy reasoning processor and method, and rule setting apparatus and method | |
JP2005258509A (ja) | ストレージ装置 | |
JPS6115260A (ja) | デ−タ処理装置 | |
JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
JPH10240522A (ja) | 演算装置 | |
JP3441262B2 (ja) | データ処理装置 | |
JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 | |
JP2000089971A (ja) | 割込み順位制御方法及び割込み順位制御装置 | |
JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
JP3211093B2 (ja) | ファジィ推論処理方法および装置 | |
JPH1124942A (ja) | マイクロコンピュータ | |
JPH08272739A (ja) | オンライン・レスポンス向上方法 | |
JP3211267B2 (ja) | アクセス制御方式 | |
JPH0721111A (ja) | 優先順位決定システム | |
JP2001195389A (ja) | バウンダリ実行制御装置及びバウンダリ制御方法 | |
JPH08272411A (ja) | ラダー命令処理装置 | |
JP2000201202A (ja) | クライアント・サ―バ試験システム | |
JPH04107634A (ja) | メモリデータバイパス制御方式 | |
JPH076081A (ja) | 数値データ処理装置 | |
JP2002229930A (ja) | Dma制御方法及びメディア処理装置 | |
JP2002055831A (ja) | 割込処理制御システム | |
JPH0381833A (ja) | 演算処理装置 | |
JPH0962611A (ja) | データ転送制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |