JPH10320217A - 処理制御装置 - Google Patents
処理制御装置Info
- Publication number
- JPH10320217A JPH10320217A JP12462297A JP12462297A JPH10320217A JP H10320217 A JPH10320217 A JP H10320217A JP 12462297 A JP12462297 A JP 12462297A JP 12462297 A JP12462297 A JP 12462297A JP H10320217 A JPH10320217 A JP H10320217A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- execution time
- data
- input data
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 少なくとも１以上の入力したデータに対して
処理を行う装置の処理効率を向上させることの可能な処
理制御装置を提供する。 【解決手段】 入力した１以上のデータに対して処理を
行い、処理を行ったデータを出力する処理制御装置にお
いて、優先制御部４が入力したデータに対して行う処理
を実行するためのそれぞれの実行時間を比較し、この比
較結果に基づき、処理の実行時間が短いデータを優先さ
せて処理を行うように処理実行部７による処理を制御す
る。
処理を行う装置の処理効率を向上させることの可能な処
理制御装置を提供する。 【解決手段】 入力した１以上のデータに対して処理を
行い、処理を行ったデータを出力する処理制御装置にお
いて、優先制御部４が入力したデータに対して行う処理
を実行するためのそれぞれの実行時間を比較し、この比
較結果に基づき、処理の実行時間が短いデータを優先さ
せて処理を行うように処理実行部７による処理を制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は処理制御装置に関
し、特にコンピュータ装置、その他の電子装置の処理に
用いられる処理制御装置に関する。
し、特にコンピュータ装置、その他の電子装置の処理に
用いられる処理制御装置に関する。
【０００２】
【従来の技術】現在の高度に発展した情報化社会におい
ては、そのやりとりするデータの重要度はますます増大
している。それに伴い、入力したデータに対して多種、
多様な処理を行い、この処理を行ったデータを出力す
る、コンピュータ装置やその他の電子装置等のデータ処
理装置も多用されている。
ては、そのやりとりするデータの重要度はますます増大
している。それに伴い、入力したデータに対して多種、
多様な処理を行い、この処理を行ったデータを出力す
る、コンピュータ装置やその他の電子装置等のデータ処
理装置も多用されている。
【０００３】また、このデータ処理装置における処理を
効率的に行うため、特に複数のデータが入力し、これら
複数のデータに対する処理の競合が発生した場合の処理
の制御を行うための処理制御装置について様々なものが
提案されている。
効率的に行うため、特に複数のデータが入力し、これら
複数のデータに対する処理の競合が発生した場合の処理
の制御を行うための処理制御装置について様々なものが
提案されている。
【０００４】従来、この複数のデータが入力しこれらデ
ータに対する処理の競合が発生した場合の処理の制御を
行う処理制御装置では、一般的に、ハードウェアによる
割込みを使用して制御を行っている。従って、入力した
データの処理の優先順位は、予め決定されているので、
いわゆる固定的な優先順位となっている。
ータに対する処理の競合が発生した場合の処理の制御を
行う処理制御装置では、一般的に、ハードウェアによる
割込みを使用して制御を行っている。従って、入力した
データの処理の優先順位は、予め決定されているので、
いわゆる固定的な優先順位となっている。
【０００５】また、ソフトウェアとそれを実行するプロ
セッサにより制御を行う処理制御装置においては、複数
のデータが入力しこれらデータに対する処理の競合が発
生した場合は、この複数のデータの処理を並行して実行
している。
セッサにより制御を行う処理制御装置においては、複数
のデータが入力しこれらデータに対する処理の競合が発
生した場合は、この複数のデータの処理を並行して実行
している。
【０００６】
【発明が解決しようとする課題】しかしながら、一般的
に入力したデータの処理の実行時間の長さは各々異な
り、さらに、その起動要因や実行パラメータによっても
変化する。
に入力したデータの処理の実行時間の長さは各々異な
り、さらに、その起動要因や実行パラメータによっても
変化する。
【０００７】従って、ハードウェアによる割込みを使用
した処理制御装置においては、処理の実行時間の長さが
異なる複数のデータ、例えば実行時間の長い処理ａと実
行時間の短い処理ｂというような２つのデータが入力し
た場合、実行時間の長い処理ａと実行時間の短い処理ｂ
の起動要因が同時に発生し、仮に処理ａの優先度がハー
ドウェア的に高く設計されていると、その実行時間の短
い処理ｂは処理ａの実行が終わるまでその処理が待たさ
れることとなり非効率的であるという問題点を有してい
る。
した処理制御装置においては、処理の実行時間の長さが
異なる複数のデータ、例えば実行時間の長い処理ａと実
行時間の短い処理ｂというような２つのデータが入力し
た場合、実行時間の長い処理ａと実行時間の短い処理ｂ
の起動要因が同時に発生し、仮に処理ａの優先度がハー
ドウェア的に高く設計されていると、その実行時間の短
い処理ｂは処理ａの実行が終わるまでその処理が待たさ
れることとなり非効率的であるという問題点を有してい
る。
【０００８】また、各処理の処理時間を優先制御の判断
材料にしていないため、ソフトウェアとそれを実行する
プロセッサにより処理の制御を行う処理制御装置におい
ては、保留されている処理の実行時間の長さに無関係に
処理の優先度が決定され、実行時間の長い処理によって
プロセッサが占有される場合があり、従って処理の優先
制御がハードウェアで固定になっていると、処理時間に
無関係に優先順位が決定され、その処理効率が著しく低
下するという問題点を有する。
材料にしていないため、ソフトウェアとそれを実行する
プロセッサにより処理の制御を行う処理制御装置におい
ては、保留されている処理の実行時間の長さに無関係に
処理の優先度が決定され、実行時間の長い処理によって
プロセッサが占有される場合があり、従って処理の優先
制御がハードウェアで固定になっていると、処理時間に
無関係に優先順位が決定され、その処理効率が著しく低
下するという問題点を有する。
【０００９】本発明は上記事情に鑑みなされたもので、
少なくとも１以上の入力したデータに対して処理を行う
装置の処理効率を向上させることの可能な処理制御装置
を提供することを目的とする。
少なくとも１以上の入力したデータに対して処理を行う
装置の処理効率を向上させることの可能な処理制御装置
を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
入力した１以上のデータのそれぞれに対して処理を行
い、該処理を行ったデータを出力する処理制御装置にお
いて、前記入力したデータに対して行う処理を実行する
ためのそれぞれの実行時間を比較する比較手段と、前記
比較手段の比較結果に基づき、処理の実行時間が短いデ
ータを優先させて処理を行うように制御する優先制御手
段とを有することを特徴とする。
入力した１以上のデータのそれぞれに対して処理を行
い、該処理を行ったデータを出力する処理制御装置にお
いて、前記入力したデータに対して行う処理を実行する
ためのそれぞれの実行時間を比較する比較手段と、前記
比較手段の比較結果に基づき、処理の実行時間が短いデ
ータを優先させて処理を行うように制御する優先制御手
段とを有することを特徴とする。
【００１１】従って、この発明によれば、１以上のデー
タが入力し、各入力したデータに対する処理が競合した
場合、これらの処理の実行時間を比較し、この比較結果
に基づき各入力したデータの処理の優先順位を決定する
ので、処理の実行時間が優先制御を行う際の比較パラメ
ータとなり、処理が競合した場合に実行時間の短い処理
を優先して実行することにより処理効率を向上させるこ
とができる。
タが入力し、各入力したデータに対する処理が競合した
場合、これらの処理の実行時間を比較し、この比較結果
に基づき各入力したデータの処理の優先順位を決定する
ので、処理の実行時間が優先制御を行う際の比較パラメ
ータとなり、処理が競合した場合に実行時間の短い処理
を優先して実行することにより処理効率を向上させるこ
とができる。
【００１２】請求項２記載の発明は、請求項１に記載の
発明において、前記入力したデータに対して行う処理を
識別する処理識別手段と、前記入力したデータに対して
行う処理を記憶する処理記憶手段とを有することを特徴
とする。
発明において、前記入力したデータに対して行う処理を
識別する処理識別手段と、前記入力したデータに対して
行う処理を記憶する処理記憶手段とを有することを特徴
とする。
【００１３】従って、この発明によれば、請求項１に記
載の発明の作用が得られると共に、入力したデータに対
して行う処理が識別され、この識別された処理を記憶し
ているので、入力したデータの優先処理を正確に行うこ
とができる。
載の発明の作用が得られると共に、入力したデータに対
して行う処理が識別され、この識別された処理を記憶し
ているので、入力したデータの優先処理を正確に行うこ
とができる。
【００１４】請求項３記載の発明は、請求項１又は２に
記載の発明において、前記比較手段は、前記入力したデ
ータに対して行う処理のそれぞれの重要度を重要度合い
として記憶する重要度合い記憶手段と、前記入力したデ
ータに対して行う処理のそれぞれの重要度合いを、該入
力したデータ以外の他の入力したデータの実行時間に重
ね合わせる重ね合わせ演算手段とを有し、前記比較手段
が、前記重要度合いが重ね合わされた実行時間をその入
力したデータの実行時間とみなして、前記入力したデー
タに対して行う処理のそれぞれの実行時間を比較するこ
とを特徴とする。
記載の発明において、前記比較手段は、前記入力したデ
ータに対して行う処理のそれぞれの重要度を重要度合い
として記憶する重要度合い記憶手段と、前記入力したデ
ータに対して行う処理のそれぞれの重要度合いを、該入
力したデータ以外の他の入力したデータの実行時間に重
ね合わせる重ね合わせ演算手段とを有し、前記比較手段
が、前記重要度合いが重ね合わされた実行時間をその入
力したデータの実行時間とみなして、前記入力したデー
タに対して行う処理のそれぞれの実行時間を比較するこ
とを特徴とする。
【００１５】従って、この発明によれば、請求項１又は
２に記載の発明の作用が得られると共に、入力した１以
上のデータに対して重要度が付与されており、この重要
度を表す重要度合いを、この入力したデータ以外の他の
入力したデータの実行時間に重ね合わせ、この重要度合
いが重ね合わされた実行時間を、そのデータの実行時間
とみなして、実行時間の比較を行うため、実行時間のみ
ならず、そのデータの重要度をも考慮してそのデータの
処理の優先順位を決定するため、さらに効率的に処理を
行うことができる。
２に記載の発明の作用が得られると共に、入力した１以
上のデータに対して重要度が付与されており、この重要
度を表す重要度合いを、この入力したデータ以外の他の
入力したデータの実行時間に重ね合わせ、この重要度合
いが重ね合わされた実行時間を、そのデータの実行時間
とみなして、実行時間の比較を行うため、実行時間のみ
ならず、そのデータの重要度をも考慮してそのデータの
処理の優先順位を決定するため、さらに効率的に処理を
行うことができる。
【００１６】請求項４記載の発明は、請求項３に記載の
発明において、前記重ね合わせ演算手段が、前記処理制
御装置の動作を制御するためのプロセッサとは別個の演
算手段であることを特徴とする。
発明において、前記重ね合わせ演算手段が、前記処理制
御装置の動作を制御するためのプロセッサとは別個の演
算手段であることを特徴とする。
【００１７】従って、この発明によれば、請求項３に記
載の発明の作用が得られると共に、重ね合わせ演算手段
が処理制御装置を制御するためのプロセッサとは別個の
演算手段であることから、プロセッサの制御動作を妨害
することなく、実行時間に対する重要度合いの重ね合わ
せを実行することができる。
載の発明の作用が得られると共に、重ね合わせ演算手段
が処理制御装置を制御するためのプロセッサとは別個の
演算手段であることから、プロセッサの制御動作を妨害
することなく、実行時間に対する重要度合いの重ね合わ
せを実行することができる。
【００１８】
【発明の実施の形態】次に、本発明に係る処理制御装置
の実施形態について図面を参照して説明する。図１に本
発明に係る処理制御装置の一実施形態のブロック図を示
す。
の実施形態について図面を参照して説明する。図１に本
発明に係る処理制御装置の一実施形態のブロック図を示
す。
【００１９】図１を参照すると、この処理制御装置は、
外部からのデータを受け取るデータ入力部１と、データ
入力部１において受け取ったデータの種類を識別して処
理記憶部３から必要とする処理を選択する処理識別部２
と、入力したデータに対して行う処理を記憶する処理記
憶部３と、処理識別部２で選択された処理に対応した常
数（この常数については後述する。）を記憶する常数記
憶部５と、処理識別部２で選択された処理に対応した常
数を常数記憶部５から読み出し、処理の起動条件と合わ
せて処理の実行時間についての演算を行う演算部６と、
演算部６から送られた演算結果に基づき、複数のデータ
を処理する際の優先順位を決定して処理実行部７の優先
制御を行う優先制御部４と、優先制御部４の制御に基づ
き、入力したデータに対して処理を行い、この処理を行
ったデータを出力する処理実行部７とから構成される。
外部からのデータを受け取るデータ入力部１と、データ
入力部１において受け取ったデータの種類を識別して処
理記憶部３から必要とする処理を選択する処理識別部２
と、入力したデータに対して行う処理を記憶する処理記
憶部３と、処理識別部２で選択された処理に対応した常
数（この常数については後述する。）を記憶する常数記
憶部５と、処理識別部２で選択された処理に対応した常
数を常数記憶部５から読み出し、処理の起動条件と合わ
せて処理の実行時間についての演算を行う演算部６と、
演算部６から送られた演算結果に基づき、複数のデータ
を処理する際の優先順位を決定して処理実行部７の優先
制御を行う優先制御部４と、優先制御部４の制御に基づ
き、入力したデータに対して処理を行い、この処理を行
ったデータを出力する処理実行部７とから構成される。
【００２０】上述の常数記憶部５に記憶される常数は、
処理時間やデータの重要度を表す重要度合いであり、以
下において、パラメータとも言う。
処理時間やデータの重要度を表す重要度合いであり、以
下において、パラメータとも言う。
【００２１】この図１に示される処理制御装置の動作の
概略を説明する。まず、優先制御部４は、複数の処理の
起動要求が競合した場合に、各処理の実行時間を比較し
て優先順位を決定する。より具体的には、処理識別部２
が入力データ毎の処理を識別し、常数記憶部５が処理毎
の実行時間の初期値と処理の重要度を示す値とを記憶
し、演算部６が常数記憶部５に記憶された常数に基づき
実行時間を計算し、優先制御部４が演算部６の計算に基
づき演算結果から処理の優先順位を決定して、処理実行
部７の動作を制御する。
概略を説明する。まず、優先制御部４は、複数の処理の
起動要求が競合した場合に、各処理の実行時間を比較し
て優先順位を決定する。より具体的には、処理識別部２
が入力データ毎の処理を識別し、常数記憶部５が処理毎
の実行時間の初期値と処理の重要度を示す値とを記憶
し、演算部６が常数記憶部５に記憶された常数に基づき
実行時間を計算し、優先制御部４が演算部６の計算に基
づき演算結果から処理の優先順位を決定して、処理実行
部７の動作を制御する。
【００２２】従って、例えば実行時間の長い処理ａと短
い処理ｂが発生した場合、処理ａを先に実行してしまう
と処理ｂは処理ａの実行時間だけ待たされるが、処理ａ
を実行する前に、処理ａ及び処理ｂの各処理の実行時間
を計算して優先順位を決めることにより、実行時間の短
い処理ｂが先に処理され、待ち時間が短くなる。
い処理ｂが発生した場合、処理ａを先に実行してしまう
と処理ｂは処理ａの実行時間だけ待たされるが、処理ａ
を実行する前に、処理ａ及び処理ｂの各処理の実行時間
を計算して優先順位を決めることにより、実行時間の短
い処理ｂが先に処理され、待ち時間が短くなる。
【００２３】次に、図１に示される処理制御装置の動作
について図２を参照してさらに詳細に説明する。図２
は、図１に示される処理制御装置の動作を示す概念図で
ある。
について図２を参照してさらに詳細に説明する。図２
は、図１に示される処理制御装置の動作を示す概念図で
ある。
【００２４】まず、図２の（ａ）に示される動作から説
明する。図２の（ａ）に示す図は、２つのデータが入力
し、その一方のデータの処理ａと、もう一方のデータの
処理ｂとが競合した場合の動作を示す概念図である。
明する。図２の（ａ）に示す図は、２つのデータが入力
し、その一方のデータの処理ａと、もう一方のデータの
処理ｂとが競合した場合の動作を示す概念図である。
【００２５】処理ａの時間実行常数としての実行時間パ
ラメータ１０２は、処理ｂの時間実行常数としての実行
時間パラメータ１０５よりも大きく、さらに、処理ａ
が、重要度合いを示す閾値１０３を有しているのに対し
て、処理ｂは、重要度合いを示す閾値を有していない。
ラメータ１０２は、処理ｂの時間実行常数としての実行
時間パラメータ１０５よりも大きく、さらに、処理ａ
が、重要度合いを示す閾値１０３を有しているのに対し
て、処理ｂは、重要度合いを示す閾値を有していない。
【００２６】ここで、処理シーケンス時間軸１０９に示
されるように、処理ａと処理ｂとが略同時に起動要求さ
れた場合、その２つの起動要求を受けて各々の実行時間
パラメータ１０２と実行時間パラメータ１０５とを優先
制御部１０６において比較する。
されるように、処理ａと処理ｂとが略同時に起動要求さ
れた場合、その２つの起動要求を受けて各々の実行時間
パラメータ１０２と実行時間パラメータ１０５とを優先
制御部１０６において比較する。
【００２７】この優先制御部１０６における比較は、２
つの時間実行パラメータ１０２と１０５とのそれぞれ
に、相手側の重要度合いを示す閾値を重ね合わせて行
う。ただし、この図２の（ａ）に示される場合において
は、処理ｂの閾値はゼロであるため、処理ａの実行時間
パラメータ１０２に閾値が重ね合わされることはない。
つの時間実行パラメータ１０２と１０５とのそれぞれ
に、相手側の重要度合いを示す閾値を重ね合わせて行
う。ただし、この図２の（ａ）に示される場合において
は、処理ｂの閾値はゼロであるため、処理ａの実行時間
パラメータ１０２に閾値が重ね合わされることはない。
【００２８】重ね合わせを行った結果として、比較すべ
き時間実行パラメータは、それぞれ処理ａに対応するも
のが１１２、処理ｂに対応するものが１１５（閾値１０
３が重ね合わされている。）となっている。
き時間実行パラメータは、それぞれ処理ａに対応するも
のが１１２、処理ｂに対応するものが１１５（閾値１０
３が重ね合わされている。）となっている。
【００２９】この重ね合わせた後の実行時間パラメータ
を優先制御部１０６が比較し、その結果、図２の（ａ）
に示されるように、処理ｂの実行時間パラメータ１１５
の方が処理ａの実行時間パラメータ１１２よりも短いた
め、処理ｂの実行が優先される。この処理を実行する際
の処理シーケンス時間軸１０９においては、処理ｂの実
行が１０７であり、処理ａの実行が１０８となってい
る。
を優先制御部１０６が比較し、その結果、図２の（ａ）
に示されるように、処理ｂの実行時間パラメータ１１５
の方が処理ａの実行時間パラメータ１１２よりも短いた
め、処理ｂの実行が優先される。この処理を実行する際
の処理シーケンス時間軸１０９においては、処理ｂの実
行が１０７であり、処理ａの実行が１０８となってい
る。
【００３０】次に、図２の（ｂ）に示される動作につい
て説明する。この図２の（ｂ）に示す場合は、処理ａが
行われるデータと、処理ｂが行われるデータとが入力し
た場合の動作を示す図である。
て説明する。この図２の（ｂ）に示す場合は、処理ａが
行われるデータと、処理ｂが行われるデータとが入力し
た場合の動作を示す図である。
【００３１】これらのデータの処理において、処理ａの
実行時間パラメータ２０２は、処理ｂの実行時間パラメ
ータ２０５よりも大きい。また、処理ａは図２の（ｂ）
に示すようにそのデータの処理の重要度を表す閾値２０
３を有しているが、処理ｂは有していない。
実行時間パラメータ２０２は、処理ｂの実行時間パラメ
ータ２０５よりも大きい。また、処理ａは図２の（ｂ）
に示すようにそのデータの処理の重要度を表す閾値２０
３を有しているが、処理ｂは有していない。
【００３２】優先制御部２０６は、図２の（ａ）に示さ
れる場合の動作と同様に、それぞれの処理の実行時間パ
ラメータに相手側の閾値を重ね合わせる。その結果、重
ね合わせた後の実行時間パラメータは、処理ａに対応す
るものが２２２となり、処理ｂに対応するものが２２５
となる。
れる場合の動作と同様に、それぞれの処理の実行時間パ
ラメータに相手側の閾値を重ね合わせる。その結果、重
ね合わせた後の実行時間パラメータは、処理ａに対応す
るものが２２２となり、処理ｂに対応するものが２２５
となる。
【００３３】その結果、実行時間パラメータ自体の比較
によれば、処理ｂの実行時間パラメータの方が処理ａの
実行時間パラメータよりも短いが、処理ａの有する重要
度合いを示す閾値２０３が大きいため、その重ねた結果
として図２の（ｂ）に示されるように処理ａの実行時間
２２２の方が処理ｂの実行時間２２５よりも短くなる。
によれば、処理ｂの実行時間パラメータの方が処理ａの
実行時間パラメータよりも短いが、処理ａの有する重要
度合いを示す閾値２０３が大きいため、その重ねた結果
として図２の（ｂ）に示されるように処理ａの実行時間
２２２の方が処理ｂの実行時間２２５よりも短くなる。
【００３４】そのため、優先制御部２０６による比較の
結果、処理ａの実行が処理ｂの実行よりも優先される。
従って、この処理の場合の、処理シーケンス時間軸２０
９においては、処理ａの実行２０８が、処理２０７の実
行２０７よりも優先されている。
結果、処理ａの実行が処理ｂの実行よりも優先される。
従って、この処理の場合の、処理シーケンス時間軸２０
９においては、処理ａの実行２０８が、処理２０７の実
行２０７よりも優先されている。
【００３５】この図２に示されるように、本実施形態に
よれば、入力した各データに対する処理の実行時間と処
理内容に重みを負荷するための閾値とに基づき、処理の
優先度を決定するため、処理を効率的に実行することが
できる。
よれば、入力した各データに対する処理の実行時間と処
理内容に重みを負荷するための閾値とに基づき、処理の
優先度を決定するため、処理を効率的に実行することが
できる。
【００３６】ただし、図２に示される動作例では、２つ
のデータに対する処理が競合する場合を図示している
が、本発明は、２つのデータに対する処理が競合する場
合のみならず、２つよりも多い数のデータに対する処理
が競合する場合においても、同様に適用することができ
る。
のデータに対する処理が競合する場合を図示している
が、本発明は、２つのデータに対する処理が競合する場
合のみならず、２つよりも多い数のデータに対する処理
が競合する場合においても、同様に適用することができ
る。
【００３７】次に、本発明に係る処理制御装置の回路に
ついて図面を参照して説明する。図３に、本発明に係る
処理制御装置の回路の第１の回路の回路図を示す。
ついて図面を参照して説明する。図３に、本発明に係る
処理制御装置の回路の第１の回路の回路図を示す。
【００３８】図３を参照すると、この処理制御装置は、
プロセッサ３０２に接続され、常数を記憶するためのメ
モリ３０１と、常数の読み込みやデータの転送、実行時
間の演算、処理の実行を行うプロセッサ３０２と、プロ
セッサ３０２、メモリ３０４、データ入力部３０５及び
データ出力部３０６を繋ぐシステムバス３０３と、処理
内容を記憶するメモリ３０４と、外部からのデータを受
信するデータ入力部３０５と、外部にデータを出力する
データ出力部３０６とから構成される。
プロセッサ３０２に接続され、常数を記憶するためのメ
モリ３０１と、常数の読み込みやデータの転送、実行時
間の演算、処理の実行を行うプロセッサ３０２と、プロ
セッサ３０２、メモリ３０４、データ入力部３０５及び
データ出力部３０６を繋ぐシステムバス３０３と、処理
内容を記憶するメモリ３０４と、外部からのデータを受
信するデータ入力部３０５と、外部にデータを出力する
データ出力部３０６とから構成される。
【００３９】次に、この図３に示される処理制御装置の
動作について説明する。まず、プロセッサ３０２が、デ
ータ入力部３０５において受け取られたデータの内容
を、システムバス３０３を介して識別し、この識別結果
に基づき、受け取ったデータに対して行われる処理をメ
モリ３０４から読み込む。
動作について説明する。まず、プロセッサ３０２が、デ
ータ入力部３０５において受け取られたデータの内容
を、システムバス３０３を介して識別し、この識別結果
に基づき、受け取ったデータに対して行われる処理をメ
モリ３０４から読み込む。
【００４０】そして、プロセッサ３０２は、読み込んだ
処理に対応する実行時間と処理の重要度を示す値とをメ
モリ３０１から読み出し、実行条件と合わせて演算を行
う。その後、保留されている処理の実行時間と演算結果
とを比較し、短い実行時間を有する処理を優先して実行
し、この処理を実行した後のデータをデータ出力部３０
６から外部へ出力する。
処理に対応する実行時間と処理の重要度を示す値とをメ
モリ３０１から読み出し、実行条件と合わせて演算を行
う。その後、保留されている処理の実行時間と演算結果
とを比較し、短い実行時間を有する処理を優先して実行
し、この処理を実行した後のデータをデータ出力部３０
６から外部へ出力する。
【００４１】従って、この図３に示される回路により構
成される処理制御装置によれば、プロセッサ３０２によ
り各データに対する処理の実行時間に基づき、処理の優
先度を制御しているため、効率的に処理を実行すること
ができる。
成される処理制御装置によれば、プロセッサ３０２によ
り各データに対する処理の実行時間に基づき、処理の優
先度を制御しているため、効率的に処理を実行すること
ができる。
【００４２】次に、本発明に係る処理制御装置の回路の
第２の回路について図面を参照して説明する。図４に、
本発明に係る処理制御装置の第２の回路の回路図を示
す。この図４に示される回路が図３に示される回路と異
なる点は、演算部４０７が、図３に示される回路に付け
加えられている点である。その他の点については同様な
ので、その説明を省略する。また、図３に示される部材
と同様な部材には、同じ番号を付す。
第２の回路について図面を参照して説明する。図４に、
本発明に係る処理制御装置の第２の回路の回路図を示
す。この図４に示される回路が図３に示される回路と異
なる点は、演算部４０７が、図３に示される回路に付け
加えられている点である。その他の点については同様な
ので、その説明を省略する。また、図３に示される部材
と同様な部材には、同じ番号を付す。
【００４３】この図４に示される演算部４０７は、シス
テムバス３０３上に接続されており、図３に示されるプ
ロセッサ３０２が行っていた動作の内、プロセッサ３０
２がメモリ３０１から読み込んだ処理の実行時間常数と
条件とに基づいて、各処理の実行時間を演算して出力す
る動作を、プロセッサ３０２に代わって実行する。
テムバス３０３上に接続されており、図３に示されるプ
ロセッサ３０２が行っていた動作の内、プロセッサ３０
２がメモリ３０１から読み込んだ処理の実行時間常数と
条件とに基づいて、各処理の実行時間を演算して出力す
る動作を、プロセッサ３０２に代わって実行する。
【００４４】従って、この回路によれば、図３に示され
る回路により構成される処理制御装置と同様な効果が得
られると共に、プロセッサ３０２が行う動作の内の一部
を演算部４０７が実行するので、プロセッサの負担を軽
減することができ、データの処理をさらに効率的に実行
することができる。
る回路により構成される処理制御装置と同様な効果が得
られると共に、プロセッサ３０２が行う動作の内の一部
を演算部４０７が実行するので、プロセッサの負担を軽
減することができ、データの処理をさらに効率的に実行
することができる。
【００４５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、処理の優先制御がハードウェアで固定されて
いるものではなく処理の実行時間を条件に優先順位を決
定しているため、保留されている処理の実行時間の長さ
に無関係に実行時間の長い処理によってプロセッサが占
有されることを防止することができるので、効率的にデ
ータの処理を行うことが可能な処理制御装置を提供する
ことができる。
によれば、処理の優先制御がハードウェアで固定されて
いるものではなく処理の実行時間を条件に優先順位を決
定しているため、保留されている処理の実行時間の長さ
に無関係に実行時間の長い処理によってプロセッサが占
有されることを防止することができるので、効率的にデ
ータの処理を行うことが可能な処理制御装置を提供する
ことができる。
【００４６】また、入力したデータに対して行う処理を
識別し、識別された処理の実行時間が記憶されているの
で、入力したデータの優先処理を正確に行うことが可能
な処理制御装置を提供することができる。
識別し、識別された処理の実行時間が記憶されているの
で、入力したデータの優先処理を正確に行うことが可能
な処理制御装置を提供することができる。
【００４７】また、データの重要度を表す重要度合い
を、入力した他のデータの実行時間に重ね合わせ、この
重ね合わせた実行時間を、その入力したデータの実行時
間とみなして、実行時間の比較を行っているため、デー
タを処理する際の優先度を、その実行時間のみならず、
そのデータの重要度をも考慮して決定しているので、さ
らにデータを処理する際の効率を向上させることが可能
な処理制御装置を提供することができる。
を、入力した他のデータの実行時間に重ね合わせ、この
重ね合わせた実行時間を、その入力したデータの実行時
間とみなして、実行時間の比較を行っているため、デー
タを処理する際の優先度を、その実行時間のみならず、
そのデータの重要度をも考慮して決定しているので、さ
らにデータを処理する際の効率を向上させることが可能
な処理制御装置を提供することができる。
【００４８】さらに、重ね合わせ演算を行う演算部を、
処理制御装置を制御するためのプロセッサとは別個の部
材としているため、重ね合わせ演算を行う場合であって
も、プロセッサに余分な負担をかけることを防止するこ
とが可能な処理制御装置を提供することができる。
処理制御装置を制御するためのプロセッサとは別個の部
材としているため、重ね合わせ演算を行う場合であって
も、プロセッサに余分な負担をかけることを防止するこ
とが可能な処理制御装置を提供することができる。
【図１】本発明に係る処理制御装置の一実施形態の構造
を示すブロック図である。
を示すブロック図である。
【図２】図１に示す処理制御装置の動作を示す概念図で
ある。
ある。
【図３】本発明に係る処理制御装置の第１の回路を示す
図である。
図である。
【図４】本発明に係る処理制御装置の第２の回路を示す
図である。
図である。
１ データ入力部 ２ 処理識別部 ３ 処理記憶部 ４ 優先制御部 ５ 常数記憶部 ６ 演算部 ７ 処理実行部 １０２ 実行時間パラメータ １０３ 閾値 １０５ 実行時間パラメータ １０６ 優先制御部 １０９ 処理シーケンス時間軸 ２０２ 実行時間パラメータ ２０３ 閾値 ２０５ 実行時間パラメータ ２０６ 優先制御部 ２０９ 処理シーケンス時間軸
Claims (4)
- 【請求項１】 入力した１以上のデータのそれぞれに対
して処理を行い、該処理を行ったデータを出力する処理
制御装置において、 前記入力したデータに対して行う処理を実行するための
それぞれの実行時間を比較する比較手段と、 前記比較手段の比較結果に基づき、処理の実行時間が短
いデータを優先させて処理を行うように制御する優先制
御手段とを有することを特徴とする処理制御装置。 - 【請求項２】 前記入力したデータに対して行う処理を
識別する処理識別手段と、 前記入力したデータに対して行う処理を記憶する処理記
憶手段とを有することを特徴とする請求項１記載の処理
制御装置。 - 【請求項３】 前記比較手段は、 前記入力したデータに対して行う処理のそれぞれの重要
度を重要度合いとして記憶する重要度合い記憶手段と、 前記入力したデータに対して行う処理のそれぞれの重要
度合いを、該入力したデータ以外の他の入力したデータ
の実行時間に重ね合わせる重ね合わせ演算手段とを有
し、 前記比較手段が、前記重要度合いが重ね合わされた実行
時間をその入力したデータの実行時間とみなして、前記
入力したデータに対して行う処理のそれぞれの実行時間
を比較することを特徴とする請求項１又は２に記載の処
理制御装置。 - 【請求項４】 前記重ね合わせ演算手段が、前記処理制
御装置の動作を制御するためのプロセッサとは別個の演
算手段であることを特徴とする請求項３に記載の処理制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124622A JP3008890B2 (ja) | 1997-05-15 | 1997-05-15 | 処理制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124622A JP3008890B2 (ja) | 1997-05-15 | 1997-05-15 | 処理制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320217A true JPH10320217A (ja) | 1998-12-04 |
| JP3008890B2 JP3008890B2 (ja) | 2000-02-14 |
Family
ID=14889983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124622A Expired - Fee Related JP3008890B2 (ja) | 1997-05-15 | 1997-05-15 | 処理制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008890B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697775B2 (en) | 1998-06-15 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Audio coding method, audio coding apparatus, and data storage medium |
-
1997
- 1997-05-15 JP JP9124622A patent/JP3008890B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697775B2 (en) | 1998-06-15 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Audio coding method, audio coding apparatus, and data storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3008890B2 (ja) | 2000-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7305499B2 (en) | DMA controller for controlling and measuring the bus occupation time value for a plurality of DMA transfers | |
| JPH0454255B2 (ja) | ||
| US4628449A (en) | Vector interrupt system and method | |
| JP3008890B2 (ja) | 処理制御装置 | |
| JP2005258509A (ja) | ストレージ装置 | |
| JP2002099435A (ja) | マルチタスク制御方法および情報処理装置 | |
| JPS6115260A (ja) | デ−タ処理装置 | |
| JPH0612107A (ja) | シーケンス演算プロセッサおよびシーケンス演算処理装置 | |
| JP3123946B2 (ja) | マイクロコンピュータ | |
| JP2000089971A (ja) | 割込み順位制御方法及び割込み順位制御装置 | |
| JP6940283B2 (ja) | Ｄｍａ転送制御装置、ｄｍａ転送制御方法、及び、ｄｍａ転送制御プログラム | |
| JP2000029719A (ja) | 割込制御装置 | |
| JP3214557B2 (ja) | 入出力制御装置及びｄｍａ転送制御方法 | |
| JPH0721111A (ja) | 優先順位決定システム | |
| JPH10269199A (ja) | 命令追い越し処理回路 | |
| JPH07262022A (ja) | 割込み処理方式 | |
| JP2814849B2 (ja) | 通信制御装置 | |
| JP2002055831A (ja) | 割込処理制御システム | |
| JPH05334233A (ja) | データ転送装置 | |
| JP2005107695A (ja) | 情報処理装置およびその割り込み制御方法 | |
| JP2001195389A (ja) | バウンダリ実行制御装置及びバウンダリ制御方法 | |
| JPH09160786A (ja) | マイクロプロセッサ | |
| JPH05313916A (ja) | 電子計算機における割込み処理方法及び電子計算機 | |
| JPH0991137A (ja) | データ処理装置 | |
| JP2002229930A (ja) | Ｄｍａ制御方法及びメディア処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |