JP2814849B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP2814849B2 JP2814849B2 JP4216726A JP21672692A JP2814849B2 JP 2814849 B2 JP2814849 B2 JP 2814849B2 JP 4216726 A JP4216726 A JP 4216726A JP 21672692 A JP21672692 A JP 21672692A JP 2814849 B2 JP2814849 B2 JP 2814849B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- processing
- address
- circuit
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は通信制御装置に関し、特
に複数の回線からの処理要求を制御する通信制御装置に
関する。
に複数の回線からの処理要求を制御する通信制御装置に
関する。
【０００２】
【従来の技術】従来、この種の通信制御装置は、回線ア
ダプタを実装した位置によりその回線アダプタが収容す
る回線アドレスが決まるように予めアドレスが割り当て
られており、そのアドレスの値の順番に回線アダプタ制
御部が回線アダプタ内部のステータスレジスタをリード
して、そのステータスレジスタの内容により処理要求の
フラグが立っているかどうかを検出して、フラグが立っ
ているならそれに見合う処理をその回線アダプタに対し
て行っていた。
ダプタを実装した位置によりその回線アダプタが収容す
る回線アドレスが決まるように予めアドレスが割り当て
られており、そのアドレスの値の順番に回線アダプタ制
御部が回線アダプタ内部のステータスレジスタをリード
して、そのステータスレジスタの内容により処理要求の
フラグが立っているかどうかを検出して、フラグが立っ
ているならそれに見合う処理をその回線アダプタに対し
て行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の通信制
御装置では、回線処理を実行する前に予め割り当てられ
た回線アドレスに基づき、その順番に回線からの処理要
求をスキャンし、回線からの処理要求の有・無を確認し
てから回線処理を行なうため、回線の処理と処理と間
に、回線からの処理要求をスキャンする時間が毎回必要
となっていた。
御装置では、回線処理を実行する前に予め割り当てられ
た回線アドレスに基づき、その順番に回線からの処理要
求をスキャンし、回線からの処理要求の有・無を確認し
てから回線処理を行なうため、回線の処理と処理と間
に、回線からの処理要求をスキャンする時間が毎回必要
となっていた。
【０００４】
【課題を解決するための手段】本発明の通信制御装置
は、回線からの処理要求情報を保持してくための回線ア
ダプタ毎の処理要求保持レジスタと、前記回線アダプタ
に対して回線処理を実行する回線処理実行回路と、回線
アドレスを一時的に記憶し、記憶した順に回線アドレス
を前記回線処理実行回路へ出力する記憶回路と、前記記
憶回路の記憶アドレス数をカウントする記憶アドレス数
カウンタと、読み出し指示される度に前記処理要求保持
レジスタから入力した前記処理要求情報により処理要求
の有る回線アドレスを前記記憶回路に出力するととも
に、前記記憶アドレス数カウンタのカウント値を１だけ
増やすアドレス制御回路と、前記記憶アドレス数カウン
タからの指示により前記読み出し指示を行ない、また前
記回線処理実行回路からの前記回線処理の終了通知を受
けると前記記憶回路に対して次の回線アドレスの出力指
示を行なうとともに、前記記憶アドレス数カウンタのカ
ウント値を１だけ減らす状態制御回路とを有し、前記記
憶回路に記憶した回線アドレスを持つ回線を、記憶した
順に処理対象として決定し、その処理対象となる回線の
決定と並列して回線処理を実行することを特徴とする。
は、回線からの処理要求情報を保持してくための回線ア
ダプタ毎の処理要求保持レジスタと、前記回線アダプタ
に対して回線処理を実行する回線処理実行回路と、回線
アドレスを一時的に記憶し、記憶した順に回線アドレス
を前記回線処理実行回路へ出力する記憶回路と、前記記
憶回路の記憶アドレス数をカウントする記憶アドレス数
カウンタと、読み出し指示される度に前記処理要求保持
レジスタから入力した前記処理要求情報により処理要求
の有る回線アドレスを前記記憶回路に出力するととも
に、前記記憶アドレス数カウンタのカウント値を１だけ
増やすアドレス制御回路と、前記記憶アドレス数カウン
タからの指示により前記読み出し指示を行ない、また前
記回線処理実行回路からの前記回線処理の終了通知を受
けると前記記憶回路に対して次の回線アドレスの出力指
示を行なうとともに、前記記憶アドレス数カウンタのカ
ウント値を１だけ減らす状態制御回路とを有し、前記記
憶回路に記憶した回線アドレスを持つ回線を、記憶した
順に処理対象として決定し、その処理対象となる回線の
決定と並列して回線処理を実行することを特徴とする。
【０００５】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００６】図１は本発明の第１の実施例のブロック図
である。回線アダプタ１１〜１Ｎは回線処理を行う回線
アダプタ制御部２により制御される回線を収容する為の
アダプタである。各回線アダプタ１１〜１Ｎには、それ
が接続される回線からの処理要求情報を保持している処
理要求保持レジスタ１１１〜１Ｎ１を有しており、状態
制御回路２４からの指示によりその内容を回線アダプタ
制御部２内の回線アドレス制御回路２１へ出力する。
である。回線アダプタ１１〜１Ｎは回線処理を行う回線
アダプタ制御部２により制御される回線を収容する為の
アダプタである。各回線アダプタ１１〜１Ｎには、それ
が接続される回線からの処理要求情報を保持している処
理要求保持レジスタ１１１〜１Ｎ１を有しており、状態
制御回路２４からの指示によりその内容を回線アダプタ
制御部２内の回線アドレス制御回路２１へ出力する。
【０００７】回線アドレス制御回路２１は処理要求保持
レジスタ１１１〜１Ｎ１から読み込んだ回線からの処理
要求の有・無に基づき、処理要求の有る回線のアドレス
を記憶回路２２に出力し、また記憶回路２２に対して回
線アドレスを出力する度に記憶アドレス数カウンタ２３
の保持するカウント値を１だけ更新する。
レジスタ１１１〜１Ｎ１から読み込んだ回線からの処理
要求の有・無に基づき、処理要求の有る回線のアドレス
を記憶回路２２に出力し、また記憶回路２２に対して回
線アドレスを出力する度に記憶アドレス数カウンタ２３
の保持するカウント値を１だけ更新する。
【０００８】記憶回路２２は回線アドレス制御回路２１
から出力された回線アドレスを一時的に記憶し、状態制
御回路２４からの出力指示により、記憶している回線ア
ドレスを記憶した順番に出力する。記憶アドレス数カウ
ンタ２３は回線アドレス制御回路２１から記憶回路２２
に対して回線アドレスが出力される度に保持しているカ
ウント値を１だけ増し、状態制御回路２４から記憶回路
２２に対して回線アドレスの出力指示がある度に保持し
ているカウント値を１だけ減らすカウンタで、その値が
予め定められた値以下になると状態制御回路２４に対し
て次の処理要求保持レジスタの読みだし指示を行う。
から出力された回線アドレスを一時的に記憶し、状態制
御回路２４からの出力指示により、記憶している回線ア
ドレスを記憶した順番に出力する。記憶アドレス数カウ
ンタ２３は回線アドレス制御回路２１から記憶回路２２
に対して回線アドレスが出力される度に保持しているカ
ウント値を１だけ増し、状態制御回路２４から記憶回路
２２に対して回線アドレスの出力指示がある度に保持し
ているカウント値を１だけ減らすカウンタで、その値が
予め定められた値以下になると状態制御回路２４に対し
て次の処理要求保持レジスタの読みだし指示を行う。
【０００９】状態制御回路２４は記憶アドレス数カウン
タ２３からの指示により、処理要求保持レジスタ１１１
〜１Ｎ１の内容を順番に読みだし、回線処理実行回路２
５からの回線処理終了の通知を受けると記憶回路２２に
対して次に処理を行う回線アドレスの出力指示を行い、
また記憶アドレス数カウンタ２３のカウント値を１だけ
減らす。回線処理実行回路２５は記憶回路２２から回線
アドレスを入力するとそのアドレスの回線を収容する回
線アダプタにアクセスし、回線処理を行う。
タ２３からの指示により、処理要求保持レジスタ１１１
〜１Ｎ１の内容を順番に読みだし、回線処理実行回路２
５からの回線処理終了の通知を受けると記憶回路２２に
対して次に処理を行う回線アドレスの出力指示を行い、
また記憶アドレス数カウンタ２３のカウント値を１だけ
減らす。回線処理実行回路２５は記憶回路２２から回線
アドレスを入力するとそのアドレスの回線を収容する回
線アダプタにアクセスし、回線処理を行う。
【００１０】図２は本発明の第１の実施例のブロック図
である。本実施例では、回線アダプタ１１′〜１Ｎ′は
処理要求保持レジスタ１１１′〜１Ｎ１′が保持する各
回線からの処理要求をＯＲ回路１１２〜１Ｎ２によって
論理和がとられ、回線アダプタ単位で状態制御回路２
４′に対して割り込み信号を発生し、割り込みが受け付
けられると状態制御回路２４′からの読み出し指示によ
り、その内容が回線アドレス制御回路２１へ読みだされ
る点のみが第１の実施例と異なる。
である。本実施例では、回線アダプタ１１′〜１Ｎ′は
処理要求保持レジスタ１１１′〜１Ｎ１′が保持する各
回線からの処理要求をＯＲ回路１１２〜１Ｎ２によって
論理和がとられ、回線アダプタ単位で状態制御回路２
４′に対して割り込み信号を発生し、割り込みが受け付
けられると状態制御回路２４′からの読み出し指示によ
り、その内容が回線アドレス制御回路２１へ読みだされ
る点のみが第１の実施例と異なる。
【００１１】本実施例によれば、回線からの処理要求に
よる回線アダプタ制御部に対する割り込みのレベルを割
り込みの信号単位で振り分けることにより特定の回線を
優先処理できる。
よる回線アダプタ制御部に対する割り込みのレベルを割
り込みの信号単位で振り分けることにより特定の回線を
優先処理できる。
【００１２】
【発明の効果】以上説明したように、本発明は一つの回
線アダプタ制御部が複数の回線アダプタを制御する場
合、回線処理を実行する回路と、処理をする回線を決定
する回路を独立して持ち、予め回線アダプタ毎にそれが
収容する回線からの処理要求の有・無の情報を保持して
おき、ある１つの回線アダプタ内の回線の処理を開始す
る直前に、その回線からの処理要求の有・無の情報に基
づいて、処理を実行する回線を予め回線処理実行と独立
して決定して、処理回線を決定するので回線処理を中断
することがなく、従来のように回線アドレスに基づいて
その順番に処理要求をスキャンして処理要求があるかな
いかを確認してからその回線を処理するという場合と比
較して、常に回線処理を実行する為、従来方式より低い
性能で従来方式と同等の処理能力を持つことが可能であ
る。
線アダプタ制御部が複数の回線アダプタを制御する場
合、回線処理を実行する回路と、処理をする回線を決定
する回路を独立して持ち、予め回線アダプタ毎にそれが
収容する回線からの処理要求の有・無の情報を保持して
おき、ある１つの回線アダプタ内の回線の処理を開始す
る直前に、その回線からの処理要求の有・無の情報に基
づいて、処理を実行する回線を予め回線処理実行と独立
して決定して、処理回線を決定するので回線処理を中断
することがなく、従来のように回線アドレスに基づいて
その順番に処理要求をスキャンして処理要求があるかな
いかを確認してからその回線を処理するという場合と比
較して、常に回線処理を実行する為、従来方式より低い
性能で従来方式と同等の処理能力を持つことが可能であ
る。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
２ 回線アダプタ制御部 １１〜１Ｎ，１１′〜１Ｎ′ 回線アダプタ ２１ 回線アドレス制御回路 ２２ 記憶回路 ２３ 記憶アドレス数カウンタ ２４，２４′ 状態制御回路 ２５ 回線処理実行回路 １１１〜１Ｎ１ 処理要求保持レジスタ １１２〜１Ｎ２ ＯＲ回路
Claims (2)
- 【請求項１】回線からの処理要求情報を保持してくため
の回線アダプタ毎の処理要求保持レジスタと、 前記回線アダプタに対して回線処理を実行する回線処理
実行回路と、 回線アドレスを一時的に記憶し、記憶した順に回線アド
レスを前記回線処理実行回路へ出力する記憶回路と、 前記記憶回路の記憶アドレス数をカウントする記憶アド
レス数カウンタと、 読み出し指示される度に前記処理要求保持レジスタから
入力した前記処理要求情報により処理要求の有る回線ア
ドレスを前記記憶回路に出力するとともに、前記記憶ア
ドレス数カウンタのカウント値を１だけ増やすアドレス
制御回路と、 前記記憶アドレス数カウンタからの指示により前記読み
出し指示を行ない、また前記回線処理実行回路からの前
記回線処理の終了通知を受けると前記記憶回路に対して
次の回線アドレスの出力指示を行なうとともに、前記記
憶アドレス数カウンタのカウント値を１だけ減らす状態
制御回路とを有し、 前記記憶回路に記憶した回線アドレスを持つ回線を、記
憶した順に処理対象として決定し、その処理対象となる
回線の決定と並列して回線処理を実行することを特徴と
した通信制御装置。 - 【請求項２】前記回線アダプタは、回線からの処理要求
があると回線アダプタ制御部への割り込みを発生し、割
り込みが受け付けられてた場合、その内容が前記回線ア
ドレス制御回路へ読みだされるように構成したことを特
徴とする請求項１記載の通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216726A JP2814849B2 (ja) | 1992-08-14 | 1992-08-14 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216726A JP2814849B2 (ja) | 1992-08-14 | 1992-08-14 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662071A JPH0662071A (ja) | 1994-03-04 |
| JP2814849B2 true JP2814849B2 (ja) | 1998-10-27 |
Family
ID=16692965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216726A Expired - Lifetime JP2814849B2 (ja) | 1992-08-14 | 1992-08-14 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814849B2 (ja) |
-
1992
- 1992-08-14 JP JP4216726A patent/JP2814849B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0662071A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| EP0386935A2 (en) | Apparatus capable of varying number of wait states for access | |
| US6175890B1 (en) | Device for efficiently handling interrupt request processes | |
| JPH02267634A (ja) | 割込み処理装置 | |
| JPH05250305A (ja) | データ転送制御方式 | |
| JP2814849B2 (ja) | 通信制御装置 | |
| EP0426111A2 (en) | Memory control system | |
| EP0230536A1 (en) | I/O processor for programmable sequence controller | |
| JPH0696007A (ja) | Ｄｍａ転送方式 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JPH09146839A (ja) | キャッシュメモリ制御装置 | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JP2802091B2 (ja) | 割込ベクタ制御方式 | |
| JPH1011411A (ja) | 割込み制御システム | |
| JP3496942B2 (ja) | メモリアクセス方法 | |
| JP3270149B2 (ja) | データ転送装置 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JP2000067008A (ja) | マルチプロセッサシステム | |
| JPH06110828A (ja) | メモリ制御装置 | |
| JPH0235541A (ja) | 主記憶装置の制御方式 | |
| JPH05143360A (ja) | マイクロコンピユータ | |
| JPS58189719A (ja) | デ−タ転送制御方式 | |
| JPH0675765A (ja) | 処理速度制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980714 |