JPH05143360A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH05143360A JPH05143360A JP30090791A JP30090791A JPH05143360A JP H05143360 A JPH05143360 A JP H05143360A JP 30090791 A JP30090791 A JP 30090791A JP 30090791 A JP30090791 A JP 30090791A JP H05143360 A JPH05143360 A JP H05143360A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- factor
- interruption
- interrupt factor
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、マイクロコンピュータに関し、優先
度の高い割り込み処理を、先の割り込み要因に応じて高
速に行うことを目的とする。 【構成】バンクメモリ２１、２２に、互いに異なる割り
込み処理プログラムを格納し、割り込み要因Ａの割り込
み要求に対してはバンクメモリ２１を有効にし、割り込
み要因Ｂの割り込み要求に対してはバンクメモリ２２を
有効にし、要因Ａ及びＢよりも優先度の高い割り込み要
因Ｃに対しては、先の割り込み要因を確認することな
く、先の割り込み要因がＡの場合には割り込み処理ＰＥ
を実行し、先の割り込み要因がＢの場合には割り込み処
理ＰＦを実行する。
度の高い割り込み処理を、先の割り込み要因に応じて高
速に行うことを目的とする。 【構成】バンクメモリ２１、２２に、互いに異なる割り
込み処理プログラムを格納し、割り込み要因Ａの割り込
み要求に対してはバンクメモリ２１を有効にし、割り込
み要因Ｂの割り込み要求に対してはバンクメモリ２２を
有効にし、要因Ａ及びＢよりも優先度の高い割り込み要
因Ｃに対しては、先の割り込み要因を確認することな
く、先の割り込み要因がＡの場合には割り込み処理ＰＥ
を実行し、先の割り込み要因がＢの場合には割り込み処
理ＰＦを実行する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関する。
に関する。
【０００２】
【従来の技術】 マイクロコンピュータでは、ＭＰＵへ
の割り込み要求に応答して、割り込み要因を判別し、そ
の要因に応じた割り込み処理を実行する。割り込み要因
が複数ある場合には、割り込み処理実行中に他の優先度
の高い割り込み要求が発生して、多重割り込み処理を行
わなければならないケースがよくある。この場合、先の
割り込み要因に応じて、後の割り込み要因に対する処理
を選択しなければならない場合がある。
の割り込み要求に応答して、割り込み要因を判別し、そ
の要因に応じた割り込み処理を実行する。割り込み要因
が複数ある場合には、割り込み処理実行中に他の優先度
の高い割り込み要求が発生して、多重割り込み処理を行
わなければならないケースがよくある。この場合、先の
割り込み要因に応じて、後の割り込み要因に対する処理
を選択しなければならない場合がある。
【０００３】例えば、割り込み要因がＡ、Ｂ、Ｃとあ
り、割り込み要因Ｃが割り込み要因Ａ及びＢよりも優先
度が高いとする。また、要因Ｃによる割り込みの場合、
先の割り込み要因がＡとき、要因Ｃに対して割り込み処
理ＰＥを実行し、先の割り込み要因がＢのとき、要因Ｃ
に対して割り込み処理ＰＦを実行するとする。具体的に
は、受信割り込みと、送信割り込みと、送受信エラー割
り込みとがあり、送信中でのエラー割り込み処理と受信
中でのエラー割り込み処理とが異なり、エラー割り込み
を優先的に高速処理する必要がある場合である。このよ
うな場合、従来では、図３に示すような処理を行ってい
た。以下、括弧内の数値は、図中のステップ識別番号を
示す。
り、割り込み要因Ｃが割り込み要因Ａ及びＢよりも優先
度が高いとする。また、要因Ｃによる割り込みの場合、
先の割り込み要因がＡとき、要因Ｃに対して割り込み処
理ＰＥを実行し、先の割り込み要因がＢのとき、要因Ｃ
に対して割り込み処理ＰＦを実行するとする。具体的に
は、受信割り込みと、送信割り込みと、送受信エラー割
り込みとがあり、送信中でのエラー割り込み処理と受信
中でのエラー割り込み処理とが異なり、エラー割り込み
を優先的に高速処理する必要がある場合である。このよ
うな場合、従来では、図３に示すような処理を行ってい
た。以下、括弧内の数値は、図中のステップ識別番号を
示す。
【０００４】（１０）割り込み要因がＣであるかどうか
を判別する。
を判別する。
【０００５】（１１）割り込み要因がＣでなければ、Ａ
であるかＢであるかを判別する。
であるかＢであるかを判別する。
【０００６】（１２、１３）割り込み要因Ａであれば割
り込み処理ＰＡを実行し、割り込み要因Ｂであれば割り
込み処理ＰＢを実行する。
り込み処理ＰＡを実行し、割り込み要因Ｂであれば割り
込み処理ＰＢを実行する。
【０００７】（１４）割り込み要因がＣの場合、先の割
り込み要因がＡであるかＢであるか判別する。
り込み要因がＡであるかＢであるか判別する。
【０００８】（１５、１６）先の割り込み要因がＡであ
れば割り込み処理ＰＥを実行し、先の割り込み要因がＢ
であれば割り込み処理ＰＦを実行する。
れば割り込み処理ＰＥを実行し、先の割り込み要因がＢ
であれば割り込み処理ＰＦを実行する。
【０００９】
【発明が解決しようとする課題】しかしながら、先の割
り込み要因が何であるかを判別しなければならないの
で、優先度の高い割り込み要因Ｃに対する処理を高速に
行う必要がある場合には、処理が時間的に間に合わない
可能性がでてくる。特に、先の割り込み要因が多数ある
場合に問題となりやすい。
り込み要因が何であるかを判別しなければならないの
で、優先度の高い割り込み要因Ｃに対する処理を高速に
行う必要がある場合には、処理が時間的に間に合わない
可能性がでてくる。特に、先の割り込み要因が多数ある
場合に問題となりやすい。
【００１０】本発明の目的は、このような問題点に鑑
み、優先度の高い割り込み処理を、先の割り込み要因に
応じて高速に行うことができるマイクロコンピュータを
提供することにある。
み、優先度の高い割り込み処理を、先の割り込み要因に
応じて高速に行うことができるマイクロコンピュータを
提供することにある。
【００１１】
【課題を解決するための手段及びその作用】本発明に係
るマイクロコンピュータを、実施例図中の対応する構成
要素の符号を引用して説明する。
るマイクロコンピュータを、実施例図中の対応する構成
要素の符号を引用して説明する。
【００１２】割り込み要因がＡ、Ｂ、Ｃとあり、割り込
み要因Ｃが割り込み要因Ａ及びＢよりも優先度が高いと
する。また、要因Ｃによる割り込みの場合、先の割り込
み要因がＡとき、要因Ｃに対して割り込み処理ＰＥを実
行し、先の割り込み要因がＢのとき、要因Ｃに対して割
り込み処理ＰＦを実行する場合を考える。
み要因Ｃが割り込み要因Ａ及びＢよりも優先度が高いと
する。また、要因Ｃによる割り込みの場合、先の割り込
み要因がＡとき、要因Ｃに対して割り込み処理ＰＥを実
行し、先の割り込み要因がＢのとき、要因Ｃに対して割
り込み処理ＰＦを実行する場合を考える。
【００１３】このマイクロコンピュータは、例えば図１
に示す如く、互いに同一アドレス領域を有する複数の記
憶部２１、２２を備え、異なる記憶部２１、２２に異な
る割り込み処理プログラムが格納された記憶手段２０
と、割り込み要因に応じて複数の記憶部２１、２２の１
つを選択的に有効にする記憶部切換手段２６と、割り込
み要因による割り込み要求信号ＩＲＱに対し、該割り込
み処理プログラムを実行するプログラム実行手段２３と
を備えている。
に示す如く、互いに同一アドレス領域を有する複数の記
憶部２１、２２を備え、異なる記憶部２１、２２に異な
る割り込み処理プログラムが格納された記憶手段２０
と、割り込み要因に応じて複数の記憶部２１、２２の１
つを選択的に有効にする記憶部切換手段２６と、割り込
み要因による割り込み要求信号ＩＲＱに対し、該割り込
み処理プログラムを実行するプログラム実行手段２３と
を備えている。
【００１４】本発明では、割り込み要因に応じて複数の
記憶部２１、２２の１つを選択的に有効にするので、先
の割り込み要因を判別する必要がなくなり、優先度の高
い割り込み処理を、先の割り込み要因に応じて高速に行
うことができる。特に、先の割り込み要因が多数ある場
合に本発明を適用すれば有効性が高くなる。
記憶部２１、２２の１つを選択的に有効にするので、先
の割り込み要因を判別する必要がなくなり、優先度の高
い割り込み処理を、先の割り込み要因に応じて高速に行
うことができる。特に、先の割り込み要因が多数ある場
合に本発明を適用すれば有効性が高くなる。
【００１５】本発明の第１態様では、記憶部切換手段２
６は、一部の割り込み要因に対してのみ記憶部２１、２
２を切り換える。この場合、構成が簡単になる。本発明
の第２態様では、記憶部切換手段２６は、優先度の低い
割り込み要因Ａ、Ｂに対してのみ記憶部２１、２２を切
り換える。
６は、一部の割り込み要因に対してのみ記憶部２１、２
２を切り換える。この場合、構成が簡単になる。本発明
の第２態様では、記憶部切換手段２６は、優先度の低い
割り込み要因Ａ、Ｂに対してのみ記憶部２１、２２を切
り換える。
【００１６】この構成の場合、優先度の高い割り込み要
因Ｃに対しては記憶部を切り換える必要がないので、優
先度の高い割り込み処理を、先の割り込み要因に応じて
より高速に行うことができる。
因Ｃに対しては記憶部を切り換える必要がないので、優
先度の高い割り込み処理を、先の割り込み要因に応じて
より高速に行うことができる。
【００１７】本発明の第２態様では、例えば図２に示す
如く、優先度の低い割り込み要因Ａ、Ｂによるプログラ
ム実行手段２３Ａへの割り込み要求信号ＩＲＱ１と、優
先度の高い割り込み要因Ｃによるプログラム実行手段２
３Ａへの割り込み要求信号ＩＲＱ２とが異なる。
如く、優先度の低い割り込み要因Ａ、Ｂによるプログラ
ム実行手段２３Ａへの割り込み要求信号ＩＲＱ１と、優
先度の高い割り込み要因Ｃによるプログラム実行手段２
３Ａへの割り込み要求信号ＩＲＱ２とが異なる。
【００１８】この構成の場合、優先度の高い割り込み要
因Ｃに対する割り込み処理において、割り込み要因Ｃを
確認する必要がないので、優先度の高い割り込み要因Ｃ
に対する割り込み処理をより高速に行うことができる。
因Ｃに対する割り込み処理において、割り込み要因Ｃを
確認する必要がないので、優先度の高い割り込み要因Ｃ
に対する割り込み処理をより高速に行うことができる。
【００１９】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【００２０】［第１実施例］図１は、第１実施例のマイ
クロコンピュータの要部構成を示す。
クロコンピュータの要部構成を示す。
【００２１】メモリ装置２０は、互いに同一アドレス領
域の第１バンクメモリ２１と第２バンクメモリ２２とを
切り換えて使用可能となっている。この第１バンクメモ
リ２１には、割り込み要因Ａに対する割り込み処理Ｐ
Ａ、及び、先の割り込み要因がＡのときに割り込み要因
Ｃの割り込みが発生した場合の、要因Ｃに対する割り込
み処理ＰＥが格納されている。また、第２バンクメモリ
２２には、割り込み要因Ｂに対する割り込み処理ＰＢ、
及び、先の割り込み要因がＢのときに割り込み要因Ｃの
割り込みが発生した場合の、要因Ｃに対する割り込み処
理ＰＦが格納されている。
域の第１バンクメモリ２１と第２バンクメモリ２２とを
切り換えて使用可能となっている。この第１バンクメモ
リ２１には、割り込み要因Ａに対する割り込み処理Ｐ
Ａ、及び、先の割り込み要因がＡのときに割り込み要因
Ｃの割り込みが発生した場合の、要因Ｃに対する割り込
み処理ＰＥが格納されている。また、第２バンクメモリ
２２には、割り込み要因Ｂに対する割り込み処理ＰＢ、
及び、先の割り込み要因がＢのときに割り込み要因Ｃの
割り込みが発生した場合の、要因Ｃに対する割り込み処
理ＰＦが格納されている。
【００２２】これら割り込み処理は、ＭＰＵ２３の割り
込み入力端子ＩＮＴ１に割り込み要求信号ＩＲＱ１が供
給された後に実行される。割り込み要求信号ＩＲＱ１
は、割り込み要因Ａ、Ｂ及びＣがオアゲート２４に供給
されて生成される。割り込み要因Ａ、Ｂ及びＣはそれぞ
れ、その立ち上がりのタイミングで入力ポートに備えら
れた制御レジスタ２５の割り込み要因フラグＦ２、Ｆ３
及びＦ１にストローブされる。割り込み要因フラグＦ
１、Ｆ２及びＦ３は、割り込み要求信号ＩＲＱ１に応答
してＭＰＵ２３から出力されるアクノリッジ信号ＡＣＫ
によりリセットされる。
込み入力端子ＩＮＴ１に割り込み要求信号ＩＲＱ１が供
給された後に実行される。割り込み要求信号ＩＲＱ１
は、割り込み要因Ａ、Ｂ及びＣがオアゲート２４に供給
されて生成される。割り込み要因Ａ、Ｂ及びＣはそれぞ
れ、その立ち上がりのタイミングで入力ポートに備えら
れた制御レジスタ２５の割り込み要因フラグＦ２、Ｆ３
及びＦ１にストローブされる。割り込み要因フラグＦ
１、Ｆ２及びＦ３は、割り込み要求信号ＩＲＱ１に応答
してＭＰＵ２３から出力されるアクノリッジ信号ＡＣＫ
によりリセットされる。
【００２３】割り込み要因フラグＦ２及びＦ３の出力並
びにアクノリッジ信号ＡＣＫは、バンク切換回路２６に
供給される。バンク切換回路２６は、割り込み要因フラ
グＦ２がセットされたとき、ＭＰＵ２３からアクノリッ
ジ信号ＡＣＫを受け取った直後に第１バンクメモリ２１
を有効にし、割り込み要因フラグＦ３がセットされたと
き、ＭＰＵ２３からアクノリッジ信号ＡＣＫを受け取っ
た直後に第２バンクメモリ２２を有効にする。
びにアクノリッジ信号ＡＣＫは、バンク切換回路２６に
供給される。バンク切換回路２６は、割り込み要因フラ
グＦ２がセットされたとき、ＭＰＵ２３からアクノリッ
ジ信号ＡＣＫを受け取った直後に第１バンクメモリ２１
を有効にし、割り込み要因フラグＦ３がセットされたと
き、ＭＰＵ２３からアクノリッジ信号ＡＣＫを受け取っ
た直後に第２バンクメモリ２２を有効にする。
【００２４】次に、上記の如く構成された本実施例の動
作を説明する。
作を説明する。
【００２５】（１）割り込み要因Ａによる割り込み要求
信号ＩＲＱ１がＭＰＵ２３の割り込み入力端子ＩＮＴ１
に供給されると、ＭＰＵ２３は、現在実行中の命令を終
了した後に、プログラムカウンタＰＣの内容をメモリ装
置２０のスタックエリアに保存した後、アクノリッジ信
号ＡＣＫを出力する。このアクノリッジ信号ＡＣＫに応
答して、バンク切換回路２６は、第２バンクメモリ２２
をアドレス空間から切離して無効にし、第１バンクメモ
リ２１を有効にする。
信号ＩＲＱ１がＭＰＵ２３の割り込み入力端子ＩＮＴ１
に供給されると、ＭＰＵ２３は、現在実行中の命令を終
了した後に、プログラムカウンタＰＣの内容をメモリ装
置２０のスタックエリアに保存した後、アクノリッジ信
号ＡＣＫを出力する。このアクノリッジ信号ＡＣＫに応
答して、バンク切換回路２６は、第２バンクメモリ２２
をアドレス空間から切離して無効にし、第１バンクメモ
リ２１を有効にする。
【００２６】ＭＰＵ２３は、メモリ装置２０のバンクメ
モリ以外の部分に格納されたプログラムに基づき、レジ
スタの内容を退避させ、制御レジスタ２５の内容を読み
込み、割り込み要因フラグＦ１、Ｆ２の順に見て割り込
み要因がＡであることを確認した後、割り込み要因Ａに
対応した割り込みベクトルＶＡをプログラムカウンタＰ
Ｃにロードし、割り込み処理ＰＡを実行する。
モリ以外の部分に格納されたプログラムに基づき、レジ
スタの内容を退避させ、制御レジスタ２５の内容を読み
込み、割り込み要因フラグＦ１、Ｆ２の順に見て割り込
み要因がＡであることを確認した後、割り込み要因Ａに
対応した割り込みベクトルＶＡをプログラムカウンタＰ
Ｃにロードし、割り込み処理ＰＡを実行する。
【００２７】（２）割り込み要因Ｂによる割り込み要求
信号ＩＲＱ１がＭＰＵ２３の割り込み入力端子ＩＮＴ１
に供給されると、ＭＰＵ２３は、現在実行中の命令を終
了した後に、プログラムカウンタＰＣの内容をメモリ装
置２０のスタックエリアに保存した後、アクノリッジ信
号ＡＣＫを出力する。このアクノリッジ信号ＡＣＫに応
答して、バンク切換回路２６は、第１バンクメモリ２１
をアドレス空間から切離して無効にし、第２バンクメモ
リ２２を有効にする。
信号ＩＲＱ１がＭＰＵ２３の割り込み入力端子ＩＮＴ１
に供給されると、ＭＰＵ２３は、現在実行中の命令を終
了した後に、プログラムカウンタＰＣの内容をメモリ装
置２０のスタックエリアに保存した後、アクノリッジ信
号ＡＣＫを出力する。このアクノリッジ信号ＡＣＫに応
答して、バンク切換回路２６は、第１バンクメモリ２１
をアドレス空間から切離して無効にし、第２バンクメモ
リ２２を有効にする。
【００２８】ＭＰＵ２３は、メモリ装置２０のバンクメ
モリ以外の部分に格納されたプログラムに基づき、レジ
スタの内容を退避させ、制御レジスタ２５の内容を読み
込み、割り込み要因フラグＦ１、Ｆ２、Ｆ３の順に見て
割り込み要因が割り込み要因Ｂであることを確認した
後、割り込み要因Ｂに対応した割り込みベクトルＶＢを
プログラムカウンタＰＣにロードして割り込み処理ＰＢ
を実行する。
モリ以外の部分に格納されたプログラムに基づき、レジ
スタの内容を退避させ、制御レジスタ２５の内容を読み
込み、割り込み要因フラグＦ１、Ｆ２、Ｆ３の順に見て
割り込み要因が割り込み要因Ｂであることを確認した
後、割り込み要因Ｂに対応した割り込みベクトルＶＢを
プログラムカウンタＰＣにロードして割り込み処理ＰＢ
を実行する。
【００２９】（３）割り込み要因Ｃによる割り込み要求
信号ＩＲＱ１がＭＰＵ２３の割り込み入力端子ＩＮＴ１
に供給されると、ＭＰＵ２３は、現在実行中の命令を終
了した後に、プログラムカウンタＰＣの内容をメモリ装
置２０のスタックエリアに保存した後、アクノリッジ信
号ＡＣＫを出力する。この場合、バンク切換回路２６の
出力には変化が無く、先の割り込み要因がＡのときには
第１バンクメモリ２１が有効になっており、先の割り込
み要因がＢのときには第２バンクメモリ２２が有効にな
っている。
信号ＩＲＱ１がＭＰＵ２３の割り込み入力端子ＩＮＴ１
に供給されると、ＭＰＵ２３は、現在実行中の命令を終
了した後に、プログラムカウンタＰＣの内容をメモリ装
置２０のスタックエリアに保存した後、アクノリッジ信
号ＡＣＫを出力する。この場合、バンク切換回路２６の
出力には変化が無く、先の割り込み要因がＡのときには
第１バンクメモリ２１が有効になっており、先の割り込
み要因がＢのときには第２バンクメモリ２２が有効にな
っている。
【００３０】ＭＰＵ２３は、メモリ装置２０のバンクメ
モリ以外の部分に格納されたプログラムに基づき、割り
込み禁止状態にし、レジスタの内容を退避させ、制御レ
ジスタ２５の内容を読み込み、割り込み要因フラグＦ１
を見て割り込み要因がＣであることを確認した後、割り
込み要因Ｃに対応した割り込みベクトルＶＣをプログラ
ムカウンタＰＣにロードして割り込み処理を実行する。
これにより、第１バンクメモリ２１が有効になっている
場合には割り込み処理ＰＥが実行され、第２バンクメモ
リ２２が有効になっている場合には割り込み処理ＰＦが
実行される。
モリ以外の部分に格納されたプログラムに基づき、割り
込み禁止状態にし、レジスタの内容を退避させ、制御レ
ジスタ２５の内容を読み込み、割り込み要因フラグＦ１
を見て割り込み要因がＣであることを確認した後、割り
込み要因Ｃに対応した割り込みベクトルＶＣをプログラ
ムカウンタＰＣにロードして割り込み処理を実行する。
これにより、第１バンクメモリ２１が有効になっている
場合には割り込み処理ＰＥが実行され、第２バンクメモ
リ２２が有効になっている場合には割り込み処理ＰＦが
実行される。
【００３１】割り込み処理ＰＥ又はＰＦが終了すると、
割り込み禁止状態が解除される。
割り込み禁止状態が解除される。
【００３２】本第１実施例によれば、優先度の高い割り
込み要因Ｃによる割り込みが発生した場合、割り込み要
因Ａ又はＢに対する割り込み処理実行中であるかどうか
によらず、先の割り込み要因がＡであるかＢであるかを
判別する必要がないので、割り込み要因Ｃに対する割り
込み処理を高速に行うことができる。特に、先の割り込
み要因が多数ある場合に本発明を適用すれば、この効果
が著しくなる。
込み要因Ｃによる割り込みが発生した場合、割り込み要
因Ａ又はＢに対する割り込み処理実行中であるかどうか
によらず、先の割り込み要因がＡであるかＢであるかを
判別する必要がないので、割り込み要因Ｃに対する割り
込み処理を高速に行うことができる。特に、先の割り込
み要因が多数ある場合に本発明を適用すれば、この効果
が著しくなる。
【００３３】［第２実施例］図２は、第２実施例のマイ
クロコンピュータの要部構成を示す。図１と同一構成要
素には同一符号を付してその説明を省略する。
クロコンピュータの要部構成を示す。図１と同一構成要
素には同一符号を付してその説明を省略する。
【００３４】このマイクロコンピュータでは、ＭＰＵ２
３Ａは、割り込み入力端子ＩＮＴ１及びＩＮＴ２を備え
ている。割り込み入力端子ＩＮＴ１への割り込み要求信
号ＩＲＱ１よりも割り込み入力端子ＩＮＴ２への割り込
み要求信号ＩＲＱ２の方が優先度が高く、割り込み要求
信号ＩＲＱ２に対する割り込み処理中は自動的に割り込
み禁止状態となっている。割り込み要求信号ＩＲＱ１
は、割り込み要因Ａ及びＢがオアゲート２４に供給され
て生成され、割り込み要求信号ＩＲＱ２は、割り込み要
因Ｃの発生により生成される。
３Ａは、割り込み入力端子ＩＮＴ１及びＩＮＴ２を備え
ている。割り込み入力端子ＩＮＴ１への割り込み要求信
号ＩＲＱ１よりも割り込み入力端子ＩＮＴ２への割り込
み要求信号ＩＲＱ２の方が優先度が高く、割り込み要求
信号ＩＲＱ２に対する割り込み処理中は自動的に割り込
み禁止状態となっている。割り込み要求信号ＩＲＱ１
は、割り込み要因Ａ及びＢがオアゲート２４に供給され
て生成され、割り込み要求信号ＩＲＱ２は、割り込み要
因Ｃの発生により生成される。
【００３５】また、割り込みベクトルＶＣは、メモリ装
置２０Ａ内ではなくＭＰＵ２３Ａ内に存在し、ＭＰＵ２
３Ａに割り込みが掛かると、ハードウエアで割り込みベ
クトルがプログラムカウンタＰＣにロードされる。
置２０Ａ内ではなくＭＰＵ２３Ａ内に存在し、ＭＰＵ２
３Ａに割り込みが掛かると、ハードウエアで割り込みベ
クトルがプログラムカウンタＰＣにロードされる。
【００３６】他の点は、上記第１実施例と同一である。
【００３７】この第２実施例によれば、ＭＰＵ２３Ａ
は、ソフトウエアで割り込み禁止状態にしたり、制御レ
ジスタ２５の内容を読み込んで割り込み要因がＣである
ことを確認したり、割り込みベクトルＶＣをプログラム
カウンタＰＣにロードしたりする必要がないので、割り
込み要因Ｃに対する割り込み処理を上記第１実施例の場
合よりも高速に行うことができる。
は、ソフトウエアで割り込み禁止状態にしたり、制御レ
ジスタ２５の内容を読み込んで割り込み要因がＣである
ことを確認したり、割り込みベクトルＶＣをプログラム
カウンタＰＣにロードしたりする必要がないので、割り
込み要因Ｃに対する割り込み処理を上記第１実施例の場
合よりも高速に行うことができる。
【００３８】なお、本発明には外にも種々の変形例が含
まれる。例えば、割り込み要因Ｃに対し、要因Ａの割り
込み処理中には割り込み処理ＰＥを実行し、要因Ｂの割
り込み処理中には割り込み処理ＰＦを実行し、多重割り
込みでない場合には他の割り込み処理を実行したい場合
には、もう１つバンクメモリを追加し、上記（１）及び
（２）の割り込み処理終了直前に、このバンクメモリを
有効にすればよい。また、バンクメモリ切換回路２６に
おいて先の割り込み要因がＡであるかＢであるかを記憶
しておき、優先度の高い割り込み要因Ｃに対しては、先
の割り込み要因に応じて異なるバンクメモリに切り換え
る構成であってもよい。
まれる。例えば、割り込み要因Ｃに対し、要因Ａの割り
込み処理中には割り込み処理ＰＥを実行し、要因Ｂの割
り込み処理中には割り込み処理ＰＦを実行し、多重割り
込みでない場合には他の割り込み処理を実行したい場合
には、もう１つバンクメモリを追加し、上記（１）及び
（２）の割り込み処理終了直前に、このバンクメモリを
有効にすればよい。また、バンクメモリ切換回路２６に
おいて先の割り込み要因がＡであるかＢであるかを記憶
しておき、優先度の高い割り込み要因Ｃに対しては、先
の割り込み要因に応じて異なるバンクメモリに切り換え
る構成であってもよい。
【００３９】
【発明の効果】以上説明した如く、本発明に係るマイク
ロコンピュータでは、割り込み要因に応じて記憶部を切
り換えるので、先の割り込み要因を判別する必要がなく
なり、優先度の高い割り込み処理を、先の割り込み要因
に応じて高速に行うことができるという優れた効果を奏
し、特に、先の割り込み要因が多数ある場合に効果が著
しくなる。
ロコンピュータでは、割り込み要因に応じて記憶部を切
り換えるので、先の割り込み要因を判別する必要がなく
なり、優先度の高い割り込み処理を、先の割り込み要因
に応じて高速に行うことができるという優れた効果を奏
し、特に、先の割り込み要因が多数ある場合に効果が著
しくなる。
【００４０】本発明の第１態様では、一部の割り込み要
因に対してのみ記憶部を切り換えるので、構成が簡単に
なるという効果を奏する。本発明の第２態様では、優先
度の高い割り込み要因に対しては記憶部を切り換える必
要がないので、優先度の高い割り込み処理を、先の割り
込み要因に応じてより高速に行うことができるという効
果を奏する。
因に対してのみ記憶部を切り換えるので、構成が簡単に
なるという効果を奏する。本発明の第２態様では、優先
度の高い割り込み要因に対しては記憶部を切り換える必
要がないので、優先度の高い割り込み処理を、先の割り
込み要因に応じてより高速に行うことができるという効
果を奏する。
【００４１】
【図１】本発明に係る第１実施例のマイクロコンピュー
タの要部構成図である。
タの要部構成図である。
【図２】本発明に係る第２実施例のマイクロコンピュー
タの要部構成図である。
タの要部構成図である。
【図３】従来の割り込み処理を示すフローチャートであ
る。
る。
２０、２０Ａ メモリ装置 ２１ 第１バンクメモリ ２２ 第２バンクメモリ ２３、２３Ａ ＭＰＵ ２４ オアゲート ２５ 制御レジスタ ２６ バンク切換回路 Ｆ１、Ｆ２、Ｆ３ 割り込み要因フラグ
Claims (3)
- 【請求項１】 互いに同一アドレス領域を有する複数の
記憶部（２１、２２）を備え、異なる該記憶部に異なる
割り込み処理プログラムが格納された記憶手段（２０）
と、 割り込み要因に応じて該複数の記憶部の１つを選択的に
有効にする記憶部切換手段（２６）と、 該割り込み要因による割り込み要求信号に対し、該割り
込み処理プログラムを実行するプログラム実行手段（２
３）と、 を有することを特徴とするマイクロコンピュータ。 - 【請求項２】 前記記憶部切換手段（２６）は、一部の
割り込み要因に対してのみ前記記憶部（２１、２２）を
切り換えることを特徴とする請求項１記載のマイクロコ
ンピュータ。 - 【請求項３】 前記記憶部切換手段（２６）は、優先度
の低い割り込み要因に対してのみ前記記憶部（２１、２
２）を切り換えることを特徴とする請求項２記載のマイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30090791A JPH05143360A (ja) | 1991-11-18 | 1991-11-18 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30090791A JPH05143360A (ja) | 1991-11-18 | 1991-11-18 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143360A true JPH05143360A (ja) | 1993-06-11 |
Family
ID=17890568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30090791A Withdrawn JPH05143360A (ja) | 1991-11-18 | 1991-11-18 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143360A (ja) |
-
1991
- 1991-11-18 JP JP30090791A patent/JPH05143360A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636944A (en) | Multi-level priority micro-interrupt controller | |
| JP3699806B2 (ja) | 割込みコントローラ及び制御システム | |
| JPH0454255B2 (ja) | ||
| JPH02156334A (ja) | 情報処理装置 | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH05143360A (ja) | マイクロコンピユータ | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| KR0134365B1 (ko) | 원칩 마이크로컴퓨터 및 이의 프로그램 메모리 및 데이타 메모리를 액세스하는 방법. | |
| US10733125B2 (en) | Microcomputer | |
| JP2814849B2 (ja) | 通信制御装置 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPS6239792B2 (ja) | ||
| JPH0365737A (ja) | 周辺制御装置 | |
| JPH04267438A (ja) | 二重例外検出装置 | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPH10143462A (ja) | マイクロコンピュータ | |
| JPH04211839A (ja) | 割込みコントローラ | |
| JPH01216433A (ja) | 割込制御方式 | |
| JPH01229332A (ja) | 情報処理装置 | |
| JPS6227830A (ja) | 割込み制御方式 | |
| JPS6175436A (ja) | マイクロプログラム制御装置 | |
| JPH1124942A (ja) | マイクロコンピュータ | |
| JPH0675765A (ja) | 処理速度制御装置 | |
| JPH01154234A (ja) | 割込み制御装置 | |
| JPS63197260A (ja) | 記憶装置制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |