JPH04267438A - 二重例外検出装置 - Google Patents
二重例外検出装置Info
- Publication number
- JPH04267438A JPH04267438A JP2846191A JP2846191A JPH04267438A JP H04267438 A JPH04267438 A JP H04267438A JP 2846191 A JP2846191 A JP 2846191A JP 2846191 A JP2846191 A JP 2846191A JP H04267438 A JPH04267438 A JP H04267438A
- Authority
- JP
- Japan
- Prior art keywords
- exception
- double
- processing
- occurrence
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、二重例外検出装置に関
し、特に例外の発生状況を保持する例外発生フラグと周
辺の回路による検出装置に関する。
し、特に例外の発生状況を保持する例外発生フラグと周
辺の回路による検出装置に関する。
【０００２】
【従来の技術】従来の情報処理装置に於ては、例外発生
の際、たとえ１つの例外発生に対する処理中であっても
、再び例外が発生した場合は再び例外処理を実行する必
要があった。その例外処理中にさらに別の例外が発生し
たような場合、例外処理はさらにネストしていくように
なっていた。そこでこのネストが続くようであると、最
初の例外の処理が遅れてしまう等の不都合があった。
の際、たとえ１つの例外発生に対する処理中であっても
、再び例外が発生した場合は再び例外処理を実行する必
要があった。その例外処理中にさらに別の例外が発生し
たような場合、例外処理はさらにネストしていくように
なっていた。そこでこのネストが続くようであると、最
初の例外の処理が遅れてしまう等の不都合があった。
【０００３】図３は、従来の例外検出装置における動作
の状態図を示す。通常処理１０が行われている時に例外
発生１１，１３，…の都度、例外処理１２，１４…が起
動されて最初の例外処理１２が完了するため時間がかか
ることを示した。更に、この用な不都合を回避するため
、通常のアプリケーションでは例外が２重以上にネスト
した場合は２重例外発生時点で、それ以上例外処理を実
行しない様に、ソフトウェアレベルで対処していた。
の状態図を示す。通常処理１０が行われている時に例外
発生１１，１３，…の都度、例外処理１２，１４…が起
動されて最初の例外処理１２が完了するため時間がかか
ることを示した。更に、この用な不都合を回避するため
、通常のアプリケーションでは例外が２重以上にネスト
した場合は２重例外発生時点で、それ以上例外処理を実
行しない様に、ソフトウェアレベルで対処していた。
【０００４】
【発明が解決しようとする課題】この従来の情報処理装
置では、例外が発生すると直ちに例外処理が起動される
ため、たとえ例外処理中であっても、その中で２回目の
例外が発生した場合、直ちにこの２回目の例外処理が起
動させるため、例外処理がネストしてしまい、最初に発
生した例外の処理が遅延されるという問題点があった。
置では、例外が発生すると直ちに例外処理が起動される
ため、たとえ例外処理中であっても、その中で２回目の
例外が発生した場合、直ちにこの２回目の例外処理が起
動させるため、例外処理がネストしてしまい、最初に発
生した例外の処理が遅延されるという問題点があった。
【０００５】本発明の目的は、このような問題を解決し
、二重に生じた例外処理を特定例外処理として行い、例
外処理のネスティングを防止し、例外処理の遅れをなく
した二重例外検出装置を提供することにある。
、二重に生じた例外処理を特定例外処理として行い、例
外処理のネスティングを防止し、例外処理の遅れをなく
した二重例外検出装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の二重例外検出装
置の構成は、例外発生時に各例外に対応した例外発生フ
ラグとそのフラグを例外発生時に設定するフラグ設定回
路と、このフラグ設定回路で設定された例外発生フラグ
のいずれか１つが設定されていることを判定する第１の
判定回路と、前記フラグ設定回路からの例外発生フラグ
の設定信号と前記第１の判定回路からの例外発生フラグ
の設定判定信号とから二重例外が発生したことを判定す
る第２の判定回路とを有し、例外が２重にネストした時
点で直ちに特定の二重例外処理へ制御を移すことを特徴
とする。
置の構成は、例外発生時に各例外に対応した例外発生フ
ラグとそのフラグを例外発生時に設定するフラグ設定回
路と、このフラグ設定回路で設定された例外発生フラグ
のいずれか１つが設定されていることを判定する第１の
判定回路と、前記フラグ設定回路からの例外発生フラグ
の設定信号と前記第１の判定回路からの例外発生フラグ
の設定判定信号とから二重例外が発生したことを判定す
る第２の判定回路とを有し、例外が２重にネストした時
点で直ちに特定の二重例外処理へ制御を移すことを特徴
とする。
【０００７】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。例外が発生した際、各例外に対応する例外フラグ
１は、フラグ設定回路３が作り出す信号により設定され
る。この設定により、例外処理が起動された状態となる
。この例外処理を実行中に別の例外が発生したとすると
、例外発生フラグ１は、再びフラグ設定回路３を経て設
定される。
ある。例外が発生した際、各例外に対応する例外フラグ
１は、フラグ設定回路３が作り出す信号により設定され
る。この設定により、例外処理が起動された状態となる
。この例外処理を実行中に別の例外が発生したとすると
、例外発生フラグ１は、再びフラグ設定回路３を経て設
定される。
【０００８】その際、この例外が二重例外かどうかをチ
ェックするため、例外発生フラグのどれか１つが設定さ
れているかどうかを判定する回路４により、例外が既に
発生していると判定された場合、今発生して、例外発生
フラグを設定しようとしている例外は、例外処理中に発
生した例外、つまり二重例外であると、判定回路５で判
定される。そして命令シーケンサ６に対して二重例外に
対処する特定の処理へ制御を移すための信号をバス２に
対し出力するようになっている。
ェックするため、例外発生フラグのどれか１つが設定さ
れているかどうかを判定する回路４により、例外が既に
発生していると判定された場合、今発生して、例外発生
フラグを設定しようとしている例外は、例外処理中に発
生した例外、つまり二重例外であると、判定回路５で判
定される。そして命令シーケンサ６に対して二重例外に
対処する特定の処理へ制御を移すための信号をバス２に
対し出力するようになっている。
【０００９】図２は本実施例を適用した場合の制御の流
れ図を示している。この図では、通常処理１０が行われ
ている時１度目の例外発生１１では、例外処理１２が起
動される。しかし、例外処理１２中に別の例外発生１３
をした時には、二重例外が検出され、本来発生した例外
の例外処理１４が起動されるはずであるが、二重例外処
理を実行する特定処理２０に制御が移り、これらをまと
めて例外処理を行なう様になっている。
れ図を示している。この図では、通常処理１０が行われ
ている時１度目の例外発生１１では、例外処理１２が起
動される。しかし、例外処理１２中に別の例外発生１３
をした時には、二重例外が検出され、本来発生した例外
の例外処理１４が起動されるはずであるが、二重例外処
理を実行する特定処理２０に制御が移り、これらをまと
めて例外処理を行なう様になっている。
【００１０】
【発明の効果】以上説明したように本発明は、例外発生
時に各例外に対応したフラグをセットし、その例外処理
中にさらに別の例外が発生した場合、二重例外発生を判
定し、特定の処理へ直ちに制御を移すことを可能にした
ため、例外が何重にもネストする様な例外の多発に対し
てより早い時期の対処が可能になるとう効果がある。
時に各例外に対応したフラグをセットし、その例外処理
中にさらに別の例外が発生した場合、二重例外発生を判
定し、特定の処理へ直ちに制御を移すことを可能にした
ため、例外が何重にもネストする様な例外の多発に対し
てより早い時期の対処が可能になるとう効果がある。
【図１】本発明の一実施例を示すブロック図。
【図２】本実施例を使用した場合の例外処理時の制御の
流れ図。
流れ図。
【図３】従来の情報処理装置での例外処理のネストの状
態図。
態図。
１ 例外発生フラグ
２ バス
３ フラグ設定回路
４ 判定回路
５ 判定回路
６ 命令シーケンサ
１０ 通常処理
１１，１３，１５，１７ 例外発生１２，１４，
１６，１８ 例外処理２０ 特定処理
１６，１８ 例外処理２０ 特定処理
Claims (1)
- 【請求項１】 例外発生時に各例外に対応した例外発
生フラグとそのフラグを例外発生時に設定するフラグ設
定回路と、このフラグ設定回路で設定された例外発生フ
ラグのいずれか１つが設定されていることを判定する第
１の判定回路と、前記フラグ設定回路からの例外発生フ
ラグの設定信号と前記第１の判定回路からの例外発生フ
ラグの設定判定信号とから二重例外が発生したことを判
定する第２の判定回路とを有し、例外が２重にネストし
た時点で直ちに特定の二重例外処理へ制御を移すことを
特徴とする二重例外検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2846191A JPH04267438A (ja) | 1991-02-22 | 1991-02-22 | 二重例外検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2846191A JPH04267438A (ja) | 1991-02-22 | 1991-02-22 | 二重例外検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04267438A true JPH04267438A (ja) | 1992-09-24 |
Family
ID=12249307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2846191A Pending JPH04267438A (ja) | 1991-02-22 | 1991-02-22 | 二重例外検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04267438A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104268029A (zh) * | 2014-09-23 | 2015-01-07 | 天津国芯科技有限公司 | 一种用于嵌入式PowerPC处理器异常嵌套的处理电路及方法 |
| JP2016206735A (ja) * | 2015-04-16 | 2016-12-08 | 株式会社日立製作所 | 制御サーバおよび障害検知方法 |
-
1991
- 1991-02-22 JP JP2846191A patent/JPH04267438A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104268029A (zh) * | 2014-09-23 | 2015-01-07 | 天津国芯科技有限公司 | 一种用于嵌入式PowerPC处理器异常嵌套的处理电路及方法 |
| JP2016206735A (ja) * | 2015-04-16 | 2016-12-08 | 株式会社日立製作所 | 制御サーバおよび障害検知方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04267438A (ja) | 二重例外検出装置 | |
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JP2748537B2 (ja) | 非正規化データ処理装置 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPH07120343B2 (ja) | マルチプロセッサシステム | |
| JP2642489B2 (ja) | マルチポート切換え制御方式 | |
| JPH07182203A (ja) | マイクロコンピュータ開発支援装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH0335341A (ja) | ステータス信号検出器 | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH04156651A (ja) | スモール・コンピュータ・システム・インタフェースのバス制御装置 | |
| JPH04346112A (ja) | リセット信号識別方法及び装置 | |
| JPH05143360A (ja) | マイクロコンピユータ | |
| JPS6265134A (ja) | 割込み処理方式 | |
| JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPH0367357A (ja) | マルチｃｐｕシステム | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPH01263731A (ja) | 割込制御システム | |
| JPS63282535A (ja) | シグナルプロセツサ | |
| JPH03176741A (ja) | 演算処理装置 | |
| JPH0378832A (ja) | デ―タ処理装置 | |
| JPH01233545A (ja) | 割込み要因制御装置 | |
| JPS59178536A (ja) | 複数デ−タの零値判定方式 | |
| JPS6337423A (ja) | パイプライン演算処理装置 |