JPS6337423A - パイプライン演算処理装置 - Google Patents
パイプライン演算処理装置Info
- Publication number
- JPS6337423A JPS6337423A JP61180065A JP18006586A JPS6337423A JP S6337423 A JPS6337423 A JP S6337423A JP 61180065 A JP61180065 A JP 61180065A JP 18006586 A JP18006586 A JP 18006586A JP S6337423 A JPS6337423 A JP S6337423A
- Authority
- JP
- Japan
- Prior art keywords
- exception
- data
- computing element
- pipeline
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数段の演算器ケもちプロセッサユニット
からの指示にもとづき並列パイプライン演算処理を行う
パイプライン演算処理装置に関するＯ 〔従来の技術〕 第２図は一般的なパイプライ／演算処理システムを示す
基本構成図、第３図はパイプライン演算ユニットの具体
的な構成を示す概要図でめる。第２図において、１はプ
ロセッサユニット、２．３はメモリ、４はパイプライン
演算ユニット、５゜６はデータバス（ＤＡ、ＤＢババス
、７はプログラムバス（Ｐパス）である。なお、パイプ
ライン演算ユニット４は、例えば第３図の如く複数の演
算器４ａ〜４ｎから構成され、良く知られているパイプ
ライン制御方式にエリ命令が並列処理されるようになっ
ている。すなわち、メモリ２内の内容がＤＡババスを介
してパイプライン演算ユニット４に入力され、このユニ
ット４内の各演算器４ａ〜４ｎにより並列パイプライン
演算を実行し、その結果？ＤＢバス６ｔ−経てメモリ３
に格納する。このようなパイプライン演算処理は、プロ
セッサユニットｌ工りパイプライン演算ユニット４に指
令が与えられてから実行され、少なくとも演算が正常に
行われている限りは、ユニット内の各演算器はその出力
データを次段の演算器、または最終段の演算器はＤＢバ
バスへとそれぞれ出力する。
からの指示にもとづき並列パイプライン演算処理を行う
パイプライン演算処理装置に関するＯ 〔従来の技術〕 第２図は一般的なパイプライ／演算処理システムを示す
基本構成図、第３図はパイプライン演算ユニットの具体
的な構成を示す概要図でめる。第２図において、１はプ
ロセッサユニット、２．３はメモリ、４はパイプライン
演算ユニット、５゜６はデータバス（ＤＡ、ＤＢババス
、７はプログラムバス（Ｐパス）である。なお、パイプ
ライン演算ユニット４は、例えば第３図の如く複数の演
算器４ａ〜４ｎから構成され、良く知られているパイプ
ライン制御方式にエリ命令が並列処理されるようになっ
ている。すなわち、メモリ２内の内容がＤＡババスを介
してパイプライン演算ユニット４に入力され、このユニ
ット４内の各演算器４ａ〜４ｎにより並列パイプライン
演算を実行し、その結果？ＤＢバス６ｔ−経てメモリ３
に格納する。このようなパイプライン演算処理は、プロ
セッサユニットｌ工りパイプライン演算ユニット４に指
令が与えられてから実行され、少なくとも演算が正常に
行われている限りは、ユニット内の各演算器はその出力
データを次段の演算器、または最終段の演算器はＤＢバ
バスへとそれぞれ出力する。
第４図に、１つの演算器とプロセッサユニットとの関係
を示す。こ＼に、４１が成る１つの演算器であり、その
出力は最終段のものだけがＤＢババス与えられる他は、
次段の演算器へと与えられる。
を示す。こ＼に、４１が成る１つの演算器であり、その
出力は最終段のものだけがＤＢババス与えられる他は、
次段の演算器へと与えられる。
こ＼で、成る演算器の演算途中において、エラー等の例
外事象が発生すると、従来は例外処理として割込要求線
Ｌｔ−介して該当演算器４１ がプロセンサユニットｌ
に対して割込要求を行う。これにより、プロセッサユニ
ットｌは演算器４１による演算処理を中断δせｔ後、所
定の例外用データｔＰバス７に出力し演算器４１に与え
て演算処理を再開させ、バイプライ／演算１ｋｉ！ｌＡ
続する。
外事象が発生すると、従来は例外処理として割込要求線
Ｌｔ−介して該当演算器４１ がプロセンサユニットｌ
に対して割込要求を行う。これにより、プロセッサユニ
ットｌは演算器４１による演算処理を中断δせｔ後、所
定の例外用データｔＰバス７に出力し演算器４１に与え
て演算処理を再開させ、バイプライ／演算１ｋｉ！ｌＡ
続する。
〔発明が解決しようとする問題点〕
以上の如く、従来の例外処理は割込処理としてプロセッ
サユニットｌによって行われ、その処理に時間が掛かる
ため、演算を連続的にかつ高速に実行することが要求さ
ｉするパイプライン演算方式には適さないと云う問題が
ある。
サユニットｌによって行われ、その処理に時間が掛かる
ため、演算を連続的にかつ高速に実行することが要求さ
ｉするパイプライン演算方式には適さないと云う問題が
ある。
したがって、この発明は各演算器内に例外処理の几めの
ハードウェア金付加することにエリ、演算処理を中断さ
せることのないＬうにし、もってパイプライン演算を高
速に実行させることを目的とする。
ハードウェア金付加することにエリ、演算処理を中断さ
せることのないＬうにし、もってパイプライン演算を高
速に実行させることを目的とする。
演算器の各々にその演算途中でエラー等の例外事象が発
生し九ことを検出する検出手段と、所定の例外データを
記憶する記憶手段と、この記憶手段の出力または上記演
算器出力のいずれか一方を選択して出力する選択手段と
を設ける。
生し九ことを検出する検出手段と、所定の例外データを
記憶する記憶手段と、この記憶手段の出力または上記演
算器出力のいずれか一方を選択して出力する選択手段と
を設ける。
以上の如く構成することにより１例外事象発生時には所
定の例外データを出力することにエリ。
定の例外データを出力することにエリ。
演算が中断しないようにして高速のパイプライン演算を
可能ならしめる。
可能ならしめる。
第１図はこの発明の実施例を示す構成図である。
これは、成る１つの演算器に付加される部分を示すもの
で、８は例外発生検出回路、９は例えばメモリの如１！
列外データ設定器（１〜ＮのＮ ｆｌｆｉ） 。
で、８は例外発生検出回路、９は例えばメモリの如１！
列外データ設定器（１〜ＮのＮ ｆｌｆｉ） 。
ＩＯはセレクタであり、その他は第２図と同様でろる０
まず、パイプライン演算を実行する前に、プロセッサユ
ニット１よりＰバス７を介して１例外発生検出回路８に
対し演算途中に生じうる例外発生時の条件全設定する。
ニット１よりＰバス７を介して１例外発生検出回路８に
対し演算途中に生じうる例外発生時の条件全設定する。
また、例外用固定データ七例外発生検出回路８の条件に
基づき、設定０９へ必要に応じてＮ個設定する。
基づき、設定０９へ必要に応じてＮ個設定する。
パイプライン演算処理はプロセッサユニットｌからパイ
プライン演算ユニット４に起動が掛かってから実行式れ
、これによυデータがＤＡパス５より演算器４ｉＫ入力
される。そして、演算が正常に行われているときは例外
発生検出回路８Ｌリセレクタ１０の切換を行い、演Ｘ
？Ｓ ４ ｉの出力データを次段の演算′ａまたはＤＢ
ババス出力する一方。
プライン演算ユニット４に起動が掛かってから実行式れ
、これによυデータがＤＡパス５より演算器４ｉＫ入力
される。そして、演算が正常に行われているときは例外
発生検出回路８Ｌリセレクタ１０の切換を行い、演Ｘ
？Ｓ ４ ｉの出力データを次段の演算′ａまたはＤＢ
ババス出力する一方。
演算途中に例外が発生しｔときには１例外発生検出回路
８ぷりセレクタｌＯの切換金貸い、設定器９からの例外
用固定データを次段の演算器またはＤＢババス出力する
。このとき、例外発生検出回路８は演算器４蚤の出力？
常時監視し、この出力がプロセッサユニットｌより与え
られ７１１１外条件データと一致するか否かにより１例
外発生を検知するようにしている。
８ぷりセレクタｌＯの切換金貸い、設定器９からの例外
用固定データを次段の演算器またはＤＢババス出力する
。このとき、例外発生検出回路８は演算器４蚤の出力？
常時監視し、この出力がプロセッサユニットｌより与え
られ７１１１外条件データと一致するか否かにより１例
外発生を検知するようにしている。
こうして、データが連続的に演算器４１に入力され、そ
の都度例外発生検出回路８によりデータのルート切換を
行うことにより、高速にパイプライン演算処理？行うよ
うＫする。
の都度例外発生検出回路８によりデータのルート切換を
行うことにより、高速にパイプライン演算処理？行うよ
うＫする。
〔発明の効果〕
この発明によれば、パイプライン演算装置において、演
算途中に生じる例外発生時のデータを検出する念めの−
・−ドウエアを個々の演算器に設けるようにしたので、
列外発生時には特定のデータを出力することができ、こ
のため演算処理を中断することなく、パイプライン演算
処理を高速に実行することができる。
算途中に生じる例外発生時のデータを検出する念めの−
・−ドウエアを個々の演算器に設けるようにしたので、
列外発生時には特定のデータを出力することができ、こ
のため演算処理を中断することなく、パイプライン演算
処理を高速に実行することができる。
第１図はこの発明の実施列を示す構成図、第２図は一般
的なパイプライン演算処理システムき示す基本構成図、
第３図は第２図におけるパイプライン演算ユニットの具
体的な構成を示す概要図、第４図は第３図における１つ
の演算器とプロセッサユニットとの関係倉示す概要図で
ある。 符号説明 １・・・プロセッサユニット、２．３・・・メモリ、４
・・・パイプライン演算ユニット、４ａ〜４ｎ・・・演
算器、５．６・・・データバス、７・・・プロゲラ１１
バス。 ８・・例外発生検出回路、９・・・例外データ設定器、
１０・・・セレクタ、Ｌ・・・割込要求線。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 ； φ 第 ２ ス
的なパイプライン演算処理システムき示す基本構成図、
第３図は第２図におけるパイプライン演算ユニットの具
体的な構成を示す概要図、第４図は第３図における１つ
の演算器とプロセッサユニットとの関係倉示す概要図で
ある。 符号説明 １・・・プロセッサユニット、２．３・・・メモリ、４
・・・パイプライン演算ユニット、４ａ〜４ｎ・・・演
算器、５．６・・・データバス、７・・・プロゲラ１１
バス。 ８・・例外発生検出回路、９・・・例外データ設定器、
１０・・・セレクタ、Ｌ・・・割込要求線。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 ； φ 第 ２ ス
Claims (1)
- 【特許請求の範囲】 複数段の演算器を備えプロセッサユニットからの指示に
もとづきパイプライン演算処理を行うパイプライン演算
処理装置において、 該演算器の各々にその演算途中で例外事象が発生したこ
とを検出する検出手段と、 所定の例外データを記憶する記憶手段と、 該記憶手段の出力または演算器出力のいずれか一方を選
択して出力する選択手段と、 を設け、演算途中で例外事象が発生したときは記憶手段
からの例外データを出力することを特徴とするパイプラ
イン演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180065A JPS6337423A (ja) | 1986-08-01 | 1986-08-01 | パイプライン演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180065A JPS6337423A (ja) | 1986-08-01 | 1986-08-01 | パイプライン演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6337423A true JPS6337423A (ja) | 1988-02-18 |
Family
ID=16076859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180065A Pending JPS6337423A (ja) | 1986-08-01 | 1986-08-01 | パイプライン演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6337423A (ja) |
-
1986
- 1986-08-01 JP JP61180065A patent/JPS6337423A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| JPS6337423A (ja) | パイプライン演算処理装置 | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JPH07271625A (ja) | 情報処理装置 | |
| JP3044827B2 (ja) | アラーム抑止方式 | |
| JPH04106652A (ja) | 例外処理システム | |
| JPS61289429A (ja) | 演算処理装置 | |
| JPH03176741A (ja) | 演算処理装置 | |
| JPS59158441A (ja) | パイプライン制御方式 | |
| JP2702137B2 (ja) | ベクトル演算命令の処理方法 | |
| JPH0378832A (ja) | デ―タ処理装置 | |
| JPH01123325A (ja) | 割込処理回路 | |
| JPH06274353A (ja) | 信号処理プロセッサ | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH09212363A (ja) | 情報処理装置 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH04282704A (ja) | シーケンスコントローラ | |
| JPH07105154A (ja) | 信号処理用並列計算システム | |
| JPH03196220A (ja) | 情報処理装置 | |
| JPH0381833A (ja) | 演算処理装置 | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPS62171025A (ja) | パイプライン演算装置 | |
| JPS6265134A (ja) | 割込み処理方式 | |
| JPH0831035B2 (ja) | プログラム例外処理方式 | |
| JPH01161540A (ja) | 多重化比較回路 |