JPH09212363A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、命令を複数の処理単位に分割し、
連続する命令を同時に複数処理する情報処理装置におけ
る演算例外の処理に関し、特に、先行する浮動少数点命
令の演算例外処理の為の性能劣化を回路量の大幅な増加
無しに防止し、同時に処理されている後続の命令を早い
タイミングで抑止する機能を提供することを目的とす
る。 【解決手段】パターン検出回路で入力データのパターン
を検出し、例外予測回路で前記パターンから演算例外の
発生を予測して、浮動小数点命令の演算結果が生成され
る前に、同時に処理されている後続の命令及び以降の処
理を中断し、浮動小数点演算を実施した結果演算例外が
発生した場合には前記命令を中止し、演算例外が発生し
なかった場合には前記命令及び以降の処理を再開する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 本発明は、命令を複数の処
理単位に分割し、連続する命令を同時に複数処理する情
報処理装置における演算例外の処理に関し、特に、先行
する浮動少数点命令で演算例外が生じた場合に、回路量
を大幅に増加させること無く、また処理能力を低下させ
ること無しに、同時に処理されている後続の命令の実行
を抑止する浮動小数点演算例外の処理に関する。

【０００２】一般に、情報処理装置では、入力された処
理を指示する命令列と処理の対象となるデータとが記憶
回路に一旦格納され、記憶回路に格納された命令列から
命令が順次読み出され、該命令で指定された記憶回路の
領域に格納されているデータが入力データとして読み出
されて演算回路で演算され、演算された結果が命令で指
定された記憶回路の領域に格納された後、出力される。

【０００３】従来は、異なる処理を行う、回路を伝播す
る信号の伝播遅延時間が一定となるよう構成された処理
回路を処理単位毎に設け、処理回路と処理回路の間にレ
ジスタ等信号の整合を図る保持回路を設け、命令を複数
の処理単位に分割し、先行する命令の処理の一部と後続
する命令の処理の一部とが同時に異なる処理回路で処理
されるよう順次回路を動作させるパイプライン処理方法
が、処理を高速に行う情報処理装置の構成方法として一
般的に採用されていた。

【０００４】パイプライン処理方法では、処理単位の各
々（以下、「ステージ」と言う）を処理する、保持回路
から処理回路を通り次の保持回路までの信号遅延時間
（以下、「サイクルタイム」と言う）を短縮することが
処理をより高速に行う上で必要である。

【０００５】最近では、より高速な処理を狙って、パイ
プライン処理を複数同時に実行する、連続する命令の同
一ステージを同時に実行するスーパスカラー方法が採用
される様になってきている。

【０００６】ところが、基数と、指数と、仮数とで数値
が表現される浮動小数点データを処理する浮動小数点命
令の処理においては、取り扱うことの出来る数値の範囲
が決まっており、入力データによっては演算の結果がそ
の範囲を越え、或いは数学的に無効となる演算が指示さ
れる場合がある。

【０００７】浮動小数点演算命令で、演算の結果が取り
扱うことの出来る数値の範囲を越えたり、数学的に無効
となる演算が指示された場合、演算例外として後続する
命令の実行を抑止し、例外処理のため準備された命令列
（以下、「トラップルーチン」と言う）を読出し、例外
処理を行う必要がある。

【０００８】スーパスカラー方法では、連続する命令の
同一ステージが同時に実行されるため、先行する浮動小
数点演算命令を実行した結果として演算例外が検出され
た場合には、後続する命令の実行を抑止し、トラップル
ーチンを読み出して処理する必要があり、演算例外を早
期に検出することが必要である。

【０００９】

【従来の技術】図７は浮動小数点例外検出回路構成図で
あり、図８は従来例の構成図であり、図９は従来例のタ
イムチャート図である。

【００１０】図７〜図９について説明する。尚、以下の
説明において、同一部分または相当部分については同一
符号を付す。また、浮動小数点演算には、加算と減算と
乗算と除算と浮動小数点数を整数に変換する演算とがあ
り、浮動小数点の演算を行う回路には加減算回路と乗除
算回路とがあって、以下の説明では加減算回路と乗除算
回路の双方を浮動小数点演算回路と言う。

【００１１】図８の従来例の構成図において、１’は情
報処理装置であり、３０は浮動小数点例外検出回路（以
下、「ＦＰ例外検出回路」と略す）であり、４０は浮動
小数点演算回路Ａ（以下、「ＦＰ演算回路Ａ」と略す）
であり、４１は浮動小数点演算回路Ｂ（以下、「ＦＰ演
算回路Ｂ」と略す）であり、５０’は制御回路であり、
６０は記憶回路であり、７０は演算回路Ａであり、７１
は演算回路Ｂであり、８０は演算例外検出回路である。

【００１２】情報処理装置１’は、図示されない入力装
置と図示されない出力装置とに接続され、記憶回路６０
と、制御回路５０’と、ＦＰ演算回路Ａ４０と、ＦＰ演
算回路Ｂ４１と、ＦＰ例外検出回路３０と、演算回路Ａ
７０と、演算回路Ｂ７１と、演算例外検出回路８０とか
ら構成され、図示されない入力装置から命令列と該命令
列で処理されるデータとが入力され、命令を複数のステ
ージに分割し、同時に複数の命令を処理して図示去れな
い出力装置に出力する装置であって、演算を２ステージ
に分割して処理する装置である。

【００１３】記憶回路６０は、図示されない入力装置と
図示されない出力装置とに接続され、制御回路５０’と
ＦＰ演算回路Ａ４０とＦＰ演算回路Ｂ４１と演算回路Ａ
７０と演算回路Ｂ７１とに接続され、図示されない入力
装置から入力された命令列とデータとが保持され、ＦＰ
演算回路Ｂ４１と演算回路Ｂ７１とから出力された演算
の最終結果が保持される回路である。

【００１４】制御回路５０’は、記憶回路６０とＦＰ例
外検出回路３０と演算例外検出回路８０とに接続され、
記憶回路６０から複数の命令を読出して解釈し、記憶回
路６０からデータを読出して前記複数の命令の各々を実
行する演算回路に入力し、演算例外を検出するＦＰ例外
検出回路３０と演算例外検出回路８０のいずれか一方又
は双方の回路から演算例外検出の通知を受けた場合に
は、その通知が先行する命令と後続する命令のいずれか
ら通知されたのかを区別し、先行する命令から演算例外
の発生が通知された場合には、同時に実行されている後
続する命令を実行した最終結果の記憶回路６０への格納
を抑止してトラップルーチンへ分岐し、先行する命令か
らは演算例外の発生が通知されず、後続する命令から演
算例外の発生が通知された場合にはトラップルーチンへ
分岐し、先行する命令からも後続する命令からも演算例
外の発生が通知されなかった場合には後続する命令に続
く命令を続行する回路である。

【００１５】ＦＰ演算回路Ａ４０は、記憶回路６０とＦ
Ｐ演算回路Ｂ４１とに接続され、記憶回路６０からデー
タが入力され、浮動小数点演算の第１段階の処理を行っ
て中間結果を算出し、ＦＰ演算回路Ｂ４１に中間結果を
出力する回路である。

【００１６】ＦＰ演算回路Ｂ４１は、ＦＰ演算回路Ａ４
０とＦＰ例外検出回路３０とに接続され、ＦＰ演算回路
Ａ４０から出力された中間結果を入力データとして浮動
小数点演算の第２段階の処理を行って結果を算出し、Ｆ
Ｐ例外検出回路３０に結果を出力し、ＦＰ例外検出回路
３０から演算例外の有無についての判定結果の通知を受
けて最終結果を生成し、記憶回路６０に最終結果を出力
する回路である。

【００１７】ＦＰ例外検出回路３０は、ＦＰ演算回路Ｂ
４１と制御回路５０’とに接続され、ＦＰ演算回路Ｂ４
１の算出した結果を入力データとして演算例外の有無に
ついて判定を行い、判定結果をＦＰ演算回路Ｂ４１と制
御回路５０’とに通知する回路である。

【００１８】演算回路Ａ７０は、記憶回路６０と演算回
路Ｂ７１とに接続され、記憶回路６０からデータが入力
され、整数演算の第１段階の処理を行って中間結果を算
出し、演算回路Ｂ７１に中間結果を出力する回路であ
る。

【００１９】演算回路Ｂ７１は、演算回路Ａ７０と演算
例外検出回路８０とに接続され、演算回路Ａ７０から出
力された中間結果を入力データとして整数演算の第２段
階の処理を行って結果を算出し、演算例外検出回路８０
に結果を出力し、演算例外検出回路８０から演算例外の
有無についての判定結果の通知を受けて最終結果を生成
し、記憶回路６０に最終結果を出力する回路である。

【００２０】演算例外検出回路８０は、演算回路Ｂ７１
と制御回路５０’とに接続され、演算回路Ｂ７１の算出
した結果を入力データとして演算例外の有無について判
定を行い、判定結果を演算回路Ｂ７１と制御回路５０’
とに通知する回路である。

【００２１】図７において、３１は無効演算検出回路で
あり、３２は非サポート演算検出回路であり、３３は結
果不正確例外検出回路であり、３４はオーバフロー検出
回路であり、３５はアンダフロー検出回路である。

【００２２】無効演算検出回路３１は、演算の最終結果
が数値として定義されていないデータパターンを示した
場合に演算例外として検出する回路である。非サポート
演算検出回路３２は、演算の最終結果が装置としてサポ
ートされていないデータパターンを示した場合に演算例
外として検出する回路である。

【００２３】結果不正確例外検出回路３３は、演算の最
終結果が丸めを行わないと一意に定まらないデータパタ
ーンを示した場合に演算例外として検出する回路であ
る。オーバフロー検出回路３４は、演算の最終結果の絶
対値が装置が表現出来る範囲を越えて大きい場合に演算
例外として検出する回路である。

【００２４】アンダフロー検出回路３５は、演算の最終
結果が非正規化数として表現された値となった場合に演
算例外として検出する回路である。以下、図７〜図９を
参照しながら、先行命令が浮動小数点命令で後続命令が
整数命令であって、浮動小数点命令で演算例外を生じる
場合について、処理を説明する。

【００２５】第１ステージでは、あらかじめ制御回路５
０’により記憶回路６０から読み出された入力データを
入力として、ＦＰ演算回路Ａ４０では先行する浮動小数
点演算の第１段階の処理が行われて中間結果が保持さ
れ、演算回路Ａ７０では後続する整数演算の第１段階の
処理が行われて中間結果が保持される。

【００２６】第２ステージでは、先行する浮動小数点命
令に関しては、前記ＦＰ演算回路Ａ４０により第１段階
の処理が行われた結果得られた中間結果を入力として、
ＦＰ演算回路Ｂ４１により浮動小数点演算の第２段階の
処理が行われ、結果がＦＰ例外検出回路３０に出力さ
れ、ＦＰ例外検出回路３０により演算例外の有無が判定
されてＦＰ演算回路Ｂ４１と制御回路５０’とに通知さ
れ、後続する整数命令に関しては、前記演算回路Ａ７０
により第１段階の処理が行われた結果得られた中間結果
を入力として、演算回路Ｂ７１により整数演算の第２段
階の処理が行われ、結果が演算例外検出回路８０に出力
され、演算例外検出回路８０により演算例外の有無が判
定されて演算回路Ｂ７１と制御回路５０’とに通知され
る。

【００２７】次いで、ＦＰ演算回路Ｂ４１と演算回路Ｂ
７１では演算例外の有無の通知に対応した最終結果が生
成され、一方、制御回路５０’ではＦＰ例外検出回路３
０からの演算例外の有無の通知と演算例外検出回路８０
からの演算例外の有無の通知とが比較され、先行する浮
動小数点命令で演算例外が発生したことがＦＰ例外検出
回路３０から通知されている場合には、後続する整数命
令の抑止が判定され、整数命令を演算した結果得られた
最終結果の記憶回路６０への格納が抑止され、更に例外
処理のためのトラップルーチンへの分岐が準備される。

【００２８】先行する浮動小数点命令で演算例外が発生
せず、後続する整数命令で演算例外が発生したことが演
算例外検出回路から通知されている場合には、ＦＰ演算
回路Ｂ４１からは、浮動小数点演算の第２段階の処理の
結果として得られたデータが最終結果として記憶回路６
０に格納され、演算回路Ｂ７１からは、整数演算で演算
例外が生じた場合に出力することが規定されているデー
タが最終結果として記憶回路６０に格納され、更に例外
処理のためのトラップルーチンへの分岐が準備される。

【００２９】先行する浮動小数点命令で演算例外が発生
せず、後続する整数命令で演算例外が発生しなかった場
合には、ＦＰ演算回路Ｂ４１からは、浮動小数点演算の
第２段階の処理の結果として得られたデータが最終結果
として記憶回路６０に格納され、演算回路Ｂ７１から
は、整数演算の第２段階の処理の結果として得られたデ
ータが最終結果として記憶回路６０に格納され、次の命
令の処理に進む。

【００３０】

【発明が解決しようとする課題】上記説明のように、従
来は最終段階の演算を行った結果得られたデータから演
算例外の発生の有無を検出し、演算例外の有無を通知す
る信号を制御回路に集約して命令の実行順序に合わせて
演算例外の処理順序を判定し、先行する命令で演算例外
の発生が通知されている場合には当時に実行されている
命令の処理結果の記憶回路への格納を抑止する必要があ
った。

【００３１】そのため、他のステージと比べ最終ステー
ジで順次処理しなければならない処理の数が増加し、最
終ステージの回路遅延時間が増加して他のステージの回
路遅延時間に合わせて設定したサイクルタイムでは処理
が完了せずにサイクルタイムを長く設定しなければなら
なくなり、情報処理装置の処理速度を低下させるという
問題があった。

【００３２】本発明は、命令を複数の処理単位に分割
し、連続する命令を同時に複数処理する情報処理装置に
おいて、先行する浮動少数点命令で演算例外が生じた場
合に、回路量を大幅に増加させること無く、また処理能
力を低下させること無しに、同時に処理されている後続
の命令の実行を抑止する方法を提供することを目的とす
る。

【００３３】

【課題を解決するための手段】図１は本発明の原理図で
ある。図１において、１は情報処理装置であり、６は記
憶手段であり、５は制御手段であり、４は浮動小数点演
算手段（以下、「ＦＰ演算手段」言う）であり、２は浮
動小数点例外予測手段（以下、「ＦＰ例外予測手段」と
言う）であり、３は浮動小数点例外検出手段（以下、
「ＦＰ例外検出手段」と言う）であり、７は演算手段で
あり、９は演算例外予測手段であり、８は演算例外検出
手段である。

【００３４】情報処理装置１は、記憶手段６と制御手段
５とＦＰ演算手段４とＦＰ例外予測手段２とＦＰ例外検
出手段３と演算手段７と演算例外検出手段８と演算例外
予測手段９とから構成され、図示されない入力手段から
入力されたデータと命令列とを記憶し、命令列に従って
データを処理し、結果を図示されない出力手段に出力す
る装置である。

【００３５】記憶手段６は、図示されない入力手段と図
示されない出力手段とに接続され、ＦＰ演算手段４とＦ
Ｐ例外予測手段２と演算手段７と演算例外予測手段９と
制御手段５とに接続され、図示されない入力手段から入
力されたデータと命令列とを記憶し、ＦＰ演算手段４及
び演算手段７で算出された演算の最終結果を格納し、図
示されない出力手段に前記演算の最終結果を出力する手
段である。

【００３６】ＦＰ演算手段４は、記憶手段６とＦＰ例外
予測手段２とＦＰ例外検出手段３とに接続され、記憶手
段６から入力されたデータに対し制御手段５の指示する
浮動小数点演算を複数のステージに分割して実施し、演
算の中間結果をＦＰ例外予測手段２に送出し、演算の結
果をＦＰ例外検出手段３に送出し、ＦＰ例外検出手段３
から演算例外発生の有無の通知を受け、演算例外発生の
有無に対応した演算の最終結果を生成し、前記演算の最
終結果を記憶手段６に出力する手段である。

【００３７】ＦＰ例外検出手段３は、ＦＰ演算手段４と
制御手段５とに接続され、ＦＰ演算手段４から出力され
た演算の結果を入力として演算例外発生の有無を判定
し、ＦＰ演算手段４と制御手段５とに演算例外発生の有
無を通知する手段である。

【００３８】演算手段７は、記憶手段６と演算例外予測
手段９と演算例外検出手段８とに接続され、記憶手段６
から入力されたデータに対し制御手段５の指示する演算
を複数のステージに分割して実施し、演算の中間結果を
演算例外予測手段９に送出し、演算の結果を演算例外検
出手段８に送出し、演算例外検出手段８から演算例外発
生の有無の通知を受け、演算例外発生の有無に対応した
演算の最終結果を生成し、前記演算の最終結果を記憶手
段６に出力する手段である。

【００３９】演算例外検出手段８は、演算手段７と制御
手段５とに接続され、演算手段７から出力された演算の
結果を入力として演算例外発生の有無を判定し、演算手
段７と制御手段５とに演算例外発生の有無を通知する手
段である。

【００４０】ＦＰ例外予測手段２は、記憶手段６と制御
手段５とＦＰ演算手段４とに接続され、記憶手段６から
入力されたデータとＦＰ演算手段４から入力された最初
のステージの処理の結果得られる演算の中間結果とから
演算例外発生の有無を予測し、制御手段５に通知する手
段である。

【００４１】演算例外予測手段９は、記憶手段６と制御
手段５と演算手段７とに接続され、記憶手段６から入力
されたデータと演算手段４から入力された最初のステー
ジの処理の結果得られる演算の中間結果とから演算例外
発生の有無を予測し、制御手段５に通知する手段であ
る。

【００４２】制御手段５は、記憶手段６とＦＰ例外予測
手段２とＦＰ例外検出手段３と演算例外予測手段９と演
算例外検出手段８とに接続され、記憶手段６に保持され
ている命令列を順次読出して複数の同時に実行可能な命
令の組合せに分解し、前記同時に実行可能な命令の各々
が必要とするデータを記憶手段６から読み出して前記同
時に実行可能な命令の各々が実行されるＦＰ演算手段４
と演算手段７とに入力して演算を起動し、演算例外発生
の予測が通知された場合には先行する命令で予測された
のか後続する命令で予測されたのかを区分し、先行する
命令で演算例外の発生が予測された場合には同時に実行
している後続の命令の第２のステージ以降の処理を中断
し、前記後続する命令の再開とトラップルーチンへの分
岐準備を行う手段である。

【００４３】第１ステージでは、先行する命令に関して
は、制御手段５により記憶手段６からＦＰ演算手段４と
ＦＰ例外予測手段２とにデータが入力され、ＦＰ演算手
段４で中間結果が生成され、ＦＰ例外予測手段２では前
記中間結果と前記データとから演算例外発生の有無が予
測され、制御手段５に通知される。

【００４４】後続する命令に関しては、制御手段５によ
り記憶手段６から演算手段７と演算例外予測手段８とに
データが入力され、演算手段７で中間結果が生成され、
演算例外予測手段８では前記中間結果と前記データとか
ら演算例外発生の有無が予測され、制御手段５に通知さ
れる。

【００４５】制御手段５ではＦＰ例外予測手段２と演算
例外予測手段８とから演算例外発生の有無の予測結果の
通知を受け、先行する命令で演算例外発生が予測された
場合には後続する命令の次のステージ以降の処理を中断
し、前記後続する命令の再開とトラップルーチンへの分
岐準備を行う。

【００４６】第２ステージでは、先行する命令の第２ス
テージの処理が第１ステージで生成された中間結果を入
力としてＦＰ演算手段４で行われ、ＦＰ例外検出手段３
に第２ステージの処理の結果が入力され、ＦＰ例外検出
手段３により演算例外発生の有無が判定され、判定結果
がＦＰ演算手段４と制御手段５とに通知される。

【００４７】制御手段５では、前記後続する命令の再開
とトラップルーチンへの分岐の何れを選択するか、前記
判定結果から決定し、演算例外が発生した場合にはトラ
ップルーチンへ分岐し、演算例外が発生しなかった場合
には前記後続する命令を再開する。

【００４８】

【発明の実施の形態】図２は本発明の第１の実施の形態
構成図であり、図３は本発明の第１の実施の形態パター
ン検出回路構成図であり、図４は本発明の第１の実施の
形態例外予測回路構成図（その１）であり、図５は本発
明の第１の実施の形態例外予測回路構成図（その２）で
あり、図６は本発明の第１の実施の形態タイムチャート
図である。

【００４９】図２において、１は情報処理装置であり、
６０は記憶回路であり、５０は制御回路であり、４０は
ＦＰ演算回路Ａであり、４１はＦＰ演算回路Ｂであり、
１０は浮動小数点例外予測回路（以下、「ＦＰ例外予測
回路」と言う）であり、１１はパターン検出回路であ
り、１２は例外予測回路であり、３０はＦＰ例外検出回
路であり、７０は演算回路Ａであり、７１は演算回路Ｂ
であり、８０は演算例外検出回路であり、９０は演算例
外予測回路である。

【００５０】記憶回路６０とＦＰ演算回路Ａ４０とＦＰ
演算回路Ｂ４１とＦＰ例外検出回路３０と演算回路Ａ７
０と演算回路Ｂ７１と演算例外検出回路８０とは従来の
技術の説明で説明されたと同一または同等の回路であ
る。

【００５１】情報処理装置１は、図示されない入力装置
と図示されない出力装置とに接続され、記憶回路６０
と、制御回路５０と、ＦＰ演算回路Ａ４０と、ＦＰ演算
回路Ｂ４１と、ＦＰ例外検出回路３０と、演算回路Ａ７
０と、演算回路Ｂ７１と、演算例外検出回路８０と、Ｆ
Ｐ例外予測回路１０と、演算例外予測回路９０とから構
成され、図示されない入力装置から命令列と該命令列で
処理されるデータとが入力され、命令を複数のステージ
に分割し、同時に複数の命令を処理して図示去れない出
力装置に出力する装置であって、演算を２ステージに分
割して処理する装置である。

【００５２】制御回路５０は、記憶回路６０とＦＰ例外
予測回路１０と演算例外予測回路９０とＦＰ例外検出回
路３０と演算例外検出回路８０とに接続され、記憶回路
６０から複数の命令を読出して解釈し、記憶回路６０か
らデータを読出して前記複数の命令の各々を実行する演
算回路に入力し、演算例外を予測する回路から演算例外
の発生を予測する通知を受けた場合にはその通知が先行
する命令と後続する命令のいずれの実行途中で予測され
たのか区別し、先行する命令で演算例外の発生が予測さ
れた場合には後続する命令の以降の処理を中止し、先行
する命令の処理を続行した結果演算例外の発生が通知さ
れた場合にはトラップルーチンへ分岐し、先行する命令
の処理を続行した結果演算例外の発生が通知されなかっ
た場合には後続する命令を再開し、先行する命令で演算
例外の発生が予測されず、後続する命令で演算例外の発
生が予測された場合には後続する命令の処理を続行し、
後続する命令の処理を続行した結果演算例外の発生が通
知された場合にはトラップルーチンへ分岐し、後続する
命令の処理を続行した結果演算例外の発生が通知されな
かった場合及び先行する命令で演算例外の発生が予測さ
れず、後続する命令で演算例外の発生が予測されなかっ
た場合には後続する命令に続く命令を続行する回路であ
る。

【００５３】ＦＰ例外予測回路１０は、記憶回路６０と
ＦＰ演算回路Ａ４０と制御回路５０とに接続され、演算
が加減算の場合に加減算例外を予測するパターン検出回
路１１と例外予測回路１２Ａとから構成される組合せ
と、演算が乗除算の場合に乗除算例外を予測するパター
ン検出回路１１と例外予測回路１２Ｂとから構成される
組合せの２組の組合せがあって、例外予測回路１２Ａと
例外予測回路１２Ｂとを総称して例外予測回路１２と言
い、記憶回路６０から入力された入力データとＦＰ演算
回路Ａ４０の生成する演算途中の結果から浮動小数点演
算の演算例外の発生の有無を予測し、制御回路５０に通
知する回路である。

【００５４】演算例外予測回路９０は、記憶回路６０と
演算回路Ａ７０と制御回路５０とに接続され、記憶回路
６０から入力された入力データと演算回路Ａ７０の生成
する演算途中の結果から整数演算の演算例外の発生の有
無を予測し、制御回路５０に通知する回路である。

【００５５】パターン検出回路１１は、記憶回路６０
と、例外予測回路１２とに接続され、図３に示されるよ
うに、入力１と入力２の各々について、指数が２５５で
仮数の最上位ビット（以下、「ＭＳＢ」と略す）が
“０”であり、かつ仮数の他のビットは全てが“０”で
はない場合に１を出力するＳＮａＮ生成回路２１Ａ及び
２１Ｂと、指数が０で仮数の全てのビットが“０”では
ない場合に１を出力する非正規化数生成回路２２Ａ及び
２２Ｂと、指数が２５５で仮数の全てのビットが“０”
の場合に１を出力する無限大生成回路２３Ａ及び２３Ｂ
と、指数が０で仮数の全てのビットが“０”の場合に１
を出力するゼロ生成回路２４Ａ及び２４Ｂと、入力１と
入力２の符号ビットを比較し、同符号の場合に１となる
入力同符号信号と異符号の場合に１となる入力異符号信
号とを生成する符号比較回路２９と、から構成される回
路である。

【００５６】例外予測回路１２は、演算が加減算の場合
と乗除算の場合とで異なり、演算が加減算の場合には図
４に示される加減算例外予測回路１２Ａで構成され、演
算が乗除算の場合には図５に示される乗除算例外予測回
路１２Ｂで構成される回路である。

【００５７】加減算例外予測回路１２Ａは、入力１ＳＮ
ａＮ信号が１か、入力２ＳＮａＮ信号が１か、入力１非
正規化数信号が１か、入力２非正規化数信号が１か、入
力１無限大信号と入力２無限大信号が共に１で入力同符
号信号が１の減算命令か、入力１無限大信号と入力２無
限大信号が共に１で入力異符号信号が１の加算命令か、
指数データが２５４以上の場合か、指数データが３１位
かの場合か、指数データが１５８位かの単精度整数変換
命令の場合に加減算例外予測信号が１となる回路であ
る。

【００５８】乗除算例外予測回路１２Ｂは、入力１ゼロ
信号と入力２ゼロ信号が共に１か、入力１無限大信号と
入力２無限大信号が共に１か、入力１ＳＮａＮ信号また
は入力２ＳＮａＮ信号が１か、入力１非正規化数信号ま
たは入力２非正規化数信号が１か、指数データが２５４
以上か、指数データが０以下の場合に乗除算例外予測信
号が１となる回路である。

【００５９】演算例外予測回路９０は、記憶回路６０と
演算回路Ａ７０と制御回路５０とに接続され、演算回路
Ａ７０及び演算回路Ｂ７１により演算された結果演算例
外が生じるか否かを予測し、制御回路５０に通知する回
路である。

【００６０】以下、図２〜図７を参照しながら、先行す
る命令が浮動小数点命令で後続する命令が整数命令であ
って、浮動小数点命令の入力データが演算例外を生じる
データパターンの場合について説明する。

【００６１】第１ステージでは、あらかじめ制御回路５
０により記憶回路６０から読み出された入力データを入
力としてＦＰ演算回路Ａ４０では先行する浮動小数点演
算の第１段階の処理が行われて中間結果が保持され、演
算回路Ａ７０では後続する整数演算の第１段階の処理が
行われて中間結果が保持される。

【００６２】このとき、パターン検出回路１１でも浮動
小数点演算回路Ａ４０に入力されたデータと同一のデー
タを入力データとして入力データのデータパターンを示
す信号が生成され、例外予測回路１２に送出され、例外
予測回路１２では前記データパターンを示す信号と浮動
小数点演算回路Ａ４０で生成される指数データとから演
算例外の予測が行われ、演算例外の発生が予測される場
合には制御回路５０に例外予測信号が送出され、演算例
外予測回路９０でも演算回路Ａ７０に入力されたデータ
と同一のデータと、演算回路Ａ７０で生成される演算途
中のデータとから演算例外の予測が行われ、演算例外の
発生が予測される場合には制御回路５０に例外予測信号
が送出される。

【００６３】制御回路５０では、ＦＰ例外予測回路１０
と演算例外予測回路９０から演算例外発生の予測結果が
通知されると、先行する命令で演算例外の発生が予測さ
れたのか、後続する命令で演算例外の発生が予測された
のか区別され、先行する命令で演算例外の発生が予測さ
れた場合には、後続する命令の第２ステージ以降の処理
を中止し、先行する命令では演算例外の発生が予測され
なかった場合には処理を続行する。

【００６４】第２ステージでは、先行する浮動小数点命
令に関しては、前記ＦＰ演算回路Ａ４０により第１段階
の処理が行われた結果得られた中間結果を入力として、
ＦＰ演算回路Ｂ４１により浮動小数点演算の第２段階の
処理が行われ、結果がＦＰ例外検出回路３０に出力さ
れ、ＦＰ例外検出回路３０により演算例外発生の有無が
判定されＦＰ演算回路Ｂ４１と制御回路５０とに通知さ
れ、後続する整数命令は、第１ステージで先行する浮動
小数点命令で演算例外の発生が予測された場合は処理を
中止し、第１ステージで先行する浮動小数点命令で演算
例外の発生が予測されなかった場合には、前記演算回路
Ａ７０により第１段階の処理が行われた結果得られた中
間結果を入力として、演算回路Ｂ７１により整数演算の
第２段階の処理が行われ、結果が演算例外検出回路８０
に出力され、演算例外検出回路８０により演算例外発生
の有無が判定され演算回路Ｂ７１と制御回路５０とに通
知される。

【００６５】次いで、ＦＰ演算回路Ｂ４１と演算回路Ｂ
７１では演算例外の有無の通知に対応した最終結果が生
成され、一方、制御回路５０ではＦＰ例外検出回路３０
から演算例外検出の通知があった場合にはトラップルー
チンへ分岐し、第１ステージで浮動小数点命令で演算例
外の発生が予測されていたにも係わらずＦＰ例外検出回
路３０から演算例外検出の通知がない場合には後続の整
数命令を再起動し、第１ステージで浮動小数点命令では
演算例外の発生が予測されておらず、整数命令で演算例
外の発生が予測されいた場合で、演算例外検出回路８０
から演算例外発生の通知があった場合にはトラップルー
チンへ分岐し、整数命令で演算例外発生の通知がなかっ
た場合には、処理を続行する。

【００６６】

【発明の効果】以上説明した実施の形態においては、先
行する命令を浮動小数点命令とし、後続する命令を整数
命令としているが、先行する命令も後続する命令も共に
浮動小数点命令（例えば、浮動小数点加算命令と浮動小
数点乗算命令）であっても良く、また命令を処理する回
路を浮動小数点演算回路と演算回路の２種としているが
３種以上あっても良く、また、第１ステージと第２ステ
ージの２つのステージで処理するものとして説明してい
るが、３つ以上のステージで処理しても良い。

【００６７】以上説明したように、本発明によれば浮動
小数点命令の処理の最初のステージである第１ステージ
で、入力データと演算の途中結果とから、浮動小数点演
算と同時に演算例外の発生を予測し、同時に実行される
別の命令の第２ステージ以降の処理を中止し、最後のス
テージである第２ステージで演算例外が発生しないこと
が判明した場合に第２ステージに続く次のステージで処
理を再開でき、最後のステージである第２ステージで演
算例外が発生したことが判明した場合にもあらかじめト
ラップルーチンへの分岐の準備をしておくことができる
ため、処理の先取りによる性能向上が出来るという効果
があり、しかも、第２ステージで演算に要する回路遅延
時間を経過し、演算例外の発生検出に要する回路遅延時
間を経過した後に、更に先行命令で演算例外を検出した
のか後続命令で演算例外を検出したのか区分するための
回路遅延時間を必要とすることが無くなるため、第２段
階の処理に要する回路遅延時間を短縮することが出来、
装置のサイクルタイムを短縮出来るという効果があり、
情報処理装置の性能向上を、処理の先取りとサイクルタ
イム短縮とにより、大幅な回路量の増加無しに達成する
ことが出来るという著しい工業的効果がある。

【図面の簡単な説明】

【図１】 本発明の原理図

【図２】 本発明の第１の実施の形態構成図

【図３】 本発明の第１の実施の形態パターン検出回路
構成図

【図４】 本発明の第１の実施の形態例外予測回路構成
図（その１）

【図５】 本発明の第１の実施の形態例外予測回路構成
図（その２）

【図６】 本発明の第１の実施の形態タイムチャート図

【図７】 浮動小数点例外検出回路構成図

【図８】 従来例の構成図

【図９】 従来例のタイムチャート図

【符号の説明】

１，１’ 情報処理装置 ２ 浮動小数点例外予測手段（ＦＰ例外予測手段） ３ 浮動小数点例外検出手段（ＦＰ例外検出手段） ４ 浮動小数点演算手段（ＦＰ演算手段） ５ 制御手段 ６ 記憶手段 ７ 演算手段 ８ 演算例外検出手段 ９ 演算例外予測手段 １０ 浮動小数点例外予測回路（ＦＰ例外予測回路） １１ パターン検出回路 １２ 例外予測回路 １２Ａ 加減算例外予測回路 １２Ｂ 乗除算例外予測回路 ３０ 浮動小数点例外検出回路（ＦＰ例外検出回路） ４０ 浮動小数点演算回路Ａ（ＦＰ演算回路Ａ） ４１ 浮動小数点演算回路Ｂ（ＦＰ演算回路Ｂ） ５０，５０’ 制御回路 ６０ 記憶回路 ７０ 演算回路Ａ ７１ 演算回路Ｂ ８０ 演算例外検出回路 ９０ 演算例外予測回路 ２１Ａ，２１Ｂ SNaN生成回路 ２２Ａ，２２Ｂ 非正規化数生成回路 ２３Ａ，２３Ｂ 無限大生成回路 ２４Ａ，２４Ｂ ゼロ生成回路 ２９ 符号比較回路 ３１ 無効演算検出回路 ３２ 非サポート演算検出回路 ３３ 結果不正確例外検出回路 ３４ オーバフロー検出回路 ３５ アンダフロー検出回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大山 眞一 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 データ及び命令列が保持される記憶手段
   と、 記憶手段から読み出されたデータが入力され、複数下位
   の処理に分割された一連の演算を実行し結果を記憶手段
   に送出する演算手段と、 記憶手段から読み出されたデータが入力され、複数下位
   の処理に分割された一連の浮動小数点演算を実行し結果
   を記憶手段に送出する浮動小数点演算手段と、 演算手段の生成する演算結果から演算例外を検出し制御
   手段に通知する演算例外検出手段と、 浮動小数点演算手段の生成する演算結果から演算例外を
   検出し制御手段に通知する浮動小数点例外検出手段と、 演算例外検出手段と浮動小数点例外検出手段とから通知
   された演算例外に基づき、命令の実行を制御する制御手
   段とから構成され、 複数の処理単位に分割された連続する複数の命令を同時
   に実行する情報処理装置であって、 記憶手段と浮動小数点演算手段と制御手段とに接続さ
   れ、浮動小数点演算手段にデータが入力される際に同一
   のデータが入力され、浮動小数点演算手段の演算途中結
   果が入力されて浮動小数点演算の演算例外を予測し、制
   御手段に通知する浮動小数点例外予測手段を有し、 先行する浮動小数点命令で演算例外が予測された場合に
   後続する命令の処理を中断することを特徴とする情報処
   理装置。
2. 【請求項２】 浮動小数点例外検出手段により演算例外
   が検出された場合には中断された後続する命令の処理を
   中止し、演算例外が検出されなかった場合には中断され
   た後続する命令を再開することを特徴とする請求項１に
   記載の情報処理装置。
3. 【請求項３】 浮動小数点例外予測手段により、入力デ
   ータに依存する定義出来ない演算の実行が指示されてい
   ることが予測された場合、無効演算の演算例外として同
   時に実行されている後続する命令の処理を中断すること
   を特徴とする請求項１に記載の情報処理装置。
4. 【請求項４】 浮動小数点例外予測手段により、入力デ
   ータで演算した場合に丸め処理を行わないと所定のフォ
   ーマットでは結果が表示出来ないことが予測された場
   合、結果不正確の演算例外として同時に実行されている
   後続する命令の処理を中断することを特徴とする請求項
   １に記載の情報処理装置。
5. 【請求項５】 浮動小数点例外予測手段により、入力デ
   ータで演算した場合に所定のフォーマットではオーバフ
   ローが生じることが予測された場合、オーバフローの演
   算例外として同時に実行されている後続する命令の処理
   を中断することを特徴とする請求項１に記載の情報処理
   装置。
6. 【請求項６】 浮動小数点例外予測手段により、入力デ
   ータで演算した場合に所定のフォーマットではアンダフ
   ローが生じることが予測された場合、アンダフローの演
   算例外として同時に実行されている後続する命令の処理
   を中断することを特徴とする請求項１に記載の情報処理
   装置。