JPH09106344A - パイプライン処理装置 - Google Patents
パイプライン処理装置Info
- Publication number
- JPH09106344A JPH09106344A JP26439695A JP26439695A JPH09106344A JP H09106344 A JPH09106344 A JP H09106344A JP 26439695 A JP26439695 A JP 26439695A JP 26439695 A JP26439695 A JP 26439695A JP H09106344 A JPH09106344 A JP H09106344A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- fwstp
- circuit
- window start
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】
【課題】 第１の命令がＦＷＳＴＰＳＥＴ命令で、第２
の命令がＦＷＳＴＰを用いてレジスタ番号変換を行う命
令である場合に、第２の命令をペナルティーを排除して
高速に行うことを可能にする。 【解決手段】 第１の命令であるＦＷＳＴＰＳＥＴ命令
の中に、第２の命令がＦＷＳＴＰを用いてレジスタ番号
変換を行う場合に、前記第１の命令より前に実行された
ＦＷＳＴＰＳＥＴ命令で求めたＦＷＳＴＰを使用するこ
とを指示するＰビットを設ける。処理装置には、前のＦ
ＷＳＴＰＳＥＴ命令で求められたＦＷＳＴＰを保持する
保持回路２５と、第１の命令で求められたＦＷＳＴＰを
保持する保持回路６とを備える。処理装置は、Ｐビット
の値により、後続の命令のレジスタ番号変換を、前のＦ
ＷＳＴＰＳＥＴ命令で求めたＦＷＳＴＰを用いて行うこ
とにより、第２の命令のペナルティーを排除する。
の命令がＦＷＳＴＰを用いてレジスタ番号変換を行う命
令である場合に、第２の命令をペナルティーを排除して
高速に行うことを可能にする。 【解決手段】 第１の命令であるＦＷＳＴＰＳＥＴ命令
の中に、第２の命令がＦＷＳＴＰを用いてレジスタ番号
変換を行う場合に、前記第１の命令より前に実行された
ＦＷＳＴＰＳＥＴ命令で求めたＦＷＳＴＰを使用するこ
とを指示するＰビットを設ける。処理装置には、前のＦ
ＷＳＴＰＳＥＴ命令で求められたＦＷＳＴＰを保持する
保持回路２５と、第１の命令で求められたＦＷＳＴＰを
保持する保持回路６とを備える。処理装置は、Ｐビット
の値により、後続の命令のレジスタ番号変換を、前のＦ
ＷＳＴＰＳＥＴ命令で求めたＦＷＳＴＰを用いて行うこ
とにより、第２の命令のペナルティーを排除する。
Description
【０００１】
【発明の属する技術】本発明は、パイプライン処理装置
に係り、特に、命令によってアドレス可能なレジスタ数
より多いレジスタをアクセスすることが可能なパイプラ
イン処理装置に関する。
に係り、特に、命令によってアドレス可能なレジスタ数
より多いレジスタをアクセスすることが可能なパイプラ
イン処理装置に関する。
【０００２】
【従来の技術】近年、パイプライン処理装置の処理性能
は飛躍的に向上している。このパイプライン処理装置の
高い処理能力は、キャッシュメモリが有効に働くときに
のみ達成される。しかし、大規模科学技術計算を行う場
合、取り扱うデータ領域が非常に大きくデータの局所性
が少ないという性質があるため、キャッシュメモリが有
効に働かないことが多い。このような大規模科学技術計
算を行うパイプライン処理装置は、主記憶あるいは２次
キャッシュからのデータ転送のペナルティーにより、そ
の性能が大きく低下してしまう。
は飛躍的に向上している。このパイプライン処理装置の
高い処理能力は、キャッシュメモリが有効に働くときに
のみ達成される。しかし、大規模科学技術計算を行う場
合、取り扱うデータ領域が非常に大きくデータの局所性
が少ないという性質があるため、キャッシュメモリが有
効に働かないことが多い。このような大規模科学技術計
算を行うパイプライン処理装置は、主記憶あるいは２次
キャッシュからのデータ転送のペナルティーにより、そ
の性能が大きく低下してしまう。
【０００３】前述したような大規模科学技術計算を行う
場合の問題を解決することのできる従来技術として、例
えば、特開平６−１７６０５３号公報等に記載された技
術が知られている。この従来技術は、命令としてアドレ
ス可能なレジスタ数より多い物理レジスタと称するレジ
スタを設け、これらの物理レジスタを複数個のウインド
ウと呼ばれる部分に分けて使用するすることにより、主
記憶からのデータ転送による性能低下をほとんど生じさ
せないようにすることができるものである。
場合の問題を解決することのできる従来技術として、例
えば、特開平６−１７６０５３号公報等に記載された技
術が知られている。この従来技術は、命令としてアドレ
ス可能なレジスタ数より多い物理レジスタと称するレジ
スタを設け、これらの物理レジスタを複数個のウインド
ウと呼ばれる部分に分けて使用するすることにより、主
記憶からのデータ転送による性能低下をほとんど生じさ
せないようにすることができるものである。
【０００４】前述の従来技術は、命令中のレジスタ番号
から物理レジスタ番号への変換をウインドウスタートポ
インタ（以下、ＦＷＳＴＰという）の値を用いて行うも
のであり、ＦＷＳＴＰの値の設定は、ウインドウスター
トポインタセット命令（以下、ＦＷＳＴＰＳＥＴ命令と
いう）により行われる。
から物理レジスタ番号への変換をウインドウスタートポ
インタ（以下、ＦＷＳＴＰという）の値を用いて行うも
のであり、ＦＷＳＴＰの値の設定は、ウインドウスター
トポインタセット命令（以下、ＦＷＳＴＰＳＥＴ命令と
いう）により行われる。
【０００５】以下、従来技術によるパイプライン処理装
置の構成と動作とを図面により説明する。
置の構成と動作とを図面により説明する。
【０００６】図４は従来技術に使用されるＦＷＳＴＰＳ
ＥＴ命令の命令フォーマットの一例を説明する図、図５
は従来技術によるパイプライン処理装置の構成例を示す
ブロック図、図６はパイプライン処理装置に実行させる
命令列の例を示す図、図７は図６に示す命令列を実行し
た場合の動作を説明するタイミングチャートである。図
５において、１は命令キャッシュ、２、１９は命令保持
回路、３は命令判別回路、４はレジスタ番号変換回路、
５はグローバルレジスタ数（ｇｎ）保持回路、６はＦＷ
ＳＴＰ保持回路、７、１１、１２、１６、２８は選択回
路、８はレジスタ選択回路、９はレジスタファイル、１
０、１５、１７はデータ保持回路、１３は演算装置、１
４はデータキャッシュ、１８は制御装置、２０はＦＷＳ
ＴＰ演算装置、２１はウインドウ刻み幅（ｓｐ）保持回
路、２２はラッチ、２３はヒット判定回路、２６は割り
込み状態保持回路、２７は割り込み制御装置である。
ＥＴ命令の命令フォーマットの一例を説明する図、図５
は従来技術によるパイプライン処理装置の構成例を示す
ブロック図、図６はパイプライン処理装置に実行させる
命令列の例を示す図、図７は図６に示す命令列を実行し
た場合の動作を説明するタイミングチャートである。図
５において、１は命令キャッシュ、２、１９は命令保持
回路、３は命令判別回路、４はレジスタ番号変換回路、
５はグローバルレジスタ数（ｇｎ）保持回路、６はＦＷ
ＳＴＰ保持回路、７、１１、１２、１６、２８は選択回
路、８はレジスタ選択回路、９はレジスタファイル、１
０、１５、１７はデータ保持回路、１３は演算装置、１
４はデータキャッシュ、１８は制御装置、２０はＦＷＳ
ＴＰ演算装置、２１はウインドウ刻み幅（ｓｐ）保持回
路、２２はラッチ、２３はヒット判定回路、２６は割り
込み状態保持回路、２７は割り込み制御装置である。
【０００７】図４に示すＦＷＳＴＰＳＥＴ命令の命令フ
ォーマット例において、該命令は、命令コードと、１ビ
ットのｓ／ｉフィールドと、７ビットのｉｍフィールド
とにより構成される。そして、この命令は、図示フォー
マットの下に示すように、１ビットのｓ／ｉフィールド
が“１”の場合、ｉｍフィールドに示される７ビットを
直接ＦＷＳＴＰとして代入し、１ビットのｓ／ｉフィー
ルドが“０”の場合、ＦＷＳＴＰにｉｍフィールドの値
を加えた値を、（１２８−ｇｎ）／ｓｐで割った剰余を
新たなＦＷＳＴＰとするという命令である。
ォーマット例において、該命令は、命令コードと、１ビ
ットのｓ／ｉフィールドと、７ビットのｉｍフィールド
とにより構成される。そして、この命令は、図示フォー
マットの下に示すように、１ビットのｓ／ｉフィールド
が“１”の場合、ｉｍフィールドに示される７ビットを
直接ＦＷＳＴＰとして代入し、１ビットのｓ／ｉフィー
ルドが“０”の場合、ＦＷＳＴＰにｉｍフィールドの値
を加えた値を、（１２８−ｇｎ）／ｓｐで割った剰余を
新たなＦＷＳＴＰとするという命令である。
【０００８】前述において、ｇｎは各ウインドウに共通
なグローバルレジスタ本数、ｓｐはウインドウ刻み幅で
あり、１２８は物理レジスタ数を示している。
なグローバルレジスタ本数、ｓｐはウインドウ刻み幅で
あり、１２８は物理レジスタ数を示している。
【０００９】図４に示すＦＷＳＴＰＳＥＴ命令により決
定されるＦＷＳＴＰを用いて命令中のレジスタ番号が物
理レジスタ番号に変換される。このレジスタ番号変換規
則を表１に示す。
定されるＦＷＳＴＰを用いて命令中のレジスタ番号が物
理レジスタ番号に変換される。このレジスタ番号変換規
則を表１に示す。
【００１０】
【表１】
【００１１】表１において、Ｌ＃は命令によってアクセ
ス可能なレジスタ数であり、命令によってアクセス可能
なレジスタ数Ｌ＃がグローバルレジスタ本数ｇｎより小
さい場合、すなわち、Ｌ＃＜ｇｎの場合、物理レジスタ
番号はＬ＃となり、ｇｎ≦Ｌ＃＜１２８−ＦＷＳＴＰの
場合、Ｌ＃は物理レジスタ番号Ｌ＃＋ＦＷＳＴＰに変換
され、また、１２８−ＦＷＳＴＰ≦Ｌ＃の場合、Ｌ＃は
物理レジスタ番号Ｌ＃＋ＦＷＳＴＰ＋ｇｎに変換され
る。
ス可能なレジスタ数であり、命令によってアクセス可能
なレジスタ数Ｌ＃がグローバルレジスタ本数ｇｎより小
さい場合、すなわち、Ｌ＃＜ｇｎの場合、物理レジスタ
番号はＬ＃となり、ｇｎ≦Ｌ＃＜１２８−ＦＷＳＴＰの
場合、Ｌ＃は物理レジスタ番号Ｌ＃＋ＦＷＳＴＰに変換
され、また、１２８−ＦＷＳＴＰ≦Ｌ＃の場合、Ｌ＃は
物理レジスタ番号Ｌ＃＋ＦＷＳＴＰ＋ｇｎに変換され
る。
【００１２】次に、従来技術によるパイプライン処理装
置の構成例と、前述したレジスタ番号変換の動作を説明
する。前述した特開平６−１７６０５３号公報に記載の
従来技術は、前記物理レジスタファイルを浮動小数点レ
ジスタに対して適用しているが、以下の説明では、レジ
スタ番号変換の動作を理解しやすくするため、固定小数
点レジスタファイルに適用して説明する。浮動小数点レ
ジスタに対してもレジスタ番号変換の手法は同様であ
る。
置の構成例と、前述したレジスタ番号変換の動作を説明
する。前述した特開平６−１７６０５３号公報に記載の
従来技術は、前記物理レジスタファイルを浮動小数点レ
ジスタに対して適用しているが、以下の説明では、レジ
スタ番号変換の動作を理解しやすくするため、固定小数
点レジスタファイルに適用して説明する。浮動小数点レ
ジスタに対してもレジスタ番号変換の手法は同様であ
る。
【００１３】図５に示す従来技術によるパイプライン処
理装置は、命令キャッシュ１から命令を取り出して、パ
イプラインにより処理を行う処理装置であり、通常、そ
の全体が１つのＬＳＩとして構成されている。そして、
図示処理装置は、命令の読み出しを行うＩＦステージ
と、命令のデコードを行うＤステージと、命令の演算を
行うＥステージと、メモリをアクセスするＡステージ
と、命令をキャンセルするＮステージと、書き込みを行
うＷステージの６つのステージにより構成され、命令
は、分割されてこれらのステージにより処理される。
理装置は、命令キャッシュ１から命令を取り出して、パ
イプラインにより処理を行う処理装置であり、通常、そ
の全体が１つのＬＳＩとして構成されている。そして、
図示処理装置は、命令の読み出しを行うＩＦステージ
と、命令のデコードを行うＤステージと、命令の演算を
行うＥステージと、メモリをアクセスするＡステージ
と、命令をキャンセルするＮステージと、書き込みを行
うＷステージの６つのステージにより構成され、命令
は、分割されてこれらのステージにより処理される。
【００１４】図５において、命令キャッシュ１から読み
出された命令は、データ線１００を介してＤステージ命
令保持回路２に転送される。この命令は、Ｄステージ命
令保持回路２から命令判別回路３に送られ、ソースオペ
ランドの論理レジスタ番号が、データ線１０２を介して
表１により説明したレジスタ番号変換を行うレジスタ番
号変換回路４に転送される。レジスタ番号変換回路４に
は、ＦＷＳＴＰ保持回路６のデータが選択回路７により
選択されて入力され、また、グローバルレジスタ数を示
すｇｎ保持回路５のデータが入力される。レジスタ番号
変換回路４は、これらを用いて所望のソースオペランド
の物理レジスタ番号を決定する。決定された物理レジス
タ番号は、レジスタ選択回路８に転送され、物理レジス
タ番号に対応するデータがレジスタファイル９から読み
出される。制御線２００、２０１により制御される選択
回路１１、１２は、その出力としてレジスタファイルの
データ線１０３，１０４を選択し、レジスタファイル９
から読み出されたデータをＥステージデータ保持回路１
０に転送する。
出された命令は、データ線１００を介してＤステージ命
令保持回路２に転送される。この命令は、Ｄステージ命
令保持回路２から命令判別回路３に送られ、ソースオペ
ランドの論理レジスタ番号が、データ線１０２を介して
表１により説明したレジスタ番号変換を行うレジスタ番
号変換回路４に転送される。レジスタ番号変換回路４に
は、ＦＷＳＴＰ保持回路６のデータが選択回路７により
選択されて入力され、また、グローバルレジスタ数を示
すｇｎ保持回路５のデータが入力される。レジスタ番号
変換回路４は、これらを用いて所望のソースオペランド
の物理レジスタ番号を決定する。決定された物理レジス
タ番号は、レジスタ選択回路８に転送され、物理レジス
タ番号に対応するデータがレジスタファイル９から読み
出される。制御線２００、２０１により制御される選択
回路１１、１２は、その出力としてレジスタファイルの
データ線１０３，１０４を選択し、レジスタファイル９
から読み出されたデータをＥステージデータ保持回路１
０に転送する。
【００１５】前述において、例えば、命令がロード命令
であるとする。この場合、Ｅステージデータ保持回路１
０のデータは、Ｅステージ演算装置１３に転送され、デ
ータキャッシュ１４を検索する実効アドレスが求められ
る。実効アドレスは、Ａステージデータ保持回路１５に
転送され、アドレス線１０５を介してデータキャッシュ
１４を検索する。データキャッシュ１４から読み出され
たデータは、制御線２０３により制御される選択回路１
６の出力としてＮステージデータ保持回路１７に転送さ
れる。Ｎステージのヒット判定回路２３は、キャッシュ
ヒットであることを制御線２０４により制御装置１８に
報告する。Ｎステージデータ保持回路１７よりレジスタ
ファイル９への書き込みは制御線２０２を用いて行われ
る。
であるとする。この場合、Ｅステージデータ保持回路１
０のデータは、Ｅステージ演算装置１３に転送され、デ
ータキャッシュ１４を検索する実効アドレスが求められ
る。実効アドレスは、Ａステージデータ保持回路１５に
転送され、アドレス線１０５を介してデータキャッシュ
１４を検索する。データキャッシュ１４から読み出され
たデータは、制御線２０３により制御される選択回路１
６の出力としてＮステージデータ保持回路１７に転送さ
れる。Ｎステージのヒット判定回路２３は、キャッシュ
ヒットであることを制御線２０４により制御装置１８に
報告する。Ｎステージデータ保持回路１７よりレジスタ
ファイル９への書き込みは制御線２０２を用いて行われ
る。
【００１６】次に、命令がＦＷＳＴＰＳＥＴ命令である
場合の動作を説明する。
場合の動作を説明する。
【００１７】この場合、Ｄステージの命令判別回路３で
命令がＦＷＳＴＰＳＥＴ命令であると判別され、データ
線１０２を通じてＥステージ命令保持回路１９にその命
令が転送される。Ｅステージ命令保持回路１９は、これ
により、制御線２０５を介してＥステージの命令がＦＷ
ＳＴＰＳＥＴ命令であることを制御装置１８に報告す
る。制御装置１８は、制御線２０６によりＤステージ命
令保持回路２のデータの更新を抑止する。また、Ｅステ
ージ命令保持回路１９から図４により説明したｉｍフィ
ールドの７ビットの値が、データ線１０６を介してＦＷ
ＳＴＰ演算装置２０に転送される。
命令がＦＷＳＴＰＳＥＴ命令であると判別され、データ
線１０２を通じてＥステージ命令保持回路１９にその命
令が転送される。Ｅステージ命令保持回路１９は、これ
により、制御線２０５を介してＥステージの命令がＦＷ
ＳＴＰＳＥＴ命令であることを制御装置１８に報告す
る。制御装置１８は、制御線２０６によりＤステージ命
令保持回路２のデータの更新を抑止する。また、Ｅステ
ージ命令保持回路１９から図４により説明したｉｍフィ
ールドの７ビットの値が、データ線１０６を介してＦＷ
ＳＴＰ演算装置２０に転送される。
【００１８】ＦＷＳＴＰ演算装置２０は、選択回路７に
より選択されたＦＷＳＴＰ保持回路６のデータ、ｇｎ保
持回路５からのグローバルレジスタ数のデータ、及び、
ｓｐ保持回路２１からのウインドウ刻み幅のデータを用
いて新たなＦＷＳＴＰを計算する。計算結果である新た
なＦＷＳＴＰは、制御線２０９により制御されるＡステ
ージのラッチ２２に転送される。ラッチ２２へのＦＷＳ
ＴＰのラッチにより、制御装置１８は、制御線２０６を
介してＤステージ命令保持回路２のデータの更新抑止を
解除する。そして、ラッチ２２の出力は、バイパス線１
０７を介して選択回路７に転送され、制御装置１８は、
制御線２０７により選択回路７を制御して、バイパス線
１０７の出力を選択回路７を介してレジスタ番号変換回
路４に転送する。Ｄステージの命令は、バイパス線１０
７の出力を用いてレジスタ番号変換を行う。
より選択されたＦＷＳＴＰ保持回路６のデータ、ｇｎ保
持回路５からのグローバルレジスタ数のデータ、及び、
ｓｐ保持回路２１からのウインドウ刻み幅のデータを用
いて新たなＦＷＳＴＰを計算する。計算結果である新た
なＦＷＳＴＰは、制御線２０９により制御されるＡステ
ージのラッチ２２に転送される。ラッチ２２へのＦＷＳ
ＴＰのラッチにより、制御装置１８は、制御線２０６を
介してＤステージ命令保持回路２のデータの更新抑止を
解除する。そして、ラッチ２２の出力は、バイパス線１
０７を介して選択回路７に転送され、制御装置１８は、
制御線２０７により選択回路７を制御して、バイパス線
１０７の出力を選択回路７を介してレジスタ番号変換回
路４に転送する。Ｄステージの命令は、バイパス線１０
７の出力を用いてレジスタ番号変換を行う。
【００１９】次のサイクルにおいて、制御装置１８は、
制御線２１６により選択回路２８を制御し、その出力と
してラッチ２２からのデータ、すなわち、ＦＷＳＴＰを
選択し、制御線２０８の制御によりラッチの出力をＦＷ
ＳＴＰ保持回路６に転送し、さらに、制御線２０７の制
御により選択回路７の出力としてＦＷＳＴＰ保持回路６
を選択する。
制御線２１６により選択回路２８を制御し、その出力と
してラッチ２２からのデータ、すなわち、ＦＷＳＴＰを
選択し、制御線２０８の制御によりラッチの出力をＦＷ
ＳＴＰ保持回路６に転送し、さらに、制御線２０７の制
御により選択回路７の出力としてＦＷＳＴＰ保持回路６
を選択する。
【００２０】次に、前述した動作を行うパイプライン処
理装置に、図６に示す命令列を実行させた場合の動作の
流れを図７を参照して説明する。前述のパイプライン処
理装置が実行する命令列は、図６に示すように、ＦＷ
ＳＴＰＳＥＴ命令、ＡＤＤ命令、ＦＷＳＴＰＳＥＴ
命令、ＡＤＤ命令による命令列であるとする。
理装置に、図６に示す命令列を実行させた場合の動作の
流れを図７を参照して説明する。前述のパイプライン処
理装置が実行する命令列は、図６に示すように、ＦＷ
ＳＴＰＳＥＴ命令、ＡＤＤ命令、ＦＷＳＴＰＳＥＴ
命令、ＡＤＤ命令による命令列であるとする。
【００２１】前述した従来技術によるパイプライン処理
では、のＦＷＳＴＰＳＥＴ命令より以降の命令は、該
ＦＷＳＴＰＳＥＴ命令により更新されるＦＷＳＴＰを用
いてレジスタ変換を行わなければならない。しかし、前
述したようにＦＷＳＴＰの更新は、Ｅステージの処理に
より行われるため、後続の命令であるのＡＤＤ命令
は、第１の命令であるのＦＷＳＴＰＳＥＴ命令の実行
が終了するまで命令の処理が抑止されることになる。こ
のため、図７に示すように、のＡＤＤ命令は、１サイ
クルのペナルティーを生じてしまう。ＦＷＳＴＰＳＥＴ
命令の頻度が多い図６のような命令列の実行では、ＦＷ
ＳＴＰＳＥＴ命令の次の命令が常にこのペナルティーを
受けることになり、処理装置の実効性能の低下が大きく
なる。
では、のＦＷＳＴＰＳＥＴ命令より以降の命令は、該
ＦＷＳＴＰＳＥＴ命令により更新されるＦＷＳＴＰを用
いてレジスタ変換を行わなければならない。しかし、前
述したようにＦＷＳＴＰの更新は、Ｅステージの処理に
より行われるため、後続の命令であるのＡＤＤ命令
は、第１の命令であるのＦＷＳＴＰＳＥＴ命令の実行
が終了するまで命令の処理が抑止されることになる。こ
のため、図７に示すように、のＡＤＤ命令は、１サイ
クルのペナルティーを生じてしまう。ＦＷＳＴＰＳＥＴ
命令の頻度が多い図６のような命令列の実行では、ＦＷ
ＳＴＰＳＥＴ命令の次の命令が常にこのペナルティーを
受けることになり、処理装置の実効性能の低下が大きく
なる。
【００２２】前述した図５に示す従来技術によるパイプ
ライン処理装置において、ＦＷＳＴＰの更新をＤステー
ジにおいて実行することができれば、このペナルティー
を生じさせずに済むことになる。しかし、パイプライン
処理装置は、その動作周波数が飛躍的に向上しており、
各パイプラインステージのサイクル時間は短くなる傾向
にある。このため、１つのパイプラインステージで命令
判別を行いその後、ＦＷＳＴＰの演算を行うことは、高
い動作周波数を実現する上での足枷となるといえる。
ライン処理装置において、ＦＷＳＴＰの更新をＤステー
ジにおいて実行することができれば、このペナルティー
を生じさせずに済むことになる。しかし、パイプライン
処理装置は、その動作周波数が飛躍的に向上しており、
各パイプラインステージのサイクル時間は短くなる傾向
にある。このため、１つのパイプラインステージで命令
判別を行いその後、ＦＷＳＴＰの演算を行うことは、高
い動作周波数を実現する上での足枷となるといえる。
【００２３】次に、図５に示すパイプライン処理装置に
おいて、割り込みが生じた場合のＦＷＳＴＰに関する処
理について説明する。
おいて、割り込みが生じた場合のＦＷＳＴＰに関する処
理について説明する。
【００２４】図５において、制御装置１８は、割り込み
が生じた場合、制御線２１３により割り込みが発生した
ことを割り込み制御装置２７に報告する。割り込み制御
装置２７は、制御線２１４の制御によりＦＷＳＴＰ保持
回路６のデータを割り込み状態保持回路２６に転送す
る。割り込み処理が終了した後、割り込み制御装置２７
は、制御線２１５により割り込み処理が終了したことを
制御装置１８に報告する。制御装置１８は、制御線２１
６を用いて選択回路２８を制御し、選択回路２８の出力
として割り込み状態保持回路２６の出力を選択させ、制
御線２０８の制御により、退避されていた割り込み状態
保持回路２６内のＦＷＳＴＰをＦＷＳＴＰ保持回路６に
書き込む。これにより、割り込み処理時のＦＷＳＴＰの
退避・回復を正常に行うことができる。
が生じた場合、制御線２１３により割り込みが発生した
ことを割り込み制御装置２７に報告する。割り込み制御
装置２７は、制御線２１４の制御によりＦＷＳＴＰ保持
回路６のデータを割り込み状態保持回路２６に転送す
る。割り込み処理が終了した後、割り込み制御装置２７
は、制御線２１５により割り込み処理が終了したことを
制御装置１８に報告する。制御装置１８は、制御線２１
６を用いて選択回路２８を制御し、選択回路２８の出力
として割り込み状態保持回路２６の出力を選択させ、制
御線２０８の制御により、退避されていた割り込み状態
保持回路２６内のＦＷＳＴＰをＦＷＳＴＰ保持回路６に
書き込む。これにより、割り込み処理時のＦＷＳＴＰの
退避・回復を正常に行うことができる。
【００２５】
【発明が解決しようとする課題】前述した従来技術は、
ＦＷＳＴＰＳＥＴ命令によるＦＷＳＴＰの更新がＥステ
ージの処理により行われるため、ＦＷＳＴＰＳＥＴ命令
の次のＦＷＳＴＰを用いてレジスタ番号変換を行う命令
が１サイクルのペナルティーを受けることになり、処理
装置の実効性能が低下するという問題点を有している。
ＦＷＳＴＰＳＥＴ命令によるＦＷＳＴＰの更新がＥステ
ージの処理により行われるため、ＦＷＳＴＰＳＥＴ命令
の次のＦＷＳＴＰを用いてレジスタ番号変換を行う命令
が１サイクルのペナルティーを受けることになり、処理
装置の実効性能が低下するという問題点を有している。
【００２６】本発明の目的は、前記従来技術の問題点を
解決し、第１の命令がＦＷＳＴＰＳＥＴ命令であり、第
２の命令がＦＷＳＴＰを用いてレジスタ番号変換を行う
命令である場合に、第２の命令の処理をペナルティーを
排除して高速に行うことを可能にしたパイプライン処理
装置を提供することにある。
解決し、第１の命令がＦＷＳＴＰＳＥＴ命令であり、第
２の命令がＦＷＳＴＰを用いてレジスタ番号変換を行う
命令である場合に、第２の命令の処理をペナルティーを
排除して高速に行うことを可能にしたパイプライン処理
装置を提供することにある。
【００２７】
【課題を解決するための手段】本発明によれば前記目的
は、第１の命令がＦＷＳＴＰＳＥＴ命令であり、第２の
命令がＦＷＳＴＰを用いてレジスタ番号変換を行う命令
である場合に、第１の命令であるＦＷＳＴＰＳＥＴ命令
により更新されたＦＷＳＴＰを次に実行すべき第２の命
令のレジスタ変換に用いるか、該ＦＷＳＴＰＳＥＴ命令
により更新される以前に求められているＦＷＳＴＰを用
いて第２の命令のレジスタ変換に用いるかを指示するビ
ットをＦＷＳＴＰＳＥＴ命令の中に設け、処理装置が、
このビットの値により、どちらかのＦＷＳＴＰを使用し
て第２の命令のレジスタ変換を行うようにすることによ
り達成される。
は、第１の命令がＦＷＳＴＰＳＥＴ命令であり、第２の
命令がＦＷＳＴＰを用いてレジスタ番号変換を行う命令
である場合に、第１の命令であるＦＷＳＴＰＳＥＴ命令
により更新されたＦＷＳＴＰを次に実行すべき第２の命
令のレジスタ変換に用いるか、該ＦＷＳＴＰＳＥＴ命令
により更新される以前に求められているＦＷＳＴＰを用
いて第２の命令のレジスタ変換に用いるかを指示するビ
ットをＦＷＳＴＰＳＥＴ命令の中に設け、処理装置が、
このビットの値により、どちらかのＦＷＳＴＰを使用し
て第２の命令のレジスタ変換を行うようにすることによ
り達成される。
【００２８】具体的には、前記目的は、命令によってア
ドレス可能なレジスタ数より多い物理レジスタによるレ
ジスタファイルと、複数のビットからなるウインドウス
タートポインタを保持するレジスタと、前記ウインドウ
スタートポインタの値により命令中のレジスタ番号を物
理レジスタ番号に変換する変換回路と、前記ウインドウ
スタートポインタの値をセットするウインドウポインタ
セット命令とを有し、第１の命令と第１の次に実行する
第２の命令とを、それぞれ複数のステージに分割してパ
イプライン処理するパイプライン処理装置において、第
１の命令がウインドウスタートポインタセット命令であ
り、第２の命令がウインドウスタートポインタの値を用
いて物理レジスタ番号を決定する命令である場合に、第
２の命令のレジスタ変換に用いるウインドウスタートポ
インタとして前記第１の命令であるウインドウスタート
ポインタセット命令により更新される以前のウインドウ
スタートポインタを用いることを示す１ビットの情報を
前記ウインドウスタートセット命令に新たに設け、前記
第１の命令であるウインドウスタートポインタセット命
令により更新されるウインドウスタートポインタの値を
保持する回路と、更新される以前のウインドウスタート
ポインタの値を保持する回路とを備え、前記第１の命令
であるウインドウスタートポインタセット命令に新たに
設けた１ビットの情報の値により、前記第２の命令のレ
ジスタ変換に、前記第１の命令であるウインドウスター
トポインタセット命令により更新されたウインドウスタ
ートポインタの値を使用するか、更新される以前のウイ
ンドウスタートポインタの値を使用するかを決定して、
前記第２の命令のレジスタ変換を行うことにより達成さ
れる。
ドレス可能なレジスタ数より多い物理レジスタによるレ
ジスタファイルと、複数のビットからなるウインドウス
タートポインタを保持するレジスタと、前記ウインドウ
スタートポインタの値により命令中のレジスタ番号を物
理レジスタ番号に変換する変換回路と、前記ウインドウ
スタートポインタの値をセットするウインドウポインタ
セット命令とを有し、第１の命令と第１の次に実行する
第２の命令とを、それぞれ複数のステージに分割してパ
イプライン処理するパイプライン処理装置において、第
１の命令がウインドウスタートポインタセット命令であ
り、第２の命令がウインドウスタートポインタの値を用
いて物理レジスタ番号を決定する命令である場合に、第
２の命令のレジスタ変換に用いるウインドウスタートポ
インタとして前記第１の命令であるウインドウスタート
ポインタセット命令により更新される以前のウインドウ
スタートポインタを用いることを示す１ビットの情報を
前記ウインドウスタートセット命令に新たに設け、前記
第１の命令であるウインドウスタートポインタセット命
令により更新されるウインドウスタートポインタの値を
保持する回路と、更新される以前のウインドウスタート
ポインタの値を保持する回路とを備え、前記第１の命令
であるウインドウスタートポインタセット命令に新たに
設けた１ビットの情報の値により、前記第２の命令のレ
ジスタ変換に、前記第１の命令であるウインドウスター
トポインタセット命令により更新されたウインドウスタ
ートポインタの値を使用するか、更新される以前のウイ
ンドウスタートポインタの値を使用するかを決定して、
前記第２の命令のレジスタ変換を行うことにより達成さ
れる。
【００２９】また、前記目的は、前述の構成を備えたパ
イプライン処理装置において、割り込みが生じた場合、
保持回路に保持されているＦＷＳＴＰとＦＷＳＴＰＳＥ
Ｔ命令により更新されたＦＷＳＴＰの両方を割り込み状
態保持回路に退避するようにすることにより達成され
る。
イプライン処理装置において、割り込みが生じた場合、
保持回路に保持されているＦＷＳＴＰとＦＷＳＴＰＳＥ
Ｔ命令により更新されたＦＷＳＴＰの両方を割り込み状
態保持回路に退避するようにすることにより達成され
る。
【００３０】前述した第１の命令であるＦＷＳＴＰＳＥ
Ｔ命令に設けられた１ビットの情報が“１”の場合、こ
のＦＷＳＴＰＳＥＴ命令により更新される以前のＦＷＳ
ＴＰを保持する保持回路の出力を用いて第２の命令のレ
ジスタ変換を行い、１ビットの情報が“０”の場合、第
１の命令であるＦＷＳＴＰＳＥＴ命令により更新された
ＦＷＳＴＰを保持する保持回路の出力を用いて第２の命
令のレジスタ変換を行う。
Ｔ命令に設けられた１ビットの情報が“１”の場合、こ
のＦＷＳＴＰＳＥＴ命令により更新される以前のＦＷＳ
ＴＰを保持する保持回路の出力を用いて第２の命令のレ
ジスタ変換を行い、１ビットの情報が“０”の場合、第
１の命令であるＦＷＳＴＰＳＥＴ命令により更新された
ＦＷＳＴＰを保持する保持回路の出力を用いて第２の命
令のレジスタ変換を行う。
【００３１】本発明により、第１の命令であるＦＷＳＴ
ＰＳＥＴ命令により決定されるＦＷＳＴＰを用いず、第
２の命令のレジスタ変換を行うことができるため、後続
命令をペナルティーなしで実行することができる。ま
た、第１の命令であるＦＷＳＴＰＳＥＴ命令の演算結果
を第２の命令のレジスタ変換に反映させることもできる
ので、従来技術によるオブジェクトコードを再コンパイ
ルする必要なしにそれらを実行することができ、命令セ
ットアーキテクチャの上位互換性を保つことができる。
さらに、２つのＦＷＳＴＰを格納しておくことにより、
割り込み処理からの回復を正常に行うことができる。
ＰＳＥＴ命令により決定されるＦＷＳＴＰを用いず、第
２の命令のレジスタ変換を行うことができるため、後続
命令をペナルティーなしで実行することができる。ま
た、第１の命令であるＦＷＳＴＰＳＥＴ命令の演算結果
を第２の命令のレジスタ変換に反映させることもできる
ので、従来技術によるオブジェクトコードを再コンパイ
ルする必要なしにそれらを実行することができ、命令セ
ットアーキテクチャの上位互換性を保つことができる。
さらに、２つのＦＷＳＴＰを格納しておくことにより、
割り込み処理からの回復を正常に行うことができる。
【００３２】
【発明の実施の形態】以下、本発明によるパイプライン
処理装置の一実施形態を図面により詳細に説明する。
処理装置の一実施形態を図面により詳細に説明する。
【００３３】図１は本発明の一実施形態に使用されるＦ
ＷＳＴＰＳＥＴ命令の命令フォーマットの一例を説明す
る図、図２は本発明の一実施形態によるパイプライン処
理装置の構成例を示すブロック図、図３は図２に示す装
置に図６に示す命令列を実行させた場合の動作を説明す
るタイミングチャートである。図１において、２５はＦ
ＷＳＴＰ保持回路、２９は選択回路であり、他の符号は
図５の場合と同一である。
ＷＳＴＰＳＥＴ命令の命令フォーマットの一例を説明す
る図、図２は本発明の一実施形態によるパイプライン処
理装置の構成例を示すブロック図、図３は図２に示す装
置に図６に示す命令列を実行させた場合の動作を説明す
るタイミングチャートである。図１において、２５はＦ
ＷＳＴＰ保持回路、２９は選択回路であり、他の符号は
図５の場合と同一である。
【００３４】図１に示す本発明の実施形態に使用するＦ
ＷＳＴＰＳＥＴ命令の命令フォーマットは、図４により
説明した従来技術の命令に新たにＰビットを追加して構
成される。Ｐビットは、そのＦＷＳＴＰＳＥＴ命令によ
り更新されるＦＷＳＴＰより以前のＦＷＳＴＰを用いる
ことを示す１ビットの情報であり、Ｐビットが“１”の
とき、以前のＦＷＳＴＰを用い、“０”のとき、そのＦ
ＷＳＴＰＳＥＴ命令により更新されるＦＷＳＴＰを用い
ることを指示する。
ＷＳＴＰＳＥＴ命令の命令フォーマットは、図４により
説明した従来技術の命令に新たにＰビットを追加して構
成される。Ｐビットは、そのＦＷＳＴＰＳＥＴ命令によ
り更新されるＦＷＳＴＰより以前のＦＷＳＴＰを用いる
ことを示す１ビットの情報であり、Ｐビットが“１”の
とき、以前のＦＷＳＴＰを用い、“０”のとき、そのＦ
ＷＳＴＰＳＥＴ命令により更新されるＦＷＳＴＰを用い
ることを指示する。
【００３５】そして、この命令は、図示フォーマットの
下に示すように、以下に説明するような機能を実行す
る。
下に示すように、以下に説明するような機能を実行す
る。
【００３６】Ｐビットが“０”で、かつ、１ビットのｓ
／ｉフィールドが“１”の場合、ｉｍフィールドに示さ
れる７ビットをそのＦＷＳＴＰＳＥＴ命令により更新し
たＦＷＳＴＰ［１］として代入し、Ｐビットが“０”
で、１ビットのｓ／ｉフィールドが“０”の場合、ＦＷ
ＳＴＰ［１］にｉｍフィールドの値を加えた値を、（１
２８−ｇｎ）／ｓｐで割った剰余を新たなＦＷＳＴＰ
［１］とする。
／ｉフィールドが“１”の場合、ｉｍフィールドに示さ
れる７ビットをそのＦＷＳＴＰＳＥＴ命令により更新し
たＦＷＳＴＰ［１］として代入し、Ｐビットが“０”
で、１ビットのｓ／ｉフィールドが“０”の場合、ＦＷ
ＳＴＰ［１］にｉｍフィールドの値を加えた値を、（１
２８−ｇｎ）／ｓｐで割った剰余を新たなＦＷＳＴＰ
［１］とする。
【００３７】また、Ｐビットが“１”の場合、１つ前の
ＦＷＳＴＰＳＥＴ命令で求めたＦＷＳＴＰ［０］を新た
にＦＷＳＴＰ［１］にまず代入し、ｓ／ｉフィールドが
“１”の場合、ＦＷＳＴＰ［０］に命令フォーマット中
のｉｍフィールドに示される値を直接代入する。そし
て、ｓ／ｉフィールドが“０”の場合、ＦＷＳＴＰ
［１］にｉｍフィールドに示される値を加えた値を（１
２８−ｇｎ）／ｓｐで割った剰余を新たなＦＷＳＴＰ
［０］とする。
ＦＷＳＴＰＳＥＴ命令で求めたＦＷＳＴＰ［０］を新た
にＦＷＳＴＰ［１］にまず代入し、ｓ／ｉフィールドが
“１”の場合、ＦＷＳＴＰ［０］に命令フォーマット中
のｉｍフィールドに示される値を直接代入する。そし
て、ｓ／ｉフィールドが“０”の場合、ＦＷＳＴＰ
［１］にｉｍフィールドに示される値を加えた値を（１
２８−ｇｎ）／ｓｐで割った剰余を新たなＦＷＳＴＰ
［０］とする。
【００３８】前述したように本発明の実施形態では、Ｆ
ＷＳＴＰとして、そのＦＷＳＴＰＳＥＴ命令により更新
したＦＷＳＴＰ［０］と、１つ前のＦＷＳＴＰＳＥＴ命
令で求めたＦＷＳＴＰ［１］とを使用する。このため、
本発明の一実施形態によるパイプライン処理装置は、図
２に示すように、ＦＷＳＴＰ保持回路として、ＦＷＳＴ
Ｐ［０］保持回路６とＦＷＳＴＰ［１］保持回路２５と
の２つの保持回路が設けられて構成される。
ＷＳＴＰとして、そのＦＷＳＴＰＳＥＴ命令により更新
したＦＷＳＴＰ［０］と、１つ前のＦＷＳＴＰＳＥＴ命
令で求めたＦＷＳＴＰ［１］とを使用する。このため、
本発明の一実施形態によるパイプライン処理装置は、図
２に示すように、ＦＷＳＴＰ保持回路として、ＦＷＳＴ
Ｐ［０］保持回路６とＦＷＳＴＰ［１］保持回路２５と
の２つの保持回路が設けられて構成される。
【００３９】次に、図２に示す本発明の一実施形態によ
るパイプライン処理装置に、図７により説明した命令列
を実行させたときの動作を説明する。
るパイプライン処理装置に、図７により説明した命令列
を実行させたときの動作を説明する。
【００４０】図２において、第１の命令であるＦＷＳＴ
ＰＳＥＴ命令が命令キャッシュ１より読み出されると、
このＦＷＳＴＰＳＥＴ命令は、Ｄステージ命令保持回路
２を経由して命令判別回路３に転送される。命令判別回
路３は、Ｄステージの命令が該ＦＷＳＴＰＳＥＴ命令で
あることを判別すると、その後、データ線１１０を介し
て図１により説明したＦＷＳＴＰＳＥＴ命令のＰビット
をＰビット検出回路２４に転送する。また、命令判別回
路３は、同時に、制御線２１０により命令がＦＷＳＴＰ
ＳＥＴ命令であることをＰビット検出回路２４に転送す
る。
ＰＳＥＴ命令が命令キャッシュ１より読み出されると、
このＦＷＳＴＰＳＥＴ命令は、Ｄステージ命令保持回路
２を経由して命令判別回路３に転送される。命令判別回
路３は、Ｄステージの命令が該ＦＷＳＴＰＳＥＴ命令で
あることを判別すると、その後、データ線１１０を介し
て図１により説明したＦＷＳＴＰＳＥＴ命令のＰビット
をＰビット検出回路２４に転送する。また、命令判別回
路３は、同時に、制御線２１０により命令がＦＷＳＴＰ
ＳＥＴ命令であることをＰビット検出回路２４に転送す
る。
【００４１】Ｐビット検出回路２４は、Ｐビットが
“１”であることを検出すると、命令がＦＷＳＴＰＳＥ
Ｔ命令であり、かつ、その命令のＰビットが“１”であ
ることを制御線２１１を介して制御装置１８に報告す
る。制御装置１８は、これにより、制御線２１７により
選択回路２９を制御し、その出力としてＦＷＳＴＰ
［０］保持回路６を選択させ、その内容を、制御線２１
２によりＦＷＳＴＰ［１］保持回路２５に転送する。ま
た、制御装置１８は、制御線２０７により選択回路７を
制御し、その出力としてＦＷＳＴＰ［１］保持回路２５
を選択させる。
“１”であることを検出すると、命令がＦＷＳＴＰＳＥ
Ｔ命令であり、かつ、その命令のＰビットが“１”であ
ることを制御線２１１を介して制御装置１８に報告す
る。制御装置１８は、これにより、制御線２１７により
選択回路２９を制御し、その出力としてＦＷＳＴＰ
［０］保持回路６を選択させ、その内容を、制御線２１
２によりＦＷＳＴＰ［１］保持回路２５に転送する。ま
た、制御装置１８は、制御線２０７により選択回路７を
制御し、その出力としてＦＷＳＴＰ［１］保持回路２５
を選択させる。
【００４２】命令保持回路３よりデータ線１０２を通じ
てＥステージ命令保持回路１９に命令が転送されると、
Ｅステージ命令保持回路１９は、制御線２０５を介して
Ｅステージの命令がＦＷＳＴＰＳＥＴ命令であることを
制御装置１８に報告する。
てＥステージ命令保持回路１９に命令が転送されると、
Ｅステージ命令保持回路１９は、制御線２０５を介して
Ｅステージの命令がＦＷＳＴＰＳＥＴ命令であることを
制御装置１８に報告する。
【００４３】図２に示すパイプライン処理装置における
制御装置１８は、前述のように、ＦＷＳＴＰＳＥＴ命令
のＰビットが“１”である場合、Ｄステージ命令保持回
路２のデータの更新を抑止しない。従って、Ｄステージ
の命令は、パイプラインを乱すことなく実行される。ま
た、Ｅステージ命令保持回路１９から図１で説明したＦ
ＷＳＴＰＳＥＴ命令のｉｍフィールドで示される７ビッ
トがＦＷＳＴＰ演算装置２０に転送される。ＦＷＳＴＰ
演算装置２０は、選択回路７により選択されたＦＷＳＴ
Ｐ［１］保持回路２５のデータ、ｇｎ保持回路５のデー
タ、及び、ｓｐ保持回路２１のデータを用いて新たなＦ
ＷＳＴＰを計算する。この計算結果は、制御線２０９に
制御されてＡステージのラッチ２２に転送される。次の
サイクルにおいて、制御装置１８は、制御線２１６によ
り選択回路２８を制御し、その出力としてラッチ２２を
選択させ、制御線２０８の制御により、ラッチ２２内の
前述の計算結果をＦＷＳＴＰ［０］保持回路６に転送す
る。
制御装置１８は、前述のように、ＦＷＳＴＰＳＥＴ命令
のＰビットが“１”である場合、Ｄステージ命令保持回
路２のデータの更新を抑止しない。従って、Ｄステージ
の命令は、パイプラインを乱すことなく実行される。ま
た、Ｅステージ命令保持回路１９から図１で説明したＦ
ＷＳＴＰＳＥＴ命令のｉｍフィールドで示される７ビッ
トがＦＷＳＴＰ演算装置２０に転送される。ＦＷＳＴＰ
演算装置２０は、選択回路７により選択されたＦＷＳＴ
Ｐ［１］保持回路２５のデータ、ｇｎ保持回路５のデー
タ、及び、ｓｐ保持回路２１のデータを用いて新たなＦ
ＷＳＴＰを計算する。この計算結果は、制御線２０９に
制御されてＡステージのラッチ２２に転送される。次の
サイクルにおいて、制御装置１８は、制御線２１６によ
り選択回路２８を制御し、その出力としてラッチ２２を
選択させ、制御線２０８の制御により、ラッチ２２内の
前述の計算結果をＦＷＳＴＰ［０］保持回路６に転送す
る。
【００４４】第２の命令であるＡＤＤ命令は、Ｄステー
ジにおいて、選択回路７の出力として選択されるＦＷＳ
ＴＰ［１］保持回路２５のＦＷＳＴＰ、すなわち、前述
した第１の命令であるＦＷＳＴＰＳＥＴ命令の前に実行
されたＦＷＳＴＰＳＥＴ命令により求められたＦＷＳＴ
Ｐを用いてレジスタ変換が行われる。図２に示す本発明
の一実施形態によるパイプライン処理装置は、その後の
処理を図５により説明した従来技術の場合と同様に実行
する。
ジにおいて、選択回路７の出力として選択されるＦＷＳ
ＴＰ［１］保持回路２５のＦＷＳＴＰ、すなわち、前述
した第１の命令であるＦＷＳＴＰＳＥＴ命令の前に実行
されたＦＷＳＴＰＳＥＴ命令により求められたＦＷＳＴ
Ｐを用いてレジスタ変換が行われる。図２に示す本発明
の一実施形態によるパイプライン処理装置は、その後の
処理を図５により説明した従来技術の場合と同様に実行
する。
【００４５】次に、第３の命令であるＦＷＳＴＰＳＥＴ
命令が命令キャッシュ１より読み出され、Ｄステージ命
令保持回路２を経由して命令判別回路３に転送される。
命令判別回路３は、Ｄステージの命令がＦＷＳＴＰＳＥ
Ｔ命令であることを判別すると、その後、データ線１１
０を介して図１により説明したＦＷＳＴＰＳＥＴ命令の
ＰビットをＰビット検出回路２４に転送する。また、命
令判別回路３は、同時に、制御線２１０により命令がＦ
ＷＳＴＰＳＥＴ命令であることをＰビット検出回路２４
に転送する。
命令が命令キャッシュ１より読み出され、Ｄステージ命
令保持回路２を経由して命令判別回路３に転送される。
命令判別回路３は、Ｄステージの命令がＦＷＳＴＰＳＥ
Ｔ命令であることを判別すると、その後、データ線１１
０を介して図１により説明したＦＷＳＴＰＳＥＴ命令の
ＰビットをＰビット検出回路２４に転送する。また、命
令判別回路３は、同時に、制御線２１０により命令がＦ
ＷＳＴＰＳＥＴ命令であることをＰビット検出回路２４
に転送する。
【００４６】Ｐビット検出回路２４は、Ｐビットが
“１”であることを検出すると、命令がＦＷＳＴＰＳＥ
Ｔ命令であり、かつ、その命令のＰビットが“１”であ
ることを制御線２１１を介して制御装置１８に報告す
る。制御装置１８は、これにより、制御線２１７により
選択回路２９を制御し、その出力としてＦＷＳＴＰ
［０］保持回路６を選択させ、その内容、すなわち、第
１の命令であるＦＷＳＴＰＳＥＴ命令で求めたＦＷＳＴ
Ｐを、制御線２１２によりＦＷＳＴＰ［１］保持回路２
５に転送する。また、制御装置１８は、制御線２０７に
より選択回路７を制御し、その出力としてＦＷＳＴＰ
［１］保持回路２５を選択させる。これにより、後続の
命令は、第１のＦＷＳＴＰＳＥＴ命令により求めたＦＷ
ＳＴＰを用いてレジスタ変換が行われる。
“１”であることを検出すると、命令がＦＷＳＴＰＳＥ
Ｔ命令であり、かつ、その命令のＰビットが“１”であ
ることを制御線２１１を介して制御装置１８に報告す
る。制御装置１８は、これにより、制御線２１７により
選択回路２９を制御し、その出力としてＦＷＳＴＰ
［０］保持回路６を選択させ、その内容、すなわち、第
１の命令であるＦＷＳＴＰＳＥＴ命令で求めたＦＷＳＴ
Ｐを、制御線２１２によりＦＷＳＴＰ［１］保持回路２
５に転送する。また、制御装置１８は、制御線２０７に
より選択回路７を制御し、その出力としてＦＷＳＴＰ
［１］保持回路２５を選択させる。これにより、後続の
命令は、第１のＦＷＳＴＰＳＥＴ命令により求めたＦＷ
ＳＴＰを用いてレジスタ変換が行われる。
【００４７】Ｅステージにおいて、Ｅステージ命令保持
回路１９から図１で説明したＦＷＳＴＰＳＥＴ命令のｉ
ｍフィールドで示される７ビットがＦＷＳＴＰ演算装置
２０に転送される。ＦＷＳＴＰ演算装置２０は、選択回
路７により選択されたＦＷＳＴＰ［１］保持回路２５の
データ（すなわち第１のＦＷＳＴＰＳＥＴ命令で求めた
ＦＷＳＴＰ）、ｇｎ保持回路５のデータ、及び、ｓｐ保
持回路２１のデータを用いて新たなＦＷＳＴＰを計算す
る。この計算結果は、制御線２０９に制御されてＡステ
ージのラッチ２２に転送される。次のサイクルにおい
て、制御装置１８は、制御線２１６により選択回路２８
を制御し、その出力としてラッチ２２を選択させ、制御
線２０８の制御により、ラッチ２２内の前述の計算結果
をＦＷＳＴＰ［０］保持回路６に転送する。
回路１９から図１で説明したＦＷＳＴＰＳＥＴ命令のｉ
ｍフィールドで示される７ビットがＦＷＳＴＰ演算装置
２０に転送される。ＦＷＳＴＰ演算装置２０は、選択回
路７により選択されたＦＷＳＴＰ［１］保持回路２５の
データ（すなわち第１のＦＷＳＴＰＳＥＴ命令で求めた
ＦＷＳＴＰ）、ｇｎ保持回路５のデータ、及び、ｓｐ保
持回路２１のデータを用いて新たなＦＷＳＴＰを計算す
る。この計算結果は、制御線２０９に制御されてＡステ
ージのラッチ２２に転送される。次のサイクルにおい
て、制御装置１８は、制御線２１６により選択回路２８
を制御し、その出力としてラッチ２２を選択させ、制御
線２０８の制御により、ラッチ２２内の前述の計算結果
をＦＷＳＴＰ［０］保持回路６に転送する。
【００４８】第４の命令であるＡＤＤ命令は、Ｄステー
ジにおいて、ＦＷＳＴＰ［１］に格納されているＦＷＳ
ＴＰ、すなわち、第１のＦＷＳＴＰＳＥＴ命令により求
めたＦＷＳＴＰを用いてレジスタ変換が行われる。この
結果、本発明の一実施形態によれば、従来技術によるパ
イプライン処理装置の場合のように、制御線２０６によ
りＤステージ命令保持回路２に格納されているＡＤＤ命
令の次ステージへの遷移が抑止されることを防止するこ
とができ、ＡＤＤ命令の処理における１サイクルのペナ
ルティーを排除することができる。
ジにおいて、ＦＷＳＴＰ［１］に格納されているＦＷＳ
ＴＰ、すなわち、第１のＦＷＳＴＰＳＥＴ命令により求
めたＦＷＳＴＰを用いてレジスタ変換が行われる。この
結果、本発明の一実施形態によれば、従来技術によるパ
イプライン処理装置の場合のように、制御線２０６によ
りＤステージ命令保持回路２に格納されているＡＤＤ命
令の次ステージへの遷移が抑止されることを防止するこ
とができ、ＡＤＤ命令の処理における１サイクルのペナ
ルティーを排除することができる。
【００４９】前述した動作を行うパイプライン処理装置
に、図６に示す命令列を実行させた場合の動作の流れ
は、図７に示すようになる。前述した本発明の一実施形
態によるパイプライン処理では、のＦＷＳＴＰＳＥＴ
命令の次ののＡＤＤ命令は、のＦＷＳＴＰＳＥＴ命
令より以前に実行されたＦＷＳＴＰＳＥＴ命令により更
新されたＦＷＳＴＰを用いてレジスタ変換が行われるた
め、従来技術によるパイプラインの処理で生じていた１
サイクルのペナルティーが排除される。同様に、のＡ
ＤＤ命令は、のＦＷＳＴＰＳＥＴ命令ではなく、の
ＦＷＳＴＰＳＥＴ命令により更新されたＦＷＳＴＰを用
いてレジスタ変換が行われるため、従来技術によるパイ
プラインの処理で生じていた１サイクルのペナルティー
を排除することができる。
に、図６に示す命令列を実行させた場合の動作の流れ
は、図７に示すようになる。前述した本発明の一実施形
態によるパイプライン処理では、のＦＷＳＴＰＳＥＴ
命令の次ののＡＤＤ命令は、のＦＷＳＴＰＳＥＴ命
令より以前に実行されたＦＷＳＴＰＳＥＴ命令により更
新されたＦＷＳＴＰを用いてレジスタ変換が行われるた
め、従来技術によるパイプラインの処理で生じていた１
サイクルのペナルティーが排除される。同様に、のＡ
ＤＤ命令は、のＦＷＳＴＰＳＥＴ命令ではなく、の
ＦＷＳＴＰＳＥＴ命令により更新されたＦＷＳＴＰを用
いてレジスタ変換が行われるため、従来技術によるパイ
プラインの処理で生じていた１サイクルのペナルティー
を排除することができる。
【００５０】次に、第１の命令であるＦＷＳＴＰＳＥＴ
命令のＰビットが“０”である場合の動作を説明する。
命令のＰビットが“０”である場合の動作を説明する。
【００５１】この場合、ＤステージのＰビット検出回路
２４において第１の命令であるＦＷＳＴＰＳＥＴ命令の
Ｐビットが“０”であることが判別される。Ｐビット検
出回路２４は、Ｐビットが“０”であることを判別する
と、制御線２１１により制御装置１８にＰビットが
“０”であることを報告する。また、Ｅステージ命令保
持回路１９は、このＦＷＳＴＰＳＥＴ命令が命令判別回
路３からデータ線１０２を通じてＥステージ命令保持回
路１９に転送された後、制御線２０５を介してＥステー
ジの命令がＦＷＳＴＰＳＥＴ命令であることを制御装置
１８に報告する。
２４において第１の命令であるＦＷＳＴＰＳＥＴ命令の
Ｐビットが“０”であることが判別される。Ｐビット検
出回路２４は、Ｐビットが“０”であることを判別する
と、制御線２１１により制御装置１８にＰビットが
“０”であることを報告する。また、Ｅステージ命令保
持回路１９は、このＦＷＳＴＰＳＥＴ命令が命令判別回
路３からデータ線１０２を通じてＥステージ命令保持回
路１９に転送された後、制御線２０５を介してＥステー
ジの命令がＦＷＳＴＰＳＥＴ命令であることを制御装置
１８に報告する。
【００５２】制御装置１８は、制御線２０６によりＤス
テージ命令保持回路２のデータの更新を抑止する。ま
た、Ｅステージ命令保持回路１９は、図１により説明し
たＦＷＳＴＰＳＥＴ命令のｉｍフィールドの７ビットを
ＦＷＳＴＰ演算装置２０に転送する。ＦＷＳＴＰ演算装
置２０は、選択回路７により選択されたＦＷＳＴＰ
［１］保持回路２５のデータ、ｇｎ保持回路５のデー
タ、及び、ｓｐ保持回路２１のデータを用いて新たなＦ
ＷＳＴＰを計算する。この計算結果は、制御線２０９に
より制御されてＡステージのラッチ２２に転送される。
その後、制御装置１８は、制御線２０６を介してＤステ
ージ命令保持回路２のデータの更新の抑止を解除する。
テージ命令保持回路２のデータの更新を抑止する。ま
た、Ｅステージ命令保持回路１９は、図１により説明し
たＦＷＳＴＰＳＥＴ命令のｉｍフィールドの７ビットを
ＦＷＳＴＰ演算装置２０に転送する。ＦＷＳＴＰ演算装
置２０は、選択回路７により選択されたＦＷＳＴＰ
［１］保持回路２５のデータ、ｇｎ保持回路５のデー
タ、及び、ｓｐ保持回路２１のデータを用いて新たなＦ
ＷＳＴＰを計算する。この計算結果は、制御線２０９に
より制御されてＡステージのラッチ２２に転送される。
その後、制御装置１８は、制御線２０６を介してＤステ
ージ命令保持回路２のデータの更新の抑止を解除する。
【００５３】制御装置１８は、ラッチ２２の出力、すな
わち、新たなＦＷＳＴＰをバイパス線１０７を介して選
択回路７に転送し、制御線２０７により選択回路７を制
御して、バイパス線１０７の出力である新たなＦＷＳＴ
Ｐをレジスタ番号変換回路４に転送する。Ｄステージの
命令は、バイパス線１０７すらの新たなＦＷＳＴＰを用
いてレジスタ番号変換が行われる。次のサイクルにおい
て、制御装置１８は、制御線２１７により選択回路２９
を制御し、その出力としてバイパス線１０７を選択さ
せ、制御線２１２の制御によりラッチの出力をＦＷＳＴ
Ｐ［１］保持回路２５に転送して保持させ、さらに、制
御線２０７の制御により選択回路７の出力としてＦＷＳ
ＴＰ［１］保持回路２５の新たなＦＷＳＴＰを選択させ
る。
わち、新たなＦＷＳＴＰをバイパス線１０７を介して選
択回路７に転送し、制御線２０７により選択回路７を制
御して、バイパス線１０７の出力である新たなＦＷＳＴ
Ｐをレジスタ番号変換回路４に転送する。Ｄステージの
命令は、バイパス線１０７すらの新たなＦＷＳＴＰを用
いてレジスタ番号変換が行われる。次のサイクルにおい
て、制御装置１８は、制御線２１７により選択回路２９
を制御し、その出力としてバイパス線１０７を選択さ
せ、制御線２１２の制御によりラッチの出力をＦＷＳＴ
Ｐ［１］保持回路２５に転送して保持させ、さらに、制
御線２０７の制御により選択回路７の出力としてＦＷＳ
ＴＰ［１］保持回路２５の新たなＦＷＳＴＰを選択させ
る。
【００５４】前述の結果、第２の命令であるＡＤＤ命令
は、Ｄステージ命令保持回路２において１サイクル待た
され、その後、第１の命令であるＦＷＳＴＰＳＥＴ命令
により求められたＦＷＳＴＰを用いてレジスタ変換が行
われる。これにより、図２に示す本発明一実施形態のパ
イプライン処理装置は、図６に示す従来技術によるパイ
プライン処理装置と同様なＦＷＳＴＰＳＥＴ命令の処理
を行うことができる。
は、Ｄステージ命令保持回路２において１サイクル待た
され、その後、第１の命令であるＦＷＳＴＰＳＥＴ命令
により求められたＦＷＳＴＰを用いてレジスタ変換が行
われる。これにより、図２に示す本発明一実施形態のパ
イプライン処理装置は、図６に示す従来技術によるパイ
プライン処理装置と同様なＦＷＳＴＰＳＥＴ命令の処理
を行うことができる。
【００５５】次に、図２に示すパイプライン処理装置に
おいて、割り込みが生じた場合のＦＷＳＴＰに関する処
理について説明する。
おいて、割り込みが生じた場合のＦＷＳＴＰに関する処
理について説明する。
【００５６】図２において、制御装置１８は、割り込み
が生じた場合、制御線２１３により割り込みが発生した
ことを割り込み制御装置２７に報告する。割り込み制御
装置２７は、制御線２１４の制御によりＦＷＳＴＰ
［０］保持回路６のデータ及びＦＷＳＴＰ［１］保持回
路２５のデータを割り込み状態保持回路２６に転送す
る。割り込み処理が終了した後、割り込み制御装置２７
は、制御線２１５により割り込み処理が終了したことを
制御装置１８に報告する。制御装置１８は、これによ
り、制御線２１６により選択回路２８を制御し、その出
力として割り込み状態保持回路２６の出力を選択させ、
データ線１１１を介して割り込み時のＦＷＳＴＰ［０］
の値を、制御線２０８の制御によりＦＷＳＴＰ［０］６
に書き込む。同様に、制御装置１８は、制御線２１７に
より選択回路２９を制御し、その出力として割り込み状
態保持回路２６の出力を選択させ、データ線１１２を介
して割り込み時のＦＷＳＴＰ［１］の値を、制御線２１
２の制御によりＦＷＳＴＰ［１］保持回路２５に書き込
む。これにより、割り込み処理時のＦＷＳＴＰの退避・
回復を正常に行うことができる。
が生じた場合、制御線２１３により割り込みが発生した
ことを割り込み制御装置２７に報告する。割り込み制御
装置２７は、制御線２１４の制御によりＦＷＳＴＰ
［０］保持回路６のデータ及びＦＷＳＴＰ［１］保持回
路２５のデータを割り込み状態保持回路２６に転送す
る。割り込み処理が終了した後、割り込み制御装置２７
は、制御線２１５により割り込み処理が終了したことを
制御装置１８に報告する。制御装置１８は、これによ
り、制御線２１６により選択回路２８を制御し、その出
力として割り込み状態保持回路２６の出力を選択させ、
データ線１１１を介して割り込み時のＦＷＳＴＰ［０］
の値を、制御線２０８の制御によりＦＷＳＴＰ［０］６
に書き込む。同様に、制御装置１８は、制御線２１７に
より選択回路２９を制御し、その出力として割り込み状
態保持回路２６の出力を選択させ、データ線１１２を介
して割り込み時のＦＷＳＴＰ［１］の値を、制御線２１
２の制御によりＦＷＳＴＰ［１］保持回路２５に書き込
む。これにより、割り込み処理時のＦＷＳＴＰの退避・
回復を正常に行うことができる。
【００５７】
【発明の効果】以上説明したように本発明によれば、Ｆ
ＷＳＴＰＳＥＴ命令の演算結果に依存することなく後続
命令のレジスタ変換を行うことが可能となり、パイプラ
インを乱すことなく処理を続行することができるため、
パイプライン処理装置の性能低下を防ぐことができる。
ＷＳＴＰＳＥＴ命令の演算結果に依存することなく後続
命令のレジスタ変換を行うことが可能となり、パイプラ
インを乱すことなく処理を続行することができるため、
パイプライン処理装置の性能低下を防ぐことができる。
【００５８】また、本発明によれば、第１の命令である
ＦＷＳＴＰＳＥＴ命令の実行結果を後続の命令に反映さ
せることも可能であり、従来技術により生成されたオブ
ジェクトコードをそのまま実行することができ、既存の
命令セットアーキテクチャと上位互換性を保持すること
ができる。
ＦＷＳＴＰＳＥＴ命令の実行結果を後続の命令に反映さ
せることも可能であり、従来技術により生成されたオブ
ジェクトコードをそのまま実行することができ、既存の
命令セットアーキテクチャと上位互換性を保持すること
ができる。
【図１】本発明の一実施形態に使用されるＦＷＳＴＰＳ
ＥＴ命令の命令フォーマットの一例を説明する図であ
る。
ＥＴ命令の命令フォーマットの一例を説明する図であ
る。
【図２】本発明の一実施形態によるパイプライン処理装
置の構成例を示すブロック図である。
置の構成例を示すブロック図である。
【図３】図２に示す装置に図６に示す命令列を実行させ
た場合の動作を説明するタイミングチャートである。
た場合の動作を説明するタイミングチャートである。
【図４】従来技術に使用されるＦＷＳＴＰＳＥＴ命令の
命令フォーマットの一例を説明する図である。
命令フォーマットの一例を説明する図である。
【図５】従来技術によるパイプライン処理装置の構成例
を示すブロック図である。
を示すブロック図である。
【図６】パイプライン処理装置に実行させる命令列の例
を示す図である。
を示す図である。
【図７】図５に示す装置に図６に示す命令列を実行させ
た場合の動作を説明するタイミングチャートである。
た場合の動作を説明するタイミングチャートである。
１ 命令キャッシュ ２、１９ 命令保持回路 ３ 命令判別回路 ４ レジスタ番号変換回路 ５ ｇｎ保持回路 ６ ＦＷＳＴＰ［０］保持回路 ７、１１、１２、１６、２８、２９ 選択回路 ８ レジスタ選択回路 ９ レジスタファイル １０、１５、１７ データ保持回路 １３ 演算装置 １４ データキャッシュ １８ 制御装置 ２０ ＦＷＳＴＰ演算装置 ２１ ｓｐ保持回路 ２２ ラッチ ２３ ヒット判定回路 ２４ Ｐビット検出回路 ２５ ＦＷＳＴＰ［１］保持回路 ２６ 割り込み状態保持回路 ２７ 割り込み制御装置
Claims (2)
- 【請求項１】 命令によってアドレス可能なレジスタ数
より多い物理レジスタによるレジスタファイルと、複数
のビットからなるウインドウスタートポインタを保持す
るレジスタと、前記ウインドウスタートポインタの値に
より命令中のレジスタ番号を物理レジスタ番号に変換す
る変換回路と、前記ウインドウスタートポインタの値を
セットするウインドウポインタセット命令とを有し、第
１の命令と第１の次に実行する第２の命令とを、それぞ
れ複数のステージに分割してパイプライン処理するパイ
プライン処理装置において、第１の命令がウインドウス
タートポインタセット命令であり、第２の命令がウイン
ドウスタートポインタの値を用いて物理レジスタ番号を
決定する命令である場合に、第２の命令のレジスタ変換
に用いるウインドウスタートポインタとして前記第１の
命令であるウインドウスタートポインタセット命令によ
り更新される以前のウインドウスタートポインタを用い
ることを示す１ビットの情報を前記ウインドウスタート
セット命令に新たに設け、前記第１の命令であるウイン
ドウスタートポインタセット命令により更新されるウイ
ンドウスタートポインタの値を保持する回路と、更新さ
れる以前のウインドウスタートポインタの値を保持する
回路とを備え、前記第１の命令であるウインドウスター
トポインタセット命令に新たに設けた１ビットの情報の
値により、前記第２の命令のレジスタ変換に、前記第１
の命令であるウインドウスタートポインタセット命令に
より更新されたウインドウスタートポインタの値を使用
するか、更新される以前のウインドウスタートポインタ
の値を使用するかを決定して、前記第２の命令のレジス
タ変換を行うことを特徴とするパイプライン処理装置。 - 【請求項２】 前記２つのウインドウスタートポインタ
の値を保持する回路の情報は、割り込み発生時の例外処
理として割り込み状態保持回路に退避されることを特徴
とする請求項１記載のパイプライン処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26439695A JPH09106344A (ja) | 1995-10-12 | 1995-10-12 | パイプライン処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26439695A JPH09106344A (ja) | 1995-10-12 | 1995-10-12 | パイプライン処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09106344A true JPH09106344A (ja) | 1997-04-22 |
Family
ID=17402587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26439695A Pending JPH09106344A (ja) | 1995-10-12 | 1995-10-12 | パイプライン処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09106344A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112202670A (zh) * | 2020-09-04 | 2021-01-08 | 烽火通信科技股份有限公司 | 一种SRv6段路由转发方法及装置 |
-
1995
- 1995-10-12 JP JP26439695A patent/JPH09106344A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112202670A (zh) * | 2020-09-04 | 2021-01-08 | 烽火通信科技股份有限公司 | 一种SRv6段路由转发方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168571A (en) | System for aligning bytes of variable multi-bytes length operand based on alu byte length and a number of unprocessed byte data | |
| JP2539199B2 (ja) | デジタルプロセッサ制御装置 | |
| US4740893A (en) | Method for reducing the time for switching between programs | |
| EP0207665B1 (en) | Bidirectional branch prediction and optimization | |
| JP3439033B2 (ja) | 割り込み制御装置及びプロセッサ | |
| JPS6239780B2 (ja) | ||
| JPH07248897A (ja) | コンピュータ・システムにおける例外からの回復方法、及びそのための装置 | |
| EP0094535B1 (en) | Pipe-line data processing system | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| US6125443A (en) | Interrupt processing system and method for information processing system of pipeline control type | |
| EP0374598B1 (en) | Control store addressing from multiple sources | |
| JPH09106344A (ja) | パイプライン処理装置 | |
| US7472264B2 (en) | Predicting a jump target based on a program counter and state information for a process | |
| US5784606A (en) | Method and system in a superscalar data processing system for the efficient handling of exceptions | |
| EP0212132A1 (en) | Method and digital computer for recovering from errors | |
| JPS59163671A (ja) | ベクトル処理装置 | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JP2819733B2 (ja) | 情報処理装置 | |
| JPH0228828A (ja) | 最大値最小値検出回路 | |
| JP2636566B2 (ja) | パイプライン制御方式 | |
| JP3251148B2 (ja) | パイプラインデ−タ処理装置 | |
| JPH0635699A (ja) | パイプライン制御方式 | |
| JPS6149695B2 (ja) |