JPH0228828A - 最大値最小値検出回路 - Google Patents
最大値最小値検出回路Info
- Publication number
- JPH0228828A JPH0228828A JP18010188A JP18010188A JPH0228828A JP H0228828 A JPH0228828 A JP H0228828A JP 18010188 A JP18010188 A JP 18010188A JP 18010188 A JP18010188 A JP 18010188A JP H0228828 A JPH0228828 A JP H0228828A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- accumulator
- arithmetic
- maximum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 238000004364 calculation method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 2
- OVSKIKFHRZPJSS-UHFFFAOYSA-N 2,4-D Chemical compound OC(=O)COC1=CC=C(Cl)C=C1Cl OVSKIKFHRZPJSS-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
算術論理演算回路において最大値、最小値の検出を行う
最大値最小値検出回路に関し、条件分岐命令を少なくし
処理時間を短縮した最大値最小値検出回路を提供するこ
とを目的とし、外部からの演算データを格納するレジス
タと、演算結果のデータを格納するアキュムレータと、
該アキュムレータのデータとレジスタのデータとの減算
を実行する算術論理演算ユニットと、制御信号を受けた
とき前記レジスタのデータをアキュムレータに入力する
セレクタと、最大値検出処理時は前記算術論理演算ユニ
ットの演算結果の符号が負のとき、最小値検出処理時は
該符号が正のとき、前記制御信号を発生する制御回路と
を備え、最初アキュムレータに初期値を設定したのちレ
ジスタに順次比較すべきデータを設定し、所要数のデー
タについて順次レジスタへの格納と算術論理演算ユニッ
トにおける演算および該演算結果に基づくアキュムレー
タの更新とを行ってアキュムレータに最大値または最小
値を得ることによって構成する。
最大値最小値検出回路に関し、条件分岐命令を少なくし
処理時間を短縮した最大値最小値検出回路を提供するこ
とを目的とし、外部からの演算データを格納するレジス
タと、演算結果のデータを格納するアキュムレータと、
該アキュムレータのデータとレジスタのデータとの減算
を実行する算術論理演算ユニットと、制御信号を受けた
とき前記レジスタのデータをアキュムレータに入力する
セレクタと、最大値検出処理時は前記算術論理演算ユニ
ットの演算結果の符号が負のとき、最小値検出処理時は
該符号が正のとき、前記制御信号を発生する制御回路と
を備え、最初アキュムレータに初期値を設定したのちレ
ジスタに順次比較すべきデータを設定し、所要数のデー
タについて順次レジスタへの格納と算術論理演算ユニッ
トにおける演算および該演算結果に基づくアキュムレー
タの更新とを行ってアキュムレータに最大値または最小
値を得ることによって構成する。
本発明はディジタル信号処理ＬＳＩ （ＤＳＰ）等の
算術論理演算回路において最大値、最小値の検出を行う
最大値最小値検出回路に関するものである。
算術論理演算回路において最大値、最小値の検出を行う
最大値最小値検出回路に関するものである。
ディジタル信号処理ＬＳＩ等のプロセッサ内に用いられ
る算術論理演算回路においては、最大値。
る算術論理演算回路においては、最大値。
最小値を検出するために最大値最小値検出回路を構成す
る。
る。
このような最大値最小値検出回路においては、処理速度
をより向上できることが要望される。
をより向上できることが要望される。
第６図は算術論理演算回路における、従来の最大値、最
小値の検出を行う場合の構成を示したものであって、Ａ
は演算用データを格納するレジスタ、ＡＬＵは加減算お
よび論理演算を実行する算術論理演算ユニット、ＳＥＬ
は２−１データセレクタ、ＣＮＴは制御回路、Ｄは演算
結果のデータを格納するアキュムレータ、１．２はバッ
ファ、３はバスである。
小値の検出を行う場合の構成を示したものであって、Ａ
は演算用データを格納するレジスタ、ＡＬＵは加減算お
よび論理演算を実行する算術論理演算ユニット、ＳＥＬ
は２−１データセレクタ、ＣＮＴは制御回路、Ｄは演算
結果のデータを格納するアキュムレータ、１．２はバッ
ファ、３はバスである。
また第７図は第６図の回路における演算処理を示すフロ
ーチャートであって最大値を求める場合を例示している
。
ーチャートであって最大値を求める場合を例示している
。
複数個のデータのなかから最大値を求める場合、初期値
ｎｎをレジスタＡに保持させるとともに、図示されない
ループカウンタＣＯに比較を行うべきデータ数ｍｍを記
憶させる。
ｎｎをレジスタＡに保持させるとともに、図示されない
ループカウンタＣＯに比較を行うべきデータ数ｍｍを記
憶させる。
次に制御回路ＣＮＴから制御を行ってセレクタＳＥＬを
バス３側に切り替え、バッファ１を動作させてレジスタ
Ａの内容をバス３からセレクタＳＥＬを経て出力し、制
御信号ＬＩ）Ｄによって制御回路ＣＮＴから書き込み信
号ＬＤをアキュムレータＤに与えることによって、レジ
スタＡの内容をアキュムレータＤに転送したのち、図示
されないメモリに予め用意されている、最大値を求める
ために比較すべきデータのうち最初の番地にあるもの（
＄００（Ｘ））をハス３を経てレジスタＡにセントする
。
バス３側に切り替え、バッファ１を動作させてレジスタ
Ａの内容をバス３からセレクタＳＥＬを経て出力し、制
御信号ＬＩ）Ｄによって制御回路ＣＮＴから書き込み信
号ＬＤをアキュムレータＤに与えることによって、レジ
スタＡの内容をアキュムレータＤに転送したのち、図示
されないメモリに予め用意されている、最大値を求める
ために比較すべきデータのうち最初の番地にあるもの（
＄００（Ｘ））をハス３を経てレジスタＡにセントする
。
そしてアキュムレータＤの内容とレジスタＡの内容の比
較を行うために、算術論理演算ユニットＡＬＵに減算命
令“ＳＵＢ″を与えてＤ −Ａの演算を行い、その結果
がＤ≦Ａであるか否かをみる。
較を行うために、算術論理演算ユニットＡＬＵに減算命
令“ＳＵＢ″を与えてＤ −Ａの演算を行い、その結果
がＤ≦Ａであるか否かをみる。
いまＤ≦Ａでない場合はループカウンタＣＯを１してメ
モリにおける比較すべきデータの番地を１番地進め、そ
のデータをハス３を経てレジスタＡに七ソ１−シて再び
同じ演算を行う。
モリにおける比較すべきデータの番地を１番地進め、そ
のデータをハス３を経てレジスタＡに七ソ１−シて再び
同じ演算を行う。
またＤ≦八である場合はループカウンタＣＯを１して比
較すべきデータの番地を１番地進め、レジスタＡのデー
タをバス３を経てアキュムレータＤに転送したのち比較
すべきデータをバス３からレジスタＡにセントして再び
同じ演算を行う。
較すべきデータの番地を１番地進め、レジスタＡのデー
タをバス３を経てアキュムレータＤに転送したのち比較
すべきデータをバス３からレジスタＡにセントして再び
同じ演算を行う。
このような演算をｍｍ回繰り返して行いループカウンタ
ＣＯの内容が１になったとき、最終的にアキュムレータ
Ｄに最大値が保持されるので、バッファ２を動作させて
最大値をハス３を経て読み出す。
ＣＯの内容が１になったとき、最終的にアキュムレータ
Ｄに最大値が保持されるので、バッファ２を動作させて
最大値をハス３を経て読み出す。
第８図は第６図の回路において上述の演算処理を行う場
合のプログラムを示し、第７図のフローチャートに対応
している。
合のプログラムを示し、第７図のフローチャートに対応
している。
なお以上の説明は最大値を求める場合について行ったが
、最小値を求める場合は算術論理演算ユニッ１−ＡＬＵ
における比較結果の符号の扱いを逆にすることによって
、同様にして行うことができる。
、最小値を求める場合は算術論理演算ユニッ１−ＡＬＵ
における比較結果の符号の扱いを逆にすることによって
、同様にして行うことができる。
第６図に示された従来の回路では、検索すべきデータ数
に対応するループ演算処理のうちに比較結果による条件
分岐命令が必要となる。第８図に示されたプログラムに
おいて＃ＪＰ１．＃ＪＰ２゜＃ＵＰ１．＃ＬＰＥはジャ
ンプ命令を示し、第７図において（ＪＰＩ）、 （Ｊ
Ｐ２＞、 ＜ＵＰＩ）。
に対応するループ演算処理のうちに比較結果による条件
分岐命令が必要となる。第８図に示されたプログラムに
おいて＃ＪＰ１．＃ＪＰ２゜＃ＵＰ１．＃ＬＰＥはジャ
ンプ命令を示し、第７図において（ＪＰＩ）、 （Ｊ
Ｐ２＞、 ＜ＵＰＩ）。
（ＬＰＢ）はプログラム中の分岐先を示している。
そのため処理時間が長くなり、高速演算を必要とする場
合ずなわち音声信号処理や画像信号処理等リアルタイム
性が要求される場合に問題を生していた。
合ずなわち音声信号処理や画像信号処理等リアルタイム
性が要求される場合に問題を生していた。
本発明はこのような従来技術の課題を解決しようとする
ものであって、従来構成の回路に若干の回路を付加する
ことによって、条件分岐命令を少なくし処理時間を短縮
した最大値最小値検出回路を提供することを目的として
いる。
ものであって、従来構成の回路に若干の回路を付加する
ことによって、条件分岐命令を少なくし処理時間を短縮
した最大値最小値検出回路を提供することを目的として
いる。
本発明は第１図の実施例に示されるように、レジスタＡ
と、アキュムレータＤと、算術論理演算ユニットＡＬＵ
と、セレクタＳＥＬと、制御回路ＣＮＴとを備え、最初
アキュムレータＤに初期値を設定したのちレジスタ八に
順次比較すべきデータを設定し、所要数のデータについ
て順次レジスタＡへの格納と算術論理演算ユニソ１−Ａ
ＬＵにおける演算および該演算結果に基づくアキュムレ
ータＤの更新とを行ってアキュムレータＤに最大値また
は最小値を得るものである。ここでレジスタＡは、外部
から＃吻℃演算データを格納するものである。
と、アキュムレータＤと、算術論理演算ユニットＡＬＵ
と、セレクタＳＥＬと、制御回路ＣＮＴとを備え、最初
アキュムレータＤに初期値を設定したのちレジスタ八に
順次比較すべきデータを設定し、所要数のデータについ
て順次レジスタＡへの格納と算術論理演算ユニソ１−Ａ
ＬＵにおける演算および該演算結果に基づくアキュムレ
ータＤの更新とを行ってアキュムレータＤに最大値また
は最小値を得るものである。ここでレジスタＡは、外部
から＃吻℃演算データを格納するものである。
アキュムし・−タＤは、演算結果のデータを格納するも
のである。
のである。
算術論理演算ユニットＡＬＵは、アキュムレータＤのデ
ータとレジスタＡのデータとの減算を実行するものであ
る。
ータとレジスタＡのデータとの減算を実行するものであ
る。
セレクタＳＥＬは、制御信号を受けたときレジスタへの
データをアキュムレータＤに入力するものである。
データをアキュムレータＤに入力するものである。
制御回路ＣＮＴは、 最大値検出処理時は前記算術論理
演算ユニットＡＬＵの演算結果の符号が負のとき、最小
値検出処理時は該符号が正のとき、前記制御信号を発生
するものである。
演算ユニットＡＬＵの演算結果の符号が負のとき、最小
値検出処理時は該符号が正のとき、前記制御信号を発生
するものである。
外部からの演算データをレジスタＡに格納し、算術論理
演算ユニットＡＬＵによって、演算結果のデータを格納
するアキュムレータＤの内容からレジスタへの内容を減
算する。そしてその演算結果の符号に応じてセレクタＳ
ＥＬを動作させることによって、アキュムレータＤにレ
ジスタＡの内容を書き込むか書き込まないかを制御する
。
演算ユニットＡＬＵによって、演算結果のデータを格納
するアキュムレータＤの内容からレジスタへの内容を減
算する。そしてその演算結果の符号に応じてセレクタＳ
ＥＬを動作させることによって、アキュムレータＤにレ
ジスタＡの内容を書き込むか書き込まないかを制御する
。
レジスタＡへは予め用意されている複数個のデータが順
次書き込まれて、算術論理演算ユニットＡＬＵにおいて
演算処理が行われる。例えば最大値を求める場合はＤ−
、Ａの結果が負であればＡ〉Ｄなので、アキュムレータ
ＤにレジスタＡの内容を書き込む。一方、Ｄ−Ａの結果
が正であればＡ≦Ｄなので、アキュムレータＤへの書き
込みを行わない。
次書き込まれて、算術論理演算ユニットＡＬＵにおいて
演算処理が行われる。例えば最大値を求める場合はＤ−
、Ａの結果が負であればＡ〉Ｄなので、アキュムレータ
ＤにレジスタＡの内容を書き込む。一方、Ｄ−Ａの結果
が正であればＡ≦Ｄなので、アキュムレータＤへの書き
込みを行わない。
このような処理を複数個のデータ全部について行うこと
によって、初期値とこれと比較された複数個のデータの
うちの最大値が最終的にアキュムレータＤの内容として
残される。
によって、初期値とこれと比較された複数個のデータの
うちの最大値が最終的にアキュムレータＤの内容として
残される。
最小値を求める場合は、算術論理演算ユニットＡＬＵの
演算結果によるセレクタＳＥＬの制御における符号の扱
いを逆にすればよい。
演算結果によるセレクタＳＥＬの制御における符号の扱
いを逆にすればよい。
第１図は本発明の一実施例を示し、本発明を適用した算
術論理演算回路の構成を例示したものであって、第６図
におけると同じ部分を同じ符号で示し、データセレクタ
ＳＥＬは３→１に変更されその追加入力に演算用レジス
タＡの出力からのデータバス４を接続されているととも
に、制御回路ＣＮＴに算術論理演算ユニットＡＬＵにお
ける演算結果の符号信号Ｓｉｇｎと、最大値検出モード
信号ＭＡＸＭおよび最小値検出モード信号ＭＩＮＭが入
力されるようになっている。
術論理演算回路の構成を例示したものであって、第６図
におけると同じ部分を同じ符号で示し、データセレクタ
ＳＥＬは３→１に変更されその追加入力に演算用レジス
タＡの出力からのデータバス４を接続されているととも
に、制御回路ＣＮＴに算術論理演算ユニットＡＬＵにお
ける演算結果の符号信号Ｓｉｇｎと、最大値検出モード
信号ＭＡＸＭおよび最小値検出モード信号ＭＩＮＭが入
力されるようになっている。
また第２図は第１図の回路における演算処理を示すフロ
ーヂャートであって最大値を求める場合を例示している
。
ーヂャートであって最大値を求める場合を例示している
。
複数個のデータのなかから最大値を求める場合、初期値
ｎｎをバス３からレジスタＡに保持させるとともに、図
示されないループカウンタＧＯに比較を行うべきデータ
数ｍｍを記憶させる。
ｎｎをバス３からレジスタＡに保持させるとともに、図
示されないループカウンタＧＯに比較を行うべきデータ
数ｍｍを記憶させる。
次に制御回路ＣＮＴを信号ＭＡＸＭによって最大値検出
モードにセットする。そして制御回路ＣＮＴから制御を
行ってセレクタＳＥＬをレジスタＡ側に切り替えて、レ
ジスタＡの内容をセレクタＳ Ｅ Ｌを経てアキュムレ
ータＤに転送したのち、図示されないメモリに予め用意
されている、最大値を求めるために比較すべきデータの
うち最初の番地にあるもの（＄００（Ｘ））をバス３を
経てレジスタＡにセットする。
モードにセットする。そして制御回路ＣＮＴから制御を
行ってセレクタＳＥＬをレジスタＡ側に切り替えて、レ
ジスタＡの内容をセレクタＳ Ｅ Ｌを経てアキュムレ
ータＤに転送したのち、図示されないメモリに予め用意
されている、最大値を求めるために比較すべきデータの
うち最初の番地にあるもの（＄００（Ｘ））をバス３を
経てレジスタＡにセットする。
そしてアキュムレータＤの内容とレジスタＡの内容の比
較を行うために、算術論理演算ユニットＡＬＵに減算命
令”ＳＵＢ”を与えてＤ−Ａの演算を行い、演算結果の
符号信号Ｓｉｇｎを制御回路ＣＮＴに与えることによっ
て制御回路ＣＮＴがセレクタＳＥＬを制御して、Ｄ＜Ａ
である場合のみレジスタＡのデータをデータバス４を経
てアキュムレータＤに書き込む。そしてループカウンタ
ＣＯを−１して比較すべきデータの番地を１番地進めて
レジスタＡにセントして再び同じ処理を行う。
較を行うために、算術論理演算ユニットＡＬＵに減算命
令”ＳＵＢ”を与えてＤ−Ａの演算を行い、演算結果の
符号信号Ｓｉｇｎを制御回路ＣＮＴに与えることによっ
て制御回路ＣＮＴがセレクタＳＥＬを制御して、Ｄ＜Ａ
である場合のみレジスタＡのデータをデータバス４を経
てアキュムレータＤに書き込む。そしてループカウンタ
ＣＯを−１して比較すべきデータの番地を１番地進めて
レジスタＡにセントして再び同じ処理を行う。
このような演算をｍｍ回繰り返し行ってループカウンタ
ＣＯの内容が１になったとき、最終的にアキュムレータ
Ｄに最大値が保持されるので、ハソファ２を動作させて
最大値をバス３を経て読み出す。
ＣＯの内容が１になったとき、最終的にアキュムレータ
Ｄに最大値が保持されるので、ハソファ２を動作させて
最大値をバス３を経て読み出す。
第３図は第１図の回路において上述の演算処理を行う場
合のプログラムを示し、第２図のフロチャートに対応し
ている。
合のプログラムを示し、第２図のフロチャートに対応し
ている。
第３図に示されたプログラムでは、検索すべきデータ数
に対応するループ演算処理のうちには、比較結果による
条件分岐命令として、ジャンプ命令＃ＪＰ１のみが含ま
れでおり、第８図の場合に比べて減少している。なお第
２図における（ＪＰｌ）はプログラム中の分岐先を示し
ている。
に対応するループ演算処理のうちには、比較結果による
条件分岐命令として、ジャンプ命令＃ＪＰ１のみが含ま
れでおり、第８図の場合に比べて減少している。なお第
２図における（ＪＰｌ）はプログラム中の分岐先を示し
ている。
以上の説明は最大値を求める場合について行ったが、最
小値を求める場合は制御回路ＣＮＴを信号ＭＩＮＭによ
って最小値検出モードにセットし、算術論理演算ユニッ
トＡＬＵにおける比較結果の符号信号３ｉｇｎの扱いを
逆にすることによって、同様にして行うことができる。
小値を求める場合は制御回路ＣＮＴを信号ＭＩＮＭによ
って最小値検出モードにセットし、算術論理演算ユニッ
トＡＬＵにおける比較結果の符号信号３ｉｇｎの扱いを
逆にすることによって、同様にして行うことができる。
第４図は本発明の具体例を示したものであって、第１図
におけると同し部分を同し番号で示し、５はデータＲＡ
Ｍ、６はドライバである。
におけると同し部分を同し番号で示し、５はデータＲＡ
Ｍ、６はドライバである。
また第５図は第４図の回路における各部動作を示すタイ
ミングチャートであって、（８１は最大値検出時を示し
第３図のプログラムに対応しており、（ｂｌは最小値検
出時を示している。なお第５図においてＳＣＫは演算処
理を行うシステムクロックを示し、１．Ｒは演算処理命
令を保持するインストラクションレジスタ（図示されず
）の内容を示している。
ミングチャートであって、（８１は最大値検出時を示し
第３図のプログラムに対応しており、（ｂｌは最小値検
出時を示している。なお第５図においてＳＣＫは演算処
理を行うシステムクロックを示し、１．Ｒは演算処理命
令を保持するインストラクションレジスタ（図示されず
）の内容を示している。
データＲＡＭ５には最大値または最小値を求めるために
比較すべきｍｍ（１６進）のデータを予め格納しておく
。また図示されないループカウンタにデータ個数ｍｍ（
１６進）をセ・ノドし、初期値ｎｎ（１６進）をレジス
タＤにセットする。
比較すべきｍｍ（１６進）のデータを予め格納しておく
。また図示されないループカウンタにデータ個数ｍｍ（
１６進）をセ・ノドし、初期値ｎｎ（１６進）をレジス
タＤにセットする。
最大値の検出を行う場合は第５図（ａｌに示すように、
制御回路ＣＮＴに対して最大値検出モード信号ＭＡＸＭ
をセントし、その後データＲＡＭ５に格納されたデータ
を先頭番地（＄０．０）から順次読み出してドライバ６
、バス３を経てレジスタＡにセントする。
制御回路ＣＮＴに対して最大値検出モード信号ＭＡＸＭ
をセントし、その後データＲＡＭ５に格納されたデータ
を先頭番地（＄０．０）から順次読み出してドライバ６
、バス３を経てレジスタＡにセントする。
ｍｍ回ループしたのち最大値検出モード信号ＭＡＸＭを
リセットし、レジスタＤの内容を読み出すことによって
最大値を得る。
リセットし、レジスタＤの内容を読み出すことによって
最大値を得る。
最小値の検出を行う場合は制御回路ＣＮＴに対して最小
値検出モード信号ＭＩＮＭをセットし、符号信号Ｓｉｇ
ｎを反転して扱うことによって、同様にして検出するこ
とができる。第５図において（ｂ）は最小値を検出する
場合を示している。
値検出モード信号ＭＩＮＭをセットし、符号信号Ｓｉｇ
ｎを反転して扱うことによって、同様にして検出するこ
とができる。第５図において（ｂ）は最小値を検出する
場合を示している。
なお最大値または最小値を求めるために検索すべきデー
タは、内部ＲＡＭに格納されている場合でも、プロセッ
サ外部のＲＡＭに格納されている場合でも同様にして処
理を行い得ることはいうまでもない。
タは、内部ＲＡＭに格納されている場合でも、プロセッ
サ外部のＲＡＭに格納されている場合でも同様にして処
理を行い得ることはいうまでもない。
以上説明したように本発明によれば、ディジタル信号処
理ＬＳＩ等の算術論理演算回路において最大値、最小値
の検出を行う場合に、若干の回路を追加してバーＩＳウ
ェア的動作を加味することによって、条件分岐命令数を
減少してソフトウェア処理におけるステップ数を削減し
てソフトウェアの負担を軽減するとともに、処理サイク
ル数の削減によって処理速度を向上することができる。
理ＬＳＩ等の算術論理演算回路において最大値、最小値
の検出を行う場合に、若干の回路を追加してバーＩＳウ
ェア的動作を加味することによって、条件分岐命令数を
減少してソフトウェア処理におけるステップ数を削減し
てソフトウェアの負担を軽減するとともに、処理サイク
ル数の削減によって処理速度を向上することができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す図、
第２図は第１図の回路における演算処理を示すフローチ
ャート、 第３図は第１図の回路における演算処理のプログラムを
示す図、 第４図は本発明の具体例を示す図、 第５図は第４図の回路における各部動作を示すタイミン
グチャート、 第６図は算術論理演算回路における従来の最大値、最小
値の検出処理時の構成を示す図、第７図は第６図の回路
における演算処理を示すフローチャート、 第８図は第６図の回路における演算処理のプログラムを
示す図である。 Ａ−−一演算用レジスタ ＡＬＵ−−一算術論理演算ユニット Ｓ Ｅ Ｌ−−−データセレクタ ＣＮ Ｔ −−−制御回路 Ｄ−アキュムレータ １．２−−−パ・７フア ３−バス ５−データＲＡＭ ６− ドライバ
ャート、 第３図は第１図の回路における演算処理のプログラムを
示す図、 第４図は本発明の具体例を示す図、 第５図は第４図の回路における各部動作を示すタイミン
グチャート、 第６図は算術論理演算回路における従来の最大値、最小
値の検出処理時の構成を示す図、第７図は第６図の回路
における演算処理を示すフローチャート、 第８図は第６図の回路における演算処理のプログラムを
示す図である。 Ａ−−一演算用レジスタ ＡＬＵ−−一算術論理演算ユニット Ｓ Ｅ Ｌ−−−データセレクタ ＣＮ Ｔ −−−制御回路 Ｄ−アキュムレータ １．２−−−パ・７フア ３−バス ５−データＲＡＭ ６− ドライバ
Claims (1)
- 【特許請求の範囲】 外部からの演算データを格納するレジスタ（Ａ）と、 演算結果のデータを格納するアキュムレータ（Ｄ）と、 該アキュムレータ（Ｄ）のデータとレジスタ（Ａ）のデ
ータとの減算を実行する算術論理演算ユニット（ＡＬＵ
）と、 制御信号を受けたとき前記レジスタ（Ａ）のデータをア
キュムレータ（Ｄ）に入力するセレクタ（ＳＥＬ）と、 最大値検出処理時は前記算術論理演算ユニット（ＡＬＵ
）の演算結果の符号が負のとき、最小値検出処理時は該
符号が正のとき、前記制御信号を発生する制御回路（Ｃ
ＮＴ）と を備え、最初アキュムレータ（Ｄ）に初期値を設定した
のちレジスタ（Ａ）に順次比較すべきデータを設定し、
所要数のデータについて順次レジスタ（Ａ）への格納と
算術論理演算ユニット（ＡＬＵ）における演算および該
演算結果に基づくアキュムレータ（Ｄ）の更新とを行っ
てアキュムレータ（Ｄ）に最大値または最小値を得るこ
とを特徴とする最大値最小値検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18010188A JPH0228828A (ja) | 1988-07-19 | 1988-07-19 | 最大値最小値検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18010188A JPH0228828A (ja) | 1988-07-19 | 1988-07-19 | 最大値最小値検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0228828A true JPH0228828A (ja) | 1990-01-30 |
Family
ID=16077447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18010188A Pending JPH0228828A (ja) | 1988-07-19 | 1988-07-19 | 最大値最小値検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228828A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525911A (en) * | 1993-08-04 | 1996-06-11 | Tokyo Electron Limited | Vertical probe tester card with coaxial probes |
| EP0864968A1 (en) * | 1997-03-14 | 1998-09-16 | Nokia Mobile Phones Ltd. | Denormalization circuit |
| CN113094020A (zh) * | 2021-03-15 | 2021-07-09 | 西安交通大学 | 一种快速查找数据集最大或最小n个值的硬件装置及方法 |
-
1988
- 1988-07-19 JP JP18010188A patent/JPH0228828A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525911A (en) * | 1993-08-04 | 1996-06-11 | Tokyo Electron Limited | Vertical probe tester card with coaxial probes |
| EP0864968A1 (en) * | 1997-03-14 | 1998-09-16 | Nokia Mobile Phones Ltd. | Denormalization circuit |
| CN113094020A (zh) * | 2021-03-15 | 2021-07-09 | 西安交通大学 | 一种快速查找数据集最大或最小n个值的硬件装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757685A (en) | Data processing system capable of processing long word data | |
| JPH01177127A (ja) | 情報処理装置 | |
| JPH07104784B2 (ja) | デジタルデータ処理装置 | |
| US5253349A (en) | Decreasing processing time for type 1 dyadic instructions | |
| US5349671A (en) | Microprocessor system generating instruction fetch addresses at high speed | |
| US5276822A (en) | System with enhanced execution of address-conflicting instructions using immediate data latch for holding immediate data of a preceding instruction | |
| JP2806346B2 (ja) | 演算処理装置 | |
| JPH0228828A (ja) | 最大値最小値検出回路 | |
| EP0334131B1 (en) | Data processor performing operation on data having length shorter than one-word length | |
| JPH1091395A (ja) | プロセッサ | |
| US5421026A (en) | Data processor for processing instruction after conditional branch instruction at high speed | |
| JPH0528431B2 (ja) | ||
| JP2566009B2 (ja) | データ処理装置 | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JP2629479B2 (ja) | 情報処理装置 | |
| JPS59201144A (ja) | １０進数演算回路 | |
| JPS619725A (ja) | マイクロプログラム制御回路 | |
| JPH08202550A (ja) | パイプライン処理機能を有するデータ処理装置 | |
| JP2924004B2 (ja) | 命令コード転送方式 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPS58222348A (ja) | 情報処理装置 | |
| JPH03171227A (ja) | マイクロプロセッサ | |
| JPH09106344A (ja) | パイプライン処理装置 | |
| JPS62189535A (ja) | マイクロプロセツサ制御装置 | |
| JPH0236423A (ja) | 退避／復帰レジスタアドレス生成回路 |