JP3699806B2 - 割込みコントローラ及び制御システム - Google Patents
割込みコントローラ及び制御システム Download PDFInfo
- Publication number
- JP3699806B2 JP3699806B2 JP16453897A JP16453897A JP3699806B2 JP 3699806 B2 JP3699806 B2 JP 3699806B2 JP 16453897 A JP16453897 A JP 16453897A JP 16453897 A JP16453897 A JP 16453897A JP 3699806 B2 JP3699806 B2 JP 3699806B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- vector
- level
- holding unit
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵに対する割込み処理を受付ける割込みコントローラ、及びこの割込みコントローラを有する制御システムに関する。
【０００２】
【従来の技術】
コンピュータシステムでは、プログラムを逐次的に実行するほか、外部もしくは内部の要因によって実行中のプログラムを一時的に中断し、別の処理を行うプログラムを実行することが、一般的に行われている。これは、通常、割込み処理（もしくは単に割込み）と呼ばれ、一時的に中断されたプログラムは、割込みプログラムが終了した後に、中断された処理を再開する。
【０００３】
このような割込み処理を実現するためには、少なくとも、（１）ＣＰＵに割込みを要求する機構、（２）プログラムを中断しＣＰＵの状態を保存する機構、 （３）割り込み要因を処理する割込みプログラムの開始番地をＣＰＵに知らせる機構、が必要である。さらに、重要な処理を行っている最中に割込みが発生して、重要な処理の実行が遅れることを防ぐために、割込みにはレベル（優先度）付けをすることが一般的に行われている。すなわち、レベルの高い処理を行っている間はレベルの低い割込みを受付けないように、（４）レベル判定を行う機構も必要となる。また、レベルの高い割込みが発生した場合は、それよりレベルの低い割込みを受付けないように、（５）マスクレベルを切り換える機構も必要となる。
【０００４】
従来、これらの機構を実現するためにＣＰＵに割込みコントローラを接続している。ＣＰＵと割込みコントローラの機能の振り分けは、次の２つの方式があった。
【０００５】
第１の方式は、割込み処理をＣＰＵ及び割込みコントローラのハードウェアで自動的に実行する方法である。これを図６を用いて説明する。
【０００６】
割込み要求信号＃１〜＃ｎは、フリップフロップ１１１を通して受付けられ、各々にレベル１１２及びベクタ（割込みプログラムの先頭アドレスを示す）１１４が割り与えられいる。このうち１つ以上が活性化すると、割込みコントローラ１１０は、活性化した割込み要求に対応するレベル１１２の内、最も高いレベルを割り込みレベル信号１１３Ａとして高レベル判定回路１１３からＣＰＵ１２０へ通知する。
【０００７】
ＣＰＵ１２０は、割込みレベル１１３Ａとマスクレベル１２１を比較し、割り込みレベルの方が高ければ現在のＣＰＵ１２０の状態をバス１３０を介してメモリ１４０に待避すると共に、ベクタ要求信号１１５Ａを有効にする。すると、割込みコントローラ１１０内のベクタ選択回路１１５は、最高レベルの割込み要求に対応するベクタ１１４をバス１３０へ出力する。
【０００８】
ＣＰＵ１２０は、このベクタの値をバスを通して読み出し、その値から割り込みプログラムの先頭アドレスを算出し、該割り込みプログラムを実行に移す。さらに、マスクレベル１２１に割込みレベルに応じた値の設定も行う。
【０００９】
このように、第１の方式では、多くの処理をハードウェアで行うため、高速な処理が可能である。
【００１０】
第２の方式は、割込み処理のためのＣＰＵの機能は少なく、割込みコントローラのハードウェアとソフトウェアによって割込み処理を実現する方法である。これを図７を用いて説明する。
【００１１】
割り込み要求信号＃１〜＃ｎのうち１つ以上が活性化すると、割込みコントローラ２１０は活性化した要因の割込みレベルとマスクレベル２１１とを比較し、活性化した要因の割込みレベルの方が高ければ、割込み通知信号２１０Ａを活性化してＣＰＵ２２０に割込み処理を要求する。
【００１２】
ＣＰＵ２２０は割り込み要求信号が活性化すると、メモリ２４０中にある割り込み処理プログラムの実行を開始する。この割込み処理プログラムでは、現在の状態をメモリに待避した後、割込みコントローラ２１０から割込み要因情報２１２を読み出し、割込み要求信号＃１〜＃ｎの中で割り込み要求をした要因を判定し、この割込み要因に対応する割込みプログラムの先頭アドレスを算出する。そして、この割込み要因のレベルに応じた値をマスクレベル２１１に書き込み、その後に、先に算出した割り込みプログラムの先頭アドレスに処理を移す。
【００１３】
このように多くの処理をプログラムにより行うため、ハードウェア量が少なくコストが安くなるメリットがあると共に、処理に柔軟性を持たせることができる。なお、上記のようにプログラムでＣＰＵの状態を待避するため、待避する前に他の割込みを受付けることが可能である。しかし、待避する前に割込みを受付けるとＣＰＵの状態が破壊されてしまうため、割込み処理プログラムでは、ＣＰＵの状態を保存するまでは割込みを禁止するのが一般的である。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記第１の方式では、ハードウェア主体で処理を行うため、割込み応答性（割込み要求を検出してから割込み処理を開始するまでの時間）に優れているものの、処理の柔軟性に欠けるという問題があった。また、第２の方式では、ハードウェア量は少ないものの、多くの処理をプログラムで行わなければならない。例えばプログラムにより割込み要因を１つずつ比較しないければ割込み要因を特定することができないため、割込み応答性に問題があった。
【００１５】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、割込み応答性と処理の柔軟性の向上を可能にする割込みコントローラを提供することである。またその他の目的は、割込み応答性と処理の柔軟性に優れた制御システムを提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、第１の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じて、外部制御装置に対する割込み処理についての優先度が付与された割込みレベル信号を前記外部制御装置へ出力する割込み要求受付け部と、前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部とを備えた割込みコントローラであって、前記ベクタ保持部は、前記外部制御装置とバスを介して接続され、前記外部制御装置による前記割込みプログラムの起動時に、前記バスを介して前記外部制御装置に対し、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスであるベクタを読み出す構成にし、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を前記外部制御装置へ出力するベクタアクセス信号出力手段を設けたことにある。
【００１７】
この第１の発明によれば、ベクタ保持部から割込みプログラムの先頭アドレスを読み出す構成であるため、割込み要因が高速に特定される。また、ベクタアクセス信号を外部へ出力することで、ベクタ保持部中の先頭アドレスの読み出し時を外部へ知らせることができる。
【００１８】
第２の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較して、割込みレベルが現在のマスクレベルよりも高いときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーし、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込んで該割込みプログラムの実行を開始すると共に、活性化されたベクタアクセス信号により前記現マスクレジスタに前記割込みレベルをコピーする中央処理装置とを備えたことにある。
【００１９】
この第２の発明によれば、割込み要求を受付けたときに、待避する必要がある情報をプログラムで選択することができるので、処理の柔軟性に富み、またベクタ保持部から割込みプログラムの先頭アドレスを読み出す構成であるため、割込み要因が高速に特定される。
【００２０】
第３の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較して、割込みレベルが現在のマスクレベルよりも高いまたは同じであるときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーし、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込んで該割込みプログラムの実行を開始すると共に、活性化されたベクタアクセス信号により前記現マスクレジスタに前記割込みレベルに１を加算した値をコピーすることにある。
【００２１】
この第３の発明によれば、マスクレベルと割込みレベルが同一の場合に割込みを受付けても、上記第２の発明と同様の作用を呈する。
【００２２】
第４の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較し、割込みレベルが現在のマスクレベルよりも高いときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーして割込み通知信号を出力すると共に、活性化された前記ベクタアクセス信号により前記現マスクレジスタに前記割込みレベルをコピーする割込みマスク装置と、前記割込み通知信号を受信して、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込み、該割込みプログラムの実行を開始する中央処理装置とを備えたことにある。
【００２３】
この第４の発明によれば、上記第２の発明と同様の作用を呈する。
【００２４】
第５の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタ保持部中の前記先頭アドレスの読み出し時に活性化されてベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較し、割込みレベルが現在のマスクレベルよりも高いまたは同じであるときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーして割込み通知信号を出力すると共に、活性化された前記ベクタアクセス信号により前記現マスクレジスタに前記割込みレベルに１を加算した値をコピーする割込みマスク装置と、前記割込み通知信号を受信して、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込み、該割込みプログラムの実行を開始する中央処理装置とを備えたことにある。
【００２５】
この第５の発明によれば、上記第３の発明と同様の作用を呈する。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１実施形態に係る制御システムの構成を示すブロック図である。
【００２７】
この制御システムは、割込みコントローラ１０と、ＣＰＵ２０と、割込みプログラム（割込み要因に対応した処理を行うプログラム）及び該割込みプログラムの起動処理を行う割込み処理プログラム等が格納されたメモリ４０とが、バス３０に接続されて構成されている。
【００２８】
割込みコントローラ１０は、複数の割込み要求信号＃１〜＃ｎを受け付ける割込み要求受付け部１１と、各割込み要求信号＃１〜＃ｎに対応した割込み処理を実行するための割込みプログラムの先頭アドレスを保持するベクタ保持部１２とを有している。
【００２９】
割込み要求受付け部１１は、活性化した割込み要求信号に応じて、ＣＰＵ２０に対する割込み処理についての優先度（レベル）が付与された割込みレベル信号１１ＡをＣＰＵ２０へ出力する機能を有し、例えば図２（ａ），（ｂ）に示すように構成される。
【００３０】
すなわち、図２（ａ）に示す例では、パルストリガの各割込み要求信号＃１〜＃ｎを検出するフリップフロップ１１ａと、割込み要因が活性化すると、設定された割込みレベルを出力するレベル付与回路１１ｂと、複数の割込み要求信号＃１〜＃ｎから最も高い割込みレベルを割込みレベル信号１１Ａとして出力する高レベル判定回路１１ｃとで構成されている。
【００３１】
また、図２（ｂ）に示す例は、上記フリップフロップ１１ａに代えて、レベルトリガの割込み要求信号＃１〜＃ｎを検出するラッチ１１ａ’を設けた例である。
【００３２】
ベクタ保持部１２は、ＣＰＵ２０とバス３０を介して接続され、ＣＰＵ２０による割込みプログラムの起動時に、バス３０を介してＣＰＵ２０に対し、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを読み出す機能を有し、例えば図３に示すように構成される。
【００３３】
すなわち、ベクタ保持部１２は、割込みコントローラ１０のアドレス信号Ｓ１、ベクタリード信号Ｓ２、及びベクタライト信号Ｓ３が供給されるアドレス比較回路１２ａと、ベクタを保持するベクタレジスタ１２ｂとで構成される。アドレス信号Ｓ１とベクタリード信号Ｓ２が活性化されると、ベクタレジスタ１２ｂがベクタをバス３９へ出力すると同時に、ベクタが読み出されたことを示すベクタアクセス信号１２ＡをＣＰＵ２０へ出力する。
【００３４】
ＣＰＵ２０は、現在のマスクレベルを保持する現マスクレベル保持部２１と、前回のマスクレベルを保持する前マスクレベル保持部２２とを有している。さらに、活性化されたベクタアクセス信号１２Ａにより現マスクレジスタ２１に割込みレベル１１Ａをコピーするマスクコピー機構２３を備えている。
【００３５】
次に、図４のフローチャートを用いて本実施形態の動作を説明する。
【００３６】
まず、割込み要求信号＃１〜＃ｎのうち１つ以上が活性化すると（ステップＳ１）、割込みコントローラ１０は、割込み要求のレベル（割込みレベル）を割込みレベル信号１１Ａを用いてＣＰＵ２０へ通知する（ステップＳ２）。
【００３７】
ＣＰＵ２０は、割込みレベルと、現マスクレベル保持部２１中の現在のマスクレベルとを比較し（ステップＳ３）、現在のマスクレベルの方が高ければ（ステップＳ４）、当該割込みを受付けない（ステップＳ５）。割込みレベルの方が高ければ（ステップＳ４）、アドレス信号とベクタリード信号が、割込みコントローラへ供給され（ステップ６）、ベクタの読み出しであれば（ステップ７）、ベクタアクセス信号を活性する（ステップ８）。さらに、現マスクレベル保持部２１の値を前マスクレベル２２にコピーし（ステップＳ９）、低いレベルの割込みを受付けないように割込みを禁止状態にする。ベクタは、バスを介して割込みコントローラからＣＰＵへ転送され（ステップ１０）、メモリ４０中にある割込み処理プログラムを起動する（ステップＳ１１）。この割込み処理プログラムでは、必要ならば前マスクレベル等をメモリ４０に待避する。例えば、マスクレベルは、割込みを受付けると現マスクレベルを前マスクレベル保持部２２へ待避するが、さらに高いレベルの割込みを受付ける必要がある場合には、この前マスクレベルをメモリ４０に待避する必要がある。
【００３８】
さらに、割込み処理プログラムは、割込みコントローラ１０のベクタ保持部１２からベクタを読み出し、このベクタが指し示すメモリ４０中のアドレスから始まる割込みプログラムの実行を開始する。
【００３９】
また、割込みコントローラ１０は、ベクタが読み出されると、ベクタアクセス信号１２Ａを活性化する。ＣＰＵ１０は、このベクタアクセス信号１２Ａを受けて、現マスクレベル保持部２１に割込みレベルを設定し、ベクタを読み出した後に割込みを許可状態にする。これにより、現在処理中の割込み処理よりも低いレベルの割込みは受付けないようになる。
【００４０】
このように本実施形態では、上記従来の第１の方式と比べて同程度のハード量で、ほぼ同じ割込み応答性能を確保しつつ、上記従来の第２の方式のような処理の柔軟性を備えることができる。
【００４１】
すなわち、割込み要求を受付けると、ハードウェアでその時の状態をメモリ４０に待避する。このとき、待避する必要があるのはマスクレベルだけで良い場合が多い。従来の第１の方式では、多くのケースに対応するために多くの情報を待避する。これは、他のケースでは必要な処理（スタックポインタの待避など）でも、例えば任意の割込み要求を検出できれば良いケースには不要な処理である。
【００４２】
本実施形態では、最低限待避する必要がある情報だけをプログラムで選択可能であるため、処理の柔軟性に富み、また、ベクタ読み出し機構を具備していることから、割込み要因の特定を高速に行うことができる。
【００４３】
図５は、本発明の第２実施形態に係る制御システムの構成を示すブロック図である。
【００４４】
本実施形態では、ＣＰＵ２０と割込みコントローラ１０との間に、マスク回路５０を設けた例である。マスク回路５０には、上記図１の現マスクレベル保持部２１に相当する現マスクレベル保持部５１と、前マスクレベル保持部２２に相当する前マスクレベル保持部５２と、前記マスクコピー機構２３に相当するマスクコピー機構５３とが設けられている。
【００４５】
このように構成しても、上記第１実施形態と同様の作用効果を奏する。
【００４６】
なお、上記第１及び第２実施形態において、割込みレベルが現在のマスクレベルよりも高いまたは同じである場合に割り込みを受付けても、受付けなくても本発明の適用は可能である。
ベクタ読み出し時に現マスク保持部に設定する値は、前者の場合には割込みレベルに１を加算した値となり、後者の場合では割込みレベルの値そのものとなる。
【００４７】
【発明の効果】
以上詳細に説明したように、本発明によれば、従来と同程度のハード量で、優れた割込み応答性能を確保しつつ、処理の柔軟性を備えることがと可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る制御システムの構成を示すブロック図である。
【図２】割込み要求受付け部１１の構成例を示す図である。
【図３】ベクタ保持部１２の構成例を示す図である。
【図４】第１実施形態の動作を示すフローチャートである。
【図５】本発明の第２実施形態に係る制御システムの構成を示すブロック図である。
【図６】従来の割込み機構を示す図である。
【図７】従来の割込み機構を示す図である。
【符号の説明】
１０ 割込みコントローラ
１１ 割込み要求受付け部
１２ ベクタ保持部
２０ ＣＰＵ
２１ 現マスクレベル保持部
２２ 前マスクレベル保持部
３０ バス
４０ メモリ
１１Ａ 割込みレベル信号
１２Ａ ベクタアクセス信号
＃１〜＃ｎ 割込み要求信号
【発明の属する技術分野】
本発明は、ＣＰＵに対する割込み処理を受付ける割込みコントローラ、及びこの割込みコントローラを有する制御システムに関する。
【０００２】
【従来の技術】
コンピュータシステムでは、プログラムを逐次的に実行するほか、外部もしくは内部の要因によって実行中のプログラムを一時的に中断し、別の処理を行うプログラムを実行することが、一般的に行われている。これは、通常、割込み処理（もしくは単に割込み）と呼ばれ、一時的に中断されたプログラムは、割込みプログラムが終了した後に、中断された処理を再開する。
【０００３】
このような割込み処理を実現するためには、少なくとも、（１）ＣＰＵに割込みを要求する機構、（２）プログラムを中断しＣＰＵの状態を保存する機構、 （３）割り込み要因を処理する割込みプログラムの開始番地をＣＰＵに知らせる機構、が必要である。さらに、重要な処理を行っている最中に割込みが発生して、重要な処理の実行が遅れることを防ぐために、割込みにはレベル（優先度）付けをすることが一般的に行われている。すなわち、レベルの高い処理を行っている間はレベルの低い割込みを受付けないように、（４）レベル判定を行う機構も必要となる。また、レベルの高い割込みが発生した場合は、それよりレベルの低い割込みを受付けないように、（５）マスクレベルを切り換える機構も必要となる。
【０００４】
従来、これらの機構を実現するためにＣＰＵに割込みコントローラを接続している。ＣＰＵと割込みコントローラの機能の振り分けは、次の２つの方式があった。
【０００５】
第１の方式は、割込み処理をＣＰＵ及び割込みコントローラのハードウェアで自動的に実行する方法である。これを図６を用いて説明する。
【０００６】
割込み要求信号＃１〜＃ｎは、フリップフロップ１１１を通して受付けられ、各々にレベル１１２及びベクタ（割込みプログラムの先頭アドレスを示す）１１４が割り与えられいる。このうち１つ以上が活性化すると、割込みコントローラ１１０は、活性化した割込み要求に対応するレベル１１２の内、最も高いレベルを割り込みレベル信号１１３Ａとして高レベル判定回路１１３からＣＰＵ１２０へ通知する。
【０００７】
ＣＰＵ１２０は、割込みレベル１１３Ａとマスクレベル１２１を比較し、割り込みレベルの方が高ければ現在のＣＰＵ１２０の状態をバス１３０を介してメモリ１４０に待避すると共に、ベクタ要求信号１１５Ａを有効にする。すると、割込みコントローラ１１０内のベクタ選択回路１１５は、最高レベルの割込み要求に対応するベクタ１１４をバス１３０へ出力する。
【０００８】
ＣＰＵ１２０は、このベクタの値をバスを通して読み出し、その値から割り込みプログラムの先頭アドレスを算出し、該割り込みプログラムを実行に移す。さらに、マスクレベル１２１に割込みレベルに応じた値の設定も行う。
【０００９】
このように、第１の方式では、多くの処理をハードウェアで行うため、高速な処理が可能である。
【００１０】
第２の方式は、割込み処理のためのＣＰＵの機能は少なく、割込みコントローラのハードウェアとソフトウェアによって割込み処理を実現する方法である。これを図７を用いて説明する。
【００１１】
割り込み要求信号＃１〜＃ｎのうち１つ以上が活性化すると、割込みコントローラ２１０は活性化した要因の割込みレベルとマスクレベル２１１とを比較し、活性化した要因の割込みレベルの方が高ければ、割込み通知信号２１０Ａを活性化してＣＰＵ２２０に割込み処理を要求する。
【００１２】
ＣＰＵ２２０は割り込み要求信号が活性化すると、メモリ２４０中にある割り込み処理プログラムの実行を開始する。この割込み処理プログラムでは、現在の状態をメモリに待避した後、割込みコントローラ２１０から割込み要因情報２１２を読み出し、割込み要求信号＃１〜＃ｎの中で割り込み要求をした要因を判定し、この割込み要因に対応する割込みプログラムの先頭アドレスを算出する。そして、この割込み要因のレベルに応じた値をマスクレベル２１１に書き込み、その後に、先に算出した割り込みプログラムの先頭アドレスに処理を移す。
【００１３】
このように多くの処理をプログラムにより行うため、ハードウェア量が少なくコストが安くなるメリットがあると共に、処理に柔軟性を持たせることができる。なお、上記のようにプログラムでＣＰＵの状態を待避するため、待避する前に他の割込みを受付けることが可能である。しかし、待避する前に割込みを受付けるとＣＰＵの状態が破壊されてしまうため、割込み処理プログラムでは、ＣＰＵの状態を保存するまでは割込みを禁止するのが一般的である。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記第１の方式では、ハードウェア主体で処理を行うため、割込み応答性（割込み要求を検出してから割込み処理を開始するまでの時間）に優れているものの、処理の柔軟性に欠けるという問題があった。また、第２の方式では、ハードウェア量は少ないものの、多くの処理をプログラムで行わなければならない。例えばプログラムにより割込み要因を１つずつ比較しないければ割込み要因を特定することができないため、割込み応答性に問題があった。
【００１５】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、割込み応答性と処理の柔軟性の向上を可能にする割込みコントローラを提供することである。またその他の目的は、割込み応答性と処理の柔軟性に優れた制御システムを提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、第１の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じて、外部制御装置に対する割込み処理についての優先度が付与された割込みレベル信号を前記外部制御装置へ出力する割込み要求受付け部と、前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部とを備えた割込みコントローラであって、前記ベクタ保持部は、前記外部制御装置とバスを介して接続され、前記外部制御装置による前記割込みプログラムの起動時に、前記バスを介して前記外部制御装置に対し、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスであるベクタを読み出す構成にし、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を前記外部制御装置へ出力するベクタアクセス信号出力手段を設けたことにある。
【００１７】
この第１の発明によれば、ベクタ保持部から割込みプログラムの先頭アドレスを読み出す構成であるため、割込み要因が高速に特定される。また、ベクタアクセス信号を外部へ出力することで、ベクタ保持部中の先頭アドレスの読み出し時を外部へ知らせることができる。
【００１８】
第２の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較して、割込みレベルが現在のマスクレベルよりも高いときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーし、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込んで該割込みプログラムの実行を開始すると共に、活性化されたベクタアクセス信号により前記現マスクレジスタに前記割込みレベルをコピーする中央処理装置とを備えたことにある。
【００１９】
この第２の発明によれば、割込み要求を受付けたときに、待避する必要がある情報をプログラムで選択することができるので、処理の柔軟性に富み、またベクタ保持部から割込みプログラムの先頭アドレスを読み出す構成であるため、割込み要因が高速に特定される。
【００２０】
第３の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較して、割込みレベルが現在のマスクレベルよりも高いまたは同じであるときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーし、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込んで該割込みプログラムの実行を開始すると共に、活性化されたベクタアクセス信号により前記現マスクレジスタに前記割込みレベルに１を加算した値をコピーすることにある。
【００２１】
この第３の発明によれば、マスクレベルと割込みレベルが同一の場合に割込みを受付けても、上記第２の発明と同様の作用を呈する。
【００２２】
第４の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較し、割込みレベルが現在のマスクレベルよりも高いときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーして割込み通知信号を出力すると共に、活性化された前記ベクタアクセス信号により前記現マスクレジスタに前記割込みレベルをコピーする割込みマスク装置と、前記割込み通知信号を受信して、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込み、該割込みプログラムの実行を開始する中央処理装置とを備えたことにある。
【００２３】
この第４の発明によれば、上記第２の発明と同様の作用を呈する。
【００２４】
第５の発明の特徴は、複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタ保持部中の前記先頭アドレスの読み出し時に活性化されてベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較し、割込みレベルが現在のマスクレベルよりも高いまたは同じであるときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーして割込み通知信号を出力すると共に、活性化された前記ベクタアクセス信号により前記現マスクレジスタに前記割込みレベルに１を加算した値をコピーする割込みマスク装置と、前記割込み通知信号を受信して、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込み、該割込みプログラムの実行を開始する中央処理装置とを備えたことにある。
【００２５】
この第５の発明によれば、上記第３の発明と同様の作用を呈する。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１実施形態に係る制御システムの構成を示すブロック図である。
【００２７】
この制御システムは、割込みコントローラ１０と、ＣＰＵ２０と、割込みプログラム（割込み要因に対応した処理を行うプログラム）及び該割込みプログラムの起動処理を行う割込み処理プログラム等が格納されたメモリ４０とが、バス３０に接続されて構成されている。
【００２８】
割込みコントローラ１０は、複数の割込み要求信号＃１〜＃ｎを受け付ける割込み要求受付け部１１と、各割込み要求信号＃１〜＃ｎに対応した割込み処理を実行するための割込みプログラムの先頭アドレスを保持するベクタ保持部１２とを有している。
【００２９】
割込み要求受付け部１１は、活性化した割込み要求信号に応じて、ＣＰＵ２０に対する割込み処理についての優先度（レベル）が付与された割込みレベル信号１１ＡをＣＰＵ２０へ出力する機能を有し、例えば図２（ａ），（ｂ）に示すように構成される。
【００３０】
すなわち、図２（ａ）に示す例では、パルストリガの各割込み要求信号＃１〜＃ｎを検出するフリップフロップ１１ａと、割込み要因が活性化すると、設定された割込みレベルを出力するレベル付与回路１１ｂと、複数の割込み要求信号＃１〜＃ｎから最も高い割込みレベルを割込みレベル信号１１Ａとして出力する高レベル判定回路１１ｃとで構成されている。
【００３１】
また、図２（ｂ）に示す例は、上記フリップフロップ１１ａに代えて、レベルトリガの割込み要求信号＃１〜＃ｎを検出するラッチ１１ａ’を設けた例である。
【００３２】
ベクタ保持部１２は、ＣＰＵ２０とバス３０を介して接続され、ＣＰＵ２０による割込みプログラムの起動時に、バス３０を介してＣＰＵ２０に対し、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを読み出す機能を有し、例えば図３に示すように構成される。
【００３３】
すなわち、ベクタ保持部１２は、割込みコントローラ１０のアドレス信号Ｓ１、ベクタリード信号Ｓ２、及びベクタライト信号Ｓ３が供給されるアドレス比較回路１２ａと、ベクタを保持するベクタレジスタ１２ｂとで構成される。アドレス信号Ｓ１とベクタリード信号Ｓ２が活性化されると、ベクタレジスタ１２ｂがベクタをバス３９へ出力すると同時に、ベクタが読み出されたことを示すベクタアクセス信号１２ＡをＣＰＵ２０へ出力する。
【００３４】
ＣＰＵ２０は、現在のマスクレベルを保持する現マスクレベル保持部２１と、前回のマスクレベルを保持する前マスクレベル保持部２２とを有している。さらに、活性化されたベクタアクセス信号１２Ａにより現マスクレジスタ２１に割込みレベル１１Ａをコピーするマスクコピー機構２３を備えている。
【００３５】
次に、図４のフローチャートを用いて本実施形態の動作を説明する。
【００３６】
まず、割込み要求信号＃１〜＃ｎのうち１つ以上が活性化すると（ステップＳ１）、割込みコントローラ１０は、割込み要求のレベル（割込みレベル）を割込みレベル信号１１Ａを用いてＣＰＵ２０へ通知する（ステップＳ２）。
【００３７】
ＣＰＵ２０は、割込みレベルと、現マスクレベル保持部２１中の現在のマスクレベルとを比較し（ステップＳ３）、現在のマスクレベルの方が高ければ（ステップＳ４）、当該割込みを受付けない（ステップＳ５）。割込みレベルの方が高ければ（ステップＳ４）、アドレス信号とベクタリード信号が、割込みコントローラへ供給され（ステップ６）、ベクタの読み出しであれば（ステップ７）、ベクタアクセス信号を活性する（ステップ８）。さらに、現マスクレベル保持部２１の値を前マスクレベル２２にコピーし（ステップＳ９）、低いレベルの割込みを受付けないように割込みを禁止状態にする。ベクタは、バスを介して割込みコントローラからＣＰＵへ転送され（ステップ１０）、メモリ４０中にある割込み処理プログラムを起動する（ステップＳ１１）。この割込み処理プログラムでは、必要ならば前マスクレベル等をメモリ４０に待避する。例えば、マスクレベルは、割込みを受付けると現マスクレベルを前マスクレベル保持部２２へ待避するが、さらに高いレベルの割込みを受付ける必要がある場合には、この前マスクレベルをメモリ４０に待避する必要がある。
【００３８】
さらに、割込み処理プログラムは、割込みコントローラ１０のベクタ保持部１２からベクタを読み出し、このベクタが指し示すメモリ４０中のアドレスから始まる割込みプログラムの実行を開始する。
【００３９】
また、割込みコントローラ１０は、ベクタが読み出されると、ベクタアクセス信号１２Ａを活性化する。ＣＰＵ１０は、このベクタアクセス信号１２Ａを受けて、現マスクレベル保持部２１に割込みレベルを設定し、ベクタを読み出した後に割込みを許可状態にする。これにより、現在処理中の割込み処理よりも低いレベルの割込みは受付けないようになる。
【００４０】
このように本実施形態では、上記従来の第１の方式と比べて同程度のハード量で、ほぼ同じ割込み応答性能を確保しつつ、上記従来の第２の方式のような処理の柔軟性を備えることができる。
【００４１】
すなわち、割込み要求を受付けると、ハードウェアでその時の状態をメモリ４０に待避する。このとき、待避する必要があるのはマスクレベルだけで良い場合が多い。従来の第１の方式では、多くのケースに対応するために多くの情報を待避する。これは、他のケースでは必要な処理（スタックポインタの待避など）でも、例えば任意の割込み要求を検出できれば良いケースには不要な処理である。
【００４２】
本実施形態では、最低限待避する必要がある情報だけをプログラムで選択可能であるため、処理の柔軟性に富み、また、ベクタ読み出し機構を具備していることから、割込み要因の特定を高速に行うことができる。
【００４３】
図５は、本発明の第２実施形態に係る制御システムの構成を示すブロック図である。
【００４４】
本実施形態では、ＣＰＵ２０と割込みコントローラ１０との間に、マスク回路５０を設けた例である。マスク回路５０には、上記図１の現マスクレベル保持部２１に相当する現マスクレベル保持部５１と、前マスクレベル保持部２２に相当する前マスクレベル保持部５２と、前記マスクコピー機構２３に相当するマスクコピー機構５３とが設けられている。
【００４５】
このように構成しても、上記第１実施形態と同様の作用効果を奏する。
【００４６】
なお、上記第１及び第２実施形態において、割込みレベルが現在のマスクレベルよりも高いまたは同じである場合に割り込みを受付けても、受付けなくても本発明の適用は可能である。
ベクタ読み出し時に現マスク保持部に設定する値は、前者の場合には割込みレベルに１を加算した値となり、後者の場合では割込みレベルの値そのものとなる。
【００４７】
【発明の効果】
以上詳細に説明したように、本発明によれば、従来と同程度のハード量で、優れた割込み応答性能を確保しつつ、処理の柔軟性を備えることがと可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る制御システムの構成を示すブロック図である。
【図２】割込み要求受付け部１１の構成例を示す図である。
【図３】ベクタ保持部１２の構成例を示す図である。
【図４】第１実施形態の動作を示すフローチャートである。
【図５】本発明の第２実施形態に係る制御システムの構成を示すブロック図である。
【図６】従来の割込み機構を示す図である。
【図７】従来の割込み機構を示す図である。
【符号の説明】
１０ 割込みコントローラ
１１ 割込み要求受付け部
１２ ベクタ保持部
２０ ＣＰＵ
２１ 現マスクレベル保持部
２２ 前マスクレベル保持部
３０ バス
４０ メモリ
１１Ａ 割込みレベル信号
１２Ａ ベクタアクセス信号
＃１〜＃ｎ 割込み要求信号
Claims (5)
- 複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じて、外部制御装置に対する割込み処理についての優先度が付与された割込みレベル信号を前記外部制御装置へ出力する割込み要求受付け部と、前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部とを備えた割込みコントローラであって、
前記ベクタ保持部は、前記外部制御装置とバスを介して接続され、前記外部制御装置による前記割込みプログラムの起動時に、前記バスを介して前記外部制御装置に対し、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスであるベクタを読み出す構成にし、
前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を前記外部制御装置へ出力するベクタアクセス信号出力手段を設けたことを特徴とする割込みコントローラ。 - 複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、
現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較して、割込みレベルが現在のマスクレベルよりも高いときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーし、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込んで該割込みプログラムの実行を開始すると共に、活性化されたベクタアクセス信号により前記現マスクレジスタに前記割込みレベルをコピーする中央処理装置とを備えたことを特徴とする制御システム。 - 複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、
現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較して、割込みレベルが現在のマスクレベルよりも高いまたは同じであるときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーし、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込んで該割込みプログラムの実行を開始すると共に、活性化されたベクタアクセス信号により前記現マスクレジスタに前記割込みレベルに１を加算した値をコピーすることを特徴とする制御システム。 - 複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、
現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較し、割込みレベルが現在のマスクレベルよりも高いときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーして割込み通知信号を出力すると共に、活性化された前記ベクタアクセス信号により前記現マスクレジスタに前記割込みレベルをコピーする割込みマスク装置と、
前記割込み通知信号を受信して、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込み、該割込みプログラムの実行を開始する中央処理装置とを備えたことを特徴とする制御システム。 - 複数の割込み要求を受け付け可能に構成され、活性化した割込み要求に応じた割込みレベルを出力する割込み要求受付け部、及び前記各割込み要求に対応した割込み処理を実行するための割込みプログラムの先頭アドレスであるベクタを保持するベクタ保持部を有すると共に、前記ベクタの読み出しと同時に、前記ベクタとは異なる前記ベクタが読み出されたことを示すベクタアクセス信号を出力するベクタアクセス信号出力手段を有する割込みコントローラと、
現在のマスクレベルを保持する現マスクレベル保持部、及び前回のマスクレベルを保持する前マスクレベル保持部を有し、前記割込みレベルと前記現在のマスクレベルとを比較し、割込みレベルが現在のマスクレベルよりも高いまたは同じであるときに前記現マスクレベル保持部の値を前記前マスクレベル保持部にコピーして割込み通知信号を出力すると共に、活性化された前記ベクタアクセス信号により前記現マスクレジスタに前記割込みレベルに１を加算した値をコピーする割込みマスク装置と、
前記割込み通知信号を受信して、受け付けた割込み要求に対応する割込みプログラムの先頭アドレスを前記ベクタ保持部から読み込み、該割込みプログラムの実行を開始する中央処理装置とを備えたことを特徴とする制御システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16453897A JP3699806B2 (ja) | 1997-06-20 | 1997-06-20 | 割込みコントローラ及び制御システム |
| US09/100,244 US6115778A (en) | 1997-06-20 | 1998-06-19 | Method and apparatus for handling interrupts through the use of a vector access signal |
| EP98111367A EP0886217B1 (en) | 1997-06-20 | 1998-06-19 | Interrupt controller, system having the same, interrupt handling method and storage medium storing program for interrupt handling |
| DE69836604T DE69836604T2 (de) | 1997-06-20 | 1998-06-19 | Unterbrechungssteuerungsgerät und -system, Unterbrechungsverarbeitungsverfahren und Speichermedium zur Speicherung eines Unterbrechungsverarbeitungsprogramms |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16453897A JP3699806B2 (ja) | 1997-06-20 | 1997-06-20 | 割込みコントローラ及び制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115675A JPH1115675A (ja) | 1999-01-22 |
| JP3699806B2 true JP3699806B2 (ja) | 2005-09-28 |
Family
ID=15795071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16453897A Expired - Fee Related JP3699806B2 (ja) | 1997-06-20 | 1997-06-20 | 割込みコントローラ及び制御システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6115778A (ja) |
| EP (1) | EP0886217B1 (ja) |
| JP (1) | JP3699806B2 (ja) |
| DE (1) | DE69836604T2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3404322B2 (ja) * | 1999-05-25 | 2003-05-06 | 株式会社エルミックシステム | 割込処理方法、ｏｓ支援システム、情報処理装置、記録媒体 |
| JP4151198B2 (ja) * | 1999-06-23 | 2008-09-17 | 株式会社デンソー | 割込コントローラ及びマイクロコンピュータ |
| US6606677B1 (en) | 2000-03-07 | 2003-08-12 | International Business Machines Corporation | High speed interrupt controller |
| JP4758538B2 (ja) * | 2000-08-29 | 2011-08-31 | 株式会社ガイア・システム・ソリューション | データ処理装置および制御方法 |
| KR100456630B1 (ko) * | 2001-12-11 | 2004-11-10 | 한국전자통신연구원 | 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법 |
| US7099963B2 (en) * | 2003-03-10 | 2006-08-29 | Qlogic Corporation | Method and system for monitoring embedded disk controller components |
| US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
| US7870346B2 (en) | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
| US7457903B2 (en) | 2003-03-10 | 2008-11-25 | Marvell International Ltd. | Interrupt controller for processing fast and regular interrupts |
| US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
| US7426728B2 (en) * | 2003-09-24 | 2008-09-16 | Hewlett-Packard Development, L.P. | Reducing latency, when accessing task priority levels |
| US7386642B2 (en) * | 2005-01-28 | 2008-06-10 | Sony Computer Entertainment Inc. | IO direct memory access system and method |
| US7680972B2 (en) * | 2005-02-04 | 2010-03-16 | Sony Computer Entertainment Inc. | Micro interrupt handler |
| JP2006216042A (ja) * | 2005-02-04 | 2006-08-17 | Sony Computer Entertainment Inc | 割り込み処理のためのシステムおよび方法 |
| EP1856617A1 (en) * | 2005-02-28 | 2007-11-21 | Koninklijke Philips Electronics N.V. | Data processing system with interrupt controller and interrupt controlling method |
| US7738768B1 (en) | 2005-12-16 | 2010-06-15 | The Directv Group, Inc. | Method and apparatus for increasing the quality of service for digital video services for mobile reception |
| JP5087884B2 (ja) * | 2006-08-11 | 2012-12-05 | 富士通セミコンダクター株式会社 | データ処理ユニット、およびこれを使用したデータ処理装置 |
| US9032127B2 (en) * | 2006-09-14 | 2015-05-12 | Hewlett-Packard Development Company, L.P. | Method of balancing I/O device interrupt service loading in a computer system |
| JP5200646B2 (ja) * | 2007-05-01 | 2013-06-05 | 株式会社リコー | 割込制御装置および画像処理装置 |
| JP5043087B2 (ja) * | 2009-10-21 | 2012-10-10 | 株式会社藤商事 | 遊技機 |
| US8959270B2 (en) | 2010-12-07 | 2015-02-17 | Apple Inc. | Interrupt distribution scheme |
| US8458386B2 (en) | 2010-12-07 | 2013-06-04 | Apple Inc. | Atomic interrupt masking in an interrupt controller to prevent delivery of same interrupt vector for consecutive interrupt acknowledgements |
| JP5318986B2 (ja) * | 2012-03-16 | 2013-10-16 | 株式会社藤商事 | 遊技機 |
| WO2014125324A1 (en) * | 2013-02-12 | 2014-08-21 | Freescale Semiconductor, Inc. | A method of and circuitry for controlling access by a master to a peripheral, a method of configuring such circuitry, and associated computer program products |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2680591B1 (fr) * | 1991-08-22 | 1996-01-26 | Telemecanique | Controleur d'interruption programmable, systeme interruptif et procede de controle d'interruption. |
| JP3176093B2 (ja) * | 1991-09-05 | 2001-06-11 | 日本電気株式会社 | マイクロプロセッサの割込み制御装置 |
| JPH05233318A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | マイクロプロセッサ |
| US5590380A (en) * | 1992-04-22 | 1996-12-31 | Kabushiki Kaisha Toshiba | Multiprocessor system with processor arbitration and priority level setting by the selected processor |
| US5659759A (en) * | 1992-09-21 | 1997-08-19 | Kabushiki Kaisha Toshiba | Data processing device having improved interrupt controller to process interrupts of different priority levels |
| JPH07262023A (ja) * | 1994-03-23 | 1995-10-13 | Fujitsu Ltd | 割込制御方式 |
| US5594905A (en) * | 1995-04-12 | 1997-01-14 | Microsoft Corporation | Exception handler and method for handling interrupts |
-
1997
- 1997-06-20 JP JP16453897A patent/JP3699806B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-19 US US09/100,244 patent/US6115778A/en not_active Expired - Lifetime
- 1998-06-19 DE DE69836604T patent/DE69836604T2/de not_active Expired - Lifetime
- 1998-06-19 EP EP98111367A patent/EP0886217B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0886217A3 (en) | 2000-03-22 |
| JPH1115675A (ja) | 1999-01-22 |
| EP0886217A2 (en) | 1998-12-23 |
| DE69836604D1 (de) | 2007-01-25 |
| US6115778A (en) | 2000-09-05 |
| DE69836604T2 (de) | 2007-09-20 |
| EP0886217B1 (en) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699806B2 (ja) | 割込みコントローラ及び制御システム | |
| JP2972355B2 (ja) | デジタルデータプロセッサおよびその作動方法 | |
| US5815733A (en) | System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits | |
| JPH01277928A (ja) | 印刷装置 | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH08115290A (ja) | データ転送装置 | |
| US5928348A (en) | Method of processing interrupt requests and information processing apparatus using the method | |
| JP2723847B2 (ja) | マイクロプロセッサ | |
| JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
| JP3105554B2 (ja) | 割込みコントローラ | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH10312296A (ja) | プロセス切替え制御方式 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JP2000155690A (ja) | 演算処理装置 | |
| JP2616419B2 (ja) | 情報処理装置 | |
| JPH1144731A (ja) | Ｉｃ試験装置 | |
| JPS62232066A (ja) | マルチプロセツサ・システムの機能切替え方式 | |
| JPH0258648B2 (ja) | ||
| JPS62276634A (ja) | 仮想計算機システム | |
| JP2004199558A (ja) | 割込処理調停装置 | |
| JPH0721111A (ja) | 優先順位決定システム | |
| JPH05324541A (ja) | バスインターフェース装置 | |
| JPH01154234A (ja) | 割込み制御装置 | |
| JPS6063662A (ja) | マルチプロセツサシステム | |
| JPS63278147A (ja) | レジスタ誤使用防止制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |