JPS62232066A - マルチプロセツサ・システムの機能切替え方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、機能分散型のマルチプロセッサ・システムに
適用される機能切替え方式に関するものである。

従来の技術 情報処理システムで使用される機能分散型のマルチプロ
セッサ・システムには、異なる機能を分担する複数のプ
ロセッサが共有メモリ内に格納されている異なる処理体
系の命令群を読出し、て実行する形式のものがある。こ
のようなマルチプロセッサ・システムにおける処理機能
（処理内容）の切替えは、一般に、共有メモリに対する
アクセス権をプロセッサ間で移転し合うことによって行
われる。

従来、共有メモリへのアクセス権の移転は、アクセス権
を保有するプロセッサからアクセス権を渡そうとするプ
ロセッサに割込み信号を発生し、アクセス権の受取り側
のプロセッサは割込み処理を行ったのち共有メモリから
命令を読出して処理を開始していた。

発明が解決しようとする問題点 上述した従来の機能切替え方式では割込み処理を介在さ
せているが、この割込み処理には通常多数回のメモリア
クセスが必要になるため、機能切替えが完了するまで時
間がかかり、特に機能切替え頻度が高いシステムでは処
理能力がかなり低下するという問題がある。

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明の機能切替え方
式は、共有メモリから読出される命令又はその格納アド
レスからこの命令を実行すべきプロセッサを識別し共有
メモリに対する次のアクセス権をこのプロセッサに付与
するアクセス権付与部と、共有メモリからジャンプ命令
が読出されるたびにこのジャンプ命令を読出したプロセ
ッサをウェイト状態に移行させ、ジャンプ先アドレスの
格納データを共有メモリから読出したのちシステムバス
上に直前のジャンプ命令を出現させて上記ウェイト状態
を解除するジャンプ命令検出・制御部を共有メモリ側に
備えている。

また、各プロセッサが共有メモリへのアクセス権を持た
ない状態で発した共有メモリへのアクセス要求を無効に
すると共に、このプロセッサがアクセス権を持つまで無
効にされるアクセス要求をこのプロセッサに反復させる
アクセス制御部を各プロセッサ側に備えている。

そして、各プロセッサは、保有中の共有メモリへのアク
セス権を他のプロセッサに渡そうとするときには、当該
他のプロセッサに属する処理命令の格納アドレスをジャ
ンプ先とするジャンプ命令を共有メモリから読出すこと
により、多数回のメ・モリアクセスを必要とする割込み
処理を介在させることなく高速に機能の切替えを行うよ
うに構成されている。

以下、本発明の作用を実施例と共に詳細に説明する。

実施例 第１図は、本発明の一実施例の機能切替え方式を適用す
る機能分散型マルチプロセッサ・システムの構成を示す
ブロック図である。

このマルチプロセッサ・システムは、異なる機能を分担
する２台のプロセッサ１，２と、各プロセッサが処理す
べき２系統の命令群を保持する共有メモリ３と、この共
有メモリ３のアクセスを制御するアクセス制御回路４を
備えている。

プロセッサ１が読出して実行すべき命令群は共有メモリ
３のθ番地から１９９番地までに格納さており、プロセ
ッサ２が読出して実行すべき命令群は共有メモリ３の２
００番地から４００番地までに格納されている。共有メ
モリ３に格納される各命令には、どのプロセッサによっ
て処理される命令であるかを表示する２ビツトのモード
表示コードが付加されている。図示のように、プロセッ
サ１．２によって処理される命令にはそれぞれ〔１０〕
、〔０１〕のモード表示コードが付加されている。

アクセス制御回路４は、共有メモリ３から読出されるモ
ード表示コードを保持するコードレジスタ１１、このモ
ード表示コードに応じてセット、リセットされるモード
Ｆ／Ｆ　（フリップ・フロップ）１２、共有メモリ３の
アクセスデータを保持するデータレジスタ１３及び共有
メモリ３から読出さるジャンプ命令を検出して所定の制
御を行うジャンプ命令検出・制御回路１４とを備えてい
る。

プロセッサ１又は２によって共有メモリ３から命令が読
出されるたびに、この命令に付加されているモード表示
コードがアクセス制御回路４内のコードレジスタ１１に
読出され、各ビットがモードＦ／Ｆ　（フリップ・フロ
ップ）１２のセット端子Ｓとリセット端子Ｒに供給され
る。従って、プロセッサ１が実行すべき命令が共有メモ
リ３から読出されると、モードＦ／Ｆ　１２がセットさ
れ、その出力妨子Ｑのハイ出力が次のアクセス権をプロ
セッサ１に付与するモード指定信号が信号線８上に出力
される。逆に、プロセッサ２が実行すべき命令が共有メ
モリ３から読出されると、モードＦ／Ｆ　１２がリセッ
トされ、その出力端子Ｑのロー出力が次のアクセス権を
プロセッサ２に付与するモード指定信号が信号線８上に
出力される。

プロセッサ１と２は、プロセッサ２で代表して第２図に
例示するように、汎用の中央処理装置（ＣＰＵ）２１と
ローカルメモリ２２に加えて、ゲート回路２３．２４及
びいずれも正論理で動作する論理ゲート２５乃至２７で
構成されるアクセス制御部を備えている。

いま、プロセッサ１が共有メモリ３へのアクセス権を保
有しており、従って、モード指定信号線８上にハイ信号
が出力されているものとする。

この状態において、プロセッサ２内のアクセス権の存無
を判定する論理ゲート２５の出力は、プロセッサ２がア
クセス権を持たないことを表示するロー状態となってい
る。この状態では、プロセッサ２内のＣＰＵ２１がメモ
リ・リクエスト信号をハイに立上げて共有メモリ３をア
クセスしようとしても、このハイ信号はアンドゲート２
６で阻止され、共有メモリに連なるメモリ・リクエスト
信号線７上には送出されない。また、ゲート回路２３と
２４は、論理ゲート２５のロー（論理“０”）出力によ
って閉じられており、ＣＰＵ２１はアドレスバス５とデ
ータバス６から切り離されている。

アクセス権を持たない状態でＣＰＵ２１が発したメモリ
・リクエスト信号によって、アンドゲート２７が反復指
令を出力する。アンドゲート１７から出力された反復指
令によって、ＣＰＵ２１内のアドレス・カウンタが１カ
ウント減算され、ＣＰＵ２１は上記メモリ・リクエスト
動作を反復する。このメモリ・リクエスト動作は、モー
ド指定信号線８のハイ状態への移行に伴いプロセッサ２
にアクセス権が移転されるまで反復される。

上述のような状態のもとで、共有メモリ３へのアクセス
権を保存中のプロセッサ１が、プロセッサ２へのアクセ
ス権の移転を指令する命令を共有メモリ３から読出した
ものとする。このアクセス権の移転を指令する命令は、
プロセッサ２に属する命令の格納番地（例えば２５０番
地とする）をジャンプ先アドレスとするジャンプ命令か
ら構成され、これは、プロセッサ１に属する命令群の格
納領域（例えば１５０番地とする）に格納されている。

この１５０番地から読出された２５０番地へのジャンプ
命令は、アクセス制御回路４内のデータレジスタ１３に
一旦保持される。アクセス制御回路４内のジャンプ命令
検出・制御回路１４は、データレジスタ１３に保持され
たジャンプ命令を解読すると、このジャンプ命令の読出
しを行ったプロセッサ１を直ちにウェイト状態に移行さ
せる。

次に、ジャンプ命令検出・制御回路１４は、ジャンプ命
令に含まれているジャンプ先アドレス（この例では２５
０番地）をアドレスバス５上に出力すると共に、メモリ
・リクエスト信号線７をハイに立上げることにより、共
有メモリ３からジャンプ先アドレスの内容を読出してこ
れをデータレジスタ１３に保持させる。このジャンプ先
アドレスの内容の読出しに伴いモードＦ／Ｆ　１２がリ
セットされてモード指定信号線８がハイ状態からロー状
態に遷移し、アクセス権がプロセッサ１からプロセッサ
２に移る。

引続き、ジャンプ命令検出・制御回路１４は、共有メモ
リ３から直前に読出されたジャンプ命令をデータレジス
タ１３に戻してこれをデータバス６上に出力させ、プロ
セッサ１のウェイト状態を解除する。ジャンプ命令検出
・制御回路１４は、上記ジャンプ命令に対する制御の前
後においてモードＦ／Ｆ　１２の出力の反転の有無を検
出し、反転に伴うアクセス権の移転があったときは、移
転後最初に出現したメモリアクセス信号を無効とする。

ウェイト状態を解除されたプロセッサ１では、ローカル
メモリを使用するローカル処理や、プロセッサ２の場合
と同様にアクセス権を移転されるまで無効にされるメモ
リ・リクエスト動作の反復を開始する。

一方、アクセス権を移転されたプロセッサ２では、ＣＰ
Ｕ２１から発せられたメモリ・リクエスト信号がアンド
ゲート２６を経て信号線２７に出力されるが、アクセス
権の移転後最初のメモリ・リクエスト信号は前述のよう
にジャンプ命令検出・制御回路１４によって無効とされ
る。従って、プロセッサ２のＣＰＵ２１は、ゲート２３
を経てアドレスバス５に出力したアドレスとは無関係に
、データバス上に出力されている２５０番地へのジャン
プ命令をゲート回路２４を介して受は取り、プロセッサ
１が指定した２５０番地の命令から実行を開始する。

なお、プロセッサ１又は２が保有中のアクセス権の移転
を伴わない自番地内のジャンプ命令を実行した場合にも
、アクセス制御回路４のジャンプ命令検出・制御回路１
４が動作するが、プロセッサ１又は２は、自装置が読出
したジャンプ命令をウェイト状態の解除後にデータバス
から受取って通常通りの動作を続行する。

以上、共有メモリ３に格納する命令にモード表示コード
を付加してこれを実行すべきプロセッサを識別する構成
を例示したが、各プロセッサの命令群を異なるアドレス
領域に分離格納しておき、この読出しアドレス領域を識
別することによってこの命令を実行すべきプロセッサを
識別する構成としてもよい。

また、２個のプロセッサを含むマルチプロセッサ・シス
テムに本発明の機能切替え方式を適用する場合を例示し
たが、一般には、３個以上の適宜な数のプロセッサを含
むマルチプロセッサ・システムについても本発明の方式
を適用できる。

発明の効果 以上詳細に説明したように、本発明の機能切替え方式は
、アクセス権を移転しようとするプロセッサの命令格納
アドレスに対するジャンプ命令を共有メモリから読出す
ことにより機能を切替える構成であるから、多数回のメ
モリアクセスを必要とする割込み処理を介在させずに高
速切替えが可能となり、システム全体の処理速度を大幅
に向上する。

【図面の簡単な説明】

第１図は本発明の一実施例の機能切替え方式を適用する
機能分散型マルチプロセッサ・システムの構成を示すブ
ロック図、第２図は第１図のプロセッサ１と２の構成の
一例をプロセッサ２で代表して示すブロック図である。 １．２・・プロセッサ、３・・共有メモリ、４・・アク
セス制御回路、１１・・コードレジスタ、１２・・モー
ド・フリップ・フロップ、１３・・データレジスタ、１
３・・ジャンプ命令検出・制御回路。

Claims (2)

【特許請求の範囲】
1. （１）共有メモリと、この共有メモリに格納されている
   複数の異なる命令群のそれぞれを実行する複数のプロセ
   ッサとを備え、共有メモリへのアクセス権をプロセッサ
   間で移転し合うことにより機能を切替える機能分散型の
   マルチプロセッサ・システムの機能切り替え方式であっ
   て、共有メモリから読出される命令又はその格納アドレ
   スからこの命令を実行すべきプロセッサを識別し共有メ
   モリに対する次のアクセス権をこのプロセッサに付与す
   るアクセス権付与部と、共有メモリからジャンプ命令が
   読出されるたびにこのジャンプ命令を読出したプロセッ
   サをウェイト状態に移行させ、ジャンプ先アドレスの格
   納データを共有メモリから読出したのちシステムバス上
   に直前のジャンプ命令を出現させて前記ウェイト状態を
   解除するジャンプ命令検出・制御部とを前記共有メモリ
   側に備え、 各プロセッサが共有メモリへのアクセス権を持たない状
   態で発した共有メモリへのアクセス要求を無効にすると
   共に、このプロセッサがアクセス権を持つまで無効にさ
   れる共有メモリへのアクセス要求をこのプロセッサに反
   復させるアクセス制御部を各プロセッサ側に備え、 各プロセッサは、保持中の共有メモリへのアクセス権を
   他のプロセッサに渡そうとするときは、当該他のプロセ
   ッサに属する処理命令の格納アドレスをジャンプ先とす
   るジャンプ命令を共有メモリから読出すことを特徴とす
   るマルチプロセッサ・システムの機能切替え方式。
2. （２）前記共有メモリに格納される各命令にはこれを実
   行すべきプロセッサの表示コードが付加されており、前
   記アクセス権付与部はこの表示コードに基づきこの命令
   を実行すべきプロセッサを識別することを特徴とする特
   許請求の範囲第１項記載のマルチプロセッサ・システム
   の機能切替え方式。