JP3105554B2 - 割込みコントローラ - Google Patents

割込みコントローラ

Info

Publication number
JP3105554B2
JP3105554B2 JP03021886A JP2188691A JP3105554B2 JP 3105554 B2 JP3105554 B2 JP 3105554B2 JP 03021886 A JP03021886 A JP 03021886A JP 2188691 A JP2188691 A JP 2188691A JP 3105554 B2 JP3105554 B2 JP 3105554B2
Authority
JP
Japan
Prior art keywords
priority
interrupt
information
request
service
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03021886A
Other languages
English (en)
Other versions
JPH04211839A (ja
Inventor
聡美 石本
雅樹 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03021886A priority Critical patent/JP3105554B2/ja
Publication of JPH04211839A publication Critical patent/JPH04211839A/ja
Application granted granted Critical
Publication of JP3105554B2 publication Critical patent/JP3105554B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマイクロコンピュータに
おける割込みコントローラに関し、特に割込み優先順位
制御機能を有する割込みコントローラに関する。
【0002】
【従来の技術】割込みコントローラは中央処理装置(C
PU)と複数の周辺I/O装置との間に位置し、通常以
下の機能を有する。
【0003】(1)各周辺I/O装置からの割込み要求
を受け付けCPUに対し割込み処理を要求する。
【0004】(2)複数の周辺I/O装置から割込み要
求が同時に発生した場合、予め定められた順位に従って
1つの割込み要求を受け付け、CPUに要求する。
【0005】(3)CPUがある割込み要求にもとづく
割込み処理を実行中でも同要求よりも高い優先順位の割
込み要求が発生した場合は当該要求を受け付け、CPU
に割込み処理を要求する。かかる機能は、優先順位制御
による割込みのネスティング機能と呼ばれる。
【0006】
【発明が解決しようとする課題】上記割込みのネスティ
ング機能では、CPUの割込み処理実行中に受け付けら
れ得る割込み要求は、実行中の処理に対応する割込み要
求よりも高い優先順位のものに限られている。したがっ
て、実行中の割込み処理に対応する割込み要求と同一の
優先順位をもつ割込み要求が発生しても、当該要求は受
け付けられず保留されることになる。
【0007】近年、マイクロコンピュータは様々な分野
で使用されるようになり、構築すべきシステムによって
は、同一の優先順位をもつ割込み要求に対しても割込み
のネスティング機能を実行できることが望まれている。
しかしながら、このような機能をもつ割込みコントロー
ラは未だ提案されていない。このため、そのような機能
はプログラムによるソフトウェアで対処している。
【0008】したがって、本発明の目的は、同一の優先
順位をもつ割込み要求に対するネスティング機能を実行
した割込みコントローラを提供することにある。
【0009】本発明の他の目的は、同一優先順位の割込
み要求に対するネスティング機能が要求されるシステム
にも要求されないシステムにも適用できる割込みコント
ローラを提供することにある。
【0010】
【課題を解決するための手段】本発明の割込みコントロ
ーラの構成は次のとおりである。
【0011】本発明の割込みコントローラは、実行中の
割込み処理の優先順位を示すインサービス優先順位情報
を発生するインサービス優先順位情報発生手段と、複数
の割込み要求にそれぞれ対応して設けられた複数の割込
み判定回路であって、各々が、対応する割込み要求に対
して複数の優先順位の中から指定された優先順位指定情
報を格納する格納手段、ならびに前記インサービス優先
順位指定情報および前記優先順位指定情報を比較し前記
インサービス優先順位情報が示す優先順位よりも前記優
先順位指定情報が示す優先順位が高くかつ前記対応する
割込み要求が発行されたときに割込み処理要求信号を発
生する制御手段を有する複数の割込み判定回路とを備え
た割込みコントローラであって、前記インサービス優先
順位情報発生部に、前記複数の優先順位の中の少なくと
も一つの所定の優先順位と同一の優先順位でのネスティ
ングを許可するか否かを指定するフラグと、前記フラグ
の情報がネスティング許可を示すときは実行中の割込み
処理の優先順位が前記所定の優先順位であっても前記イ
ンサービス優先順位情報を前記所定の優先順位の一つ下
位の優先順位を示すように変更するゲート回路とを設
け、これによって、前記所定の優先順位に指定された割
込み要求に対する処理の実行中に、前記所定の優先順位
と同一の優先順位に指定された他の割込み要求が発生さ
れたときに当該要求を受け付けその処理を実行可能とし
たことを特徴とする。
【0012】または、実行中の割込み処理の優先順位を
示すインサービス優先順位情報を発生するインサービス
優先順位情報発生部と、複数の割込み要求にそれぞれ対
応して設けられた複数の割込み判定回路であって、各々
が、対応する割込み要求に対して複数の優先順位の中か
ら指定された優先順位指定情報を格納する格納手段、前
記インサービス優先順位情報および前記優先順位指定情
報を比較し前記インサービス優先順位情報が示す優先順
位よりも前記優先順位指定情報が示す優先順位が高いと
きに第1のレベルをとりそうでないときに第2のレベル
をとる比較出力を発生する比較手段、ならびに前記比較
出力が前記第1のレベルをとりかつ前記対応する割込み
要求が発行されたときに割込み処理要求信号を発生する
制御手段を有する複数の割込み判定回路とを備えた割込
みコントローラであって、前記複数の優先順位の中の少
なくとも一つの所定の優先順位と同一の優先順位でのネ
スティングを許可するか否かを指定するフラグとを設
け、前記フラグの情報がネスティング許可を示すとき
は、前記比較手段を、前記インサービス優先順位情報が
示す優先順位と前記優先順位指定情報が示す優先順位と
が同一のときも前記第1のレベルをとる比較出力を発生
するように構成し、これによって、前記所定の優先順位
に指定された割込み要求に対する処理の実行中に、前記
所定の優先順位と同一の優先順位に指定された他の割込
み要求が発生されたときに当該要求を受け付けその処理
を実行可能としたことを特徴とする。
【0013】本発明によれば、所定の優先順位に指定さ
れた複数の割込み要求に対するネスティング機能が実現
でき、しかも同機能を実現するか否かをフラグに設定す
る情報によって制御することができる。
【0014】
【実施例】以下、図面を参照して本発明の実施例を説明
するが、上述の(1)および(2)の機能さらにはよく
知られた割込みマスク機能や割込みベクト情報発生機能
は本発明と直接関係がないのでそれらの機能実現のため
の構成は省略し、割込みのネスティング機能についての
み示す。また、以下の説明で同一機能部は同じ参照番号
で示し説明の重複を避ける。
【0015】図1を参照すると、本発明の一実施例によ
る割込みコントローラ1を有するマイクロコンピュータ
が示されている。割込みコントローラ1はCPU2と周
辺I/O装置群3との間に位置し、周辺I/O装置群3
から8種類の割込み要求を割込み要求信号3−0乃至3
−7として受け、割込み要求を受け付けた場合はCPU
2に対し割込み処理要求信号11を発生する。CPU2
からはコントローラ1に対し割込み処理要求を受け付け
たことを示す割込み処理受付け信号21と受け付けた割
込み処理が終了したことを示す割込み処理終了信号22
を返す。コントローラ1,CPU2および周辺I/O装
置群3はアドレス/データバス4を介して相互接続さ
れ、所望のデータのリード/ライトがバス4を介して行
なわれる。
【0016】割込みコントローラ1はネスティング制御
部10とインサービス優先順位情報発生部50を有し、
割込み要求信号3−0乃至3−7はネスティング制御部
10に供給され、同部から割込み処理要求信号11が発
生される。CPU2からの割込み処理受付け信号21お
よび割込み処理終了信号22はネスティング制御部10
およびインサービス優先順位情報発生部50にそれぞれ
供給される。ネスティング制御部10はインサービス優
先順位情報発生部50に対し受け付けた割込み要求に指
定された優先順位を示す受付割込み優先順位指定情報1
2を供給し、一方後者は前者に対しCPU2が実行中の
割込み処理の優先順位に関連するインサービス優先順位
情報51を供給する。
【0017】図2を参照すると、ネスティング制御回路
10は割込み要求信号3−0乃至3−7の夫々に対応し
て設けられた割込み判定回路200−0乃至200−8
を有する。これら判定回路200−0乃至200−8は
同一構成であるため、回路200−0についてのみ示し
ている。判定回路200は割込みフラグ201,AND
ゲート202,NORゲート203,優先順位比較器2
04および優先順位指定レジスタ205を有し、図示の
ように接続されている。割込みフラグ201は対応する
割込み要求信号3が発生するとセット状態となり、論理
1をANDゲート202に供給する。優先順位指定レジ
スタ205は2ビットPR1,PR0(PR1が上位)
でなり、対応する割込み要求に指定された優先順位を保
持する。本実施例においては、4レベルの優先順位が設
定でき、(PR1,PR0)が(0,0),(0,
1),(1,0),(1,1)の順に優先順位は低くな
る。すなわち、(0,0)が最高位の優先順位をもち、
(1,1)が最下位の優先順位となる。したがって、少
なくとも一つの同一の優先順位に複数の割込み要求が指
定される。各割込み要求に対し4レベルの優先順位のう
ちのどれを指定するかはCPU2によって、すなわちプ
ログラムによって自由に設定される。優先順位比較器2
04は、優先順位指定レジスタ205からの優先順位
(PR1,PR0)と後述のインサービス優先順位情報
デコーダ500からのインサービス優先順位(501,
502:501が上位)とを比較し、前者が後者よりも
高いときのみ論理“1”の出力2041を発生する。こ
の出力2041はORゲート203を介してANDゲー
ト202に供給される。ORゲート203の他方の入力
にはデコーダ500からの出力503が供給される。か
くして、各割込み判定回路200は、対応する割込み要
求3が発生したとき、優先順位指定レジスタ205の内
容およびデコーダ500からの情報をもとに当該割込み
要求を受け付けるかどうか判定し、受け付けた場合は対
応する出力207に論理“1”を出力する。判定回路2
00−0乃至200−7の出力207−0乃至207−
7はORゲート300に入力され、その出力がCPU2
に対する割込み処理要求信号11として導出される。し
たがって、割込み要求が受けられるとCPUに対し割込
み処理要求が発生される。CPU2は同要求を受け付け
ると信号21を返す。この信号21および判定出力20
7−0乃至207−7に応答して、割込みフラグリセッ
ト回路100はフラグリセット信号100−0乃至10
0−7のうちの受け付けられた割込み要求に対応するも
のをアクティブにし、対応する割込みフラグ201をリ
セットする。
【0018】割込み要求を受け付けた場合、当該要求の
優先順位を検出しインサービス優先順位情報発生部50
に知らせる必要がある。この目的のために、受付割込み
優先順位指定情報デコーダ400−0乃至400−7が
判定回路200−0乃至200−7の夫々に対して設け
られている。各デコーダ400は同一構成であるので、
400−1についてのみ示す。デコーダ400は4つの
ANDゲート401乃至404を有し、入力される4つ
の情報に対して図示のように接続されている。各デコー
ダ400の第1の入力情報はCPU2からの割込み処理
受付け信号21であり、第2の入力情報は対応する割込
み判定回路200の出力207である。第3,第4の入
力情報は対応する判定回路200における優先順位指定
レジスタ205のビットPR1,PR0である。従っ
て、例えば割込み要求3−0が受け付けられ同要求の優
先順位が(0,0)であるとすると、ANDゲート40
1の出力が信号21に同期して論理“1”となる。優先
順位が(0,1),(1,0),(1,1)のときはA
NDゲート402,403,404の出力がそれぞれ
“1”となる。ANDゲート401乃至404の出力は
受付割込み優先順位指定情報12を構成するビットデー
タ12−0乃至12−3としてそれぞれ導出される。す
なわち、情報12は、4レベルの優先順位を設定できる
ので4ビットとなり、受け付けられた割込み要求の優先
順位に対応するビットがアクティブレベルとなる。
【0019】かかる情報12をもとにインサービス優先
順位情報発生部50はCPU2が実行中の割込み処理の
優先順位に関連したインサービス優先順位情報51を発
生する。この情報51も4ビット51−0乃至51−3
でなり、基本的には、CPU2が実行中の割込み処理の
優先順位が(0,0),(0,1),(1,0),(1
1)のときビットデータ51−0,51−1,51−
2,51−3がそれぞれ論理“1”をとる。かかる情報
51をもとにインサービス優先順位情報デコーダ500
は図4に従ってこの出力501−503の論理レベルを
制御する。すなわち、情報51のデータ51−0乃至5
1−3がすべて“0”のとき、信号503を“1”に
し、これによって判定回路200は比較器204の出力
2041にかかわらず割込み要求3を受け付ける。それ
以外のときは、“1”のなっているビット位置に対応し
てインサービス優先順位を出力501,502を使って
生成する。
【0020】図3を参照すると、インサービス優先順位
情報発生部50は4つのS−Rフリップフロップ601
乃至604を有しており、これらのセット端子Sに受付
割込み優先順位情報12のビットデータ12−0乃至1
2−3がそれぞれ供給されている。さらに、同一優先順
位の割込み要求に対するネスティングを許可するか否か
を指示するフラグ700が設けられている。このフラグ
700はCPU2によるプログラム処理にて論理“0”
でも“1”でも書き替えることができる。本実施例で
は、フラグ700が“1”のとき同一レベルのネスティ
ングが禁止され“0”のとき許可される。また、同一レ
ベルのネスティングを実行できる優先順位として、
(1,1)、すなわち最下位の優先順位のみとしてい
る。したがって、フリップフロップ601乃至603の
Q出力はインサービス優先順位情報51のビット51−
0乃至51−2として導出され、一方、604のQ出力
とフラグ700の出力701とのANDゲート750に
よる論理積がビット51−3として導出されている。こ
れによって、優先順位(1,1)の割込み要求が受け付
けられ同要求の処理にCPU2が入ってフリップフロッ
プ604がセットされて、そのQ出力はフラグ700が
“0”のときはマスクされビット51−3は“0”とな
る。一方、フラグ700が“1”のときはフリップフロ
ップ604のセットによってビット51−3は“1”と
なる。フリップフロップ601乃至604はANDゲー
ト605乃至608によってそれぞれリセットされる
が、ゲート605−608の入力情報は図示のように設
定されている。したがって、セット状態にあるフリップ
フロップが複数個ある場合、それらのうちの上位のもの
から書込み処理終了信号22によってリセットされ、こ
れによって割込みのネスティングがあっても下位レベル
の割込み要求の受け付け情報は失われない。
【0021】次に、割込み要求3−0乃至3−7にそれ
ぞれ(0,0),(0,1),(0,1),(1,
0),(1,0),(1,1),(1,1),(1,
1)の優先順位がそれぞれ指定されているとして、回路
動作を説明する。
【0022】今、割込み要求3−5が発生され同要求が
受け付けられたとすると、受付割込み優先順位指定情報
12は“0001”となり、フリップフロップ604が
セット状態となる。CPU2は割込み要求3−5に対応
する割込み処理を実行し始める。フラグ700が“1”
にセットされている場合は、インサービス優先順位情報
51は“0001”となる。これによってデコーダ50
0は出力503を“0”にし、インサービス優先順位
(501,502)を(1,1)にする。かかる状態で
割込み要求3−7が発生しても、同要求の指定優先順位
は(1,1)であるので、対応する判定回路200−7
内の比較器204はその出力2041を“0”に保持し
ている。したがって、割込み要求3−7は受け付けられ
ず保留される。一方、優先順位(1,1)よりも高い優
先順位に指定された割込み要求、例えば3−1が発生さ
れた場合は、対応する判定回路200−1内の比較器2
04の出力2041は“1”であるので、同要求は受け
付けられCPU2に対し割込み処理要求11が発生す
る。CPU2はこれに応答して割込み要求3−5のため
の処理を中断し、復帰時に必要なデータをメモリのスタ
ック領域(図示せず)に退避させた後、割込み要求3−
1のための処理に移行する。割込み要求3−1が受け付
けられたことにより、受付割込み優先順位指定情報12
は“0100”となり、インサービス優先順位情報51
は“0101”となる。これによってデコーダ500は
インサービス優先順位(501,502)を(0,1)
に変更する。この結果、割込み要求3−1のための処理
実行中は割込み要求3−0のみ受け付けられ、それ以外
の要求は受け付けられない。
【0023】割込み要求3−1のための処理が終了する
と、CPUは終了信号22を発生し、退避していたデー
タを復帰して割込み要求3−5のための処理を再開す
る。終了信号22によってフリップフロップ602はリ
セットされるが604はリセットされない。したがっ
て、インサービス優先順位は(1,1)に戻る。
【0024】このように、フラグ700に“1”を設定
すると、(1,1)の優先順位に指定された割込み要求
3−5乃至3−7に対するネスティングは禁止され、優
先順位の高い割込み要求に対してのみネスティングが許
可される。
【0025】一方、割込み要求3−5を受け付けたとき
にフラグ700が“0”に設定されている場合、フリッ
プフロップ604のQ出力はANDゲート750によっ
てマスクされ、インサービス優先順位情報は“000
0”となる。したがって、同一の優先順位に指定された
割込み要求3−6又は3−7が発生すると、当該要求は
受け付けられることになる。CPU2は割込み要求3−
5のための処理を中断し、3−6又は3−7のための割
込み処理を実行する。この処理が終了して信号22が発
生されると、フリップフロップ604はリセットされる
が、そのQ出力はもともとANDゲート750によって
マスクされているので、何ら支障は生じない。
【0026】このように、本実施例では、フラグ700
を“0”にすることにより最下位の優先順位を有する割
込み要求間のネスティングが許可され、一方、“1”を
設定すると、通常の優先順位にもとづいて割込みのネス
ティングが実行される。
【0027】図5はインサービス優先順位情報発生部5
0の他の例を示すものであり、ANDゲート750が受
付割込み優先順位指定情報12のビット12−3に対し
て設けられている。すなわち、図3がフリップフロップ
604のQ出力をマスクするものに対し、本例ではフリ
ップフロップ604へのセット信号をマスクするもので
ある。本件において、前述と同様の動作,効果が得られ
る。
【0028】上述の例では、同一優先レベル間のネステ
ィングが許可される優先順位を最下位の優先順位(1,
1)に限定したが、任意の優先順位を選択することもイ
ンサービス優先順位情報発生部50の構成を工夫するこ
とで実現できる。その一例を図6に示す。
【0029】4つの優先順位に対して夫々ネスティング
許可フラグ801乃至804が設けられており、フリッ
プフロップ601乃至604のQ出力はそれぞれ対応す
るANDゲート811乃至814によってフラグ801
乃至804の情報にもとづきマスクされるか否かが決定
される。ANDゲート812,813,814に対して
さらにORゲート816,817,818が設けられて
おり、これらの他方の入力には、ANDゲート821,
822,823による上位のフラグ情報の反転情報とフ
リップフロップの出力との論理積がそれぞれ供給され
る。例えば、(0,0)の優先順位の割込み要求間およ
び(1,0)の優先順位の割込み要求間についてネステ
ィングを許可する場合は、フラグ801,802,80
3,804には“0”,“1”,“0”,“1”が夫々
設定される。今、優先順位(0,0)の割込み要求が受
け付けられたとすると、フリップフロップ601はセッ
ト状態になるがこの出力はANDゲート811でマスク
される。一方、ANDゲート821はその出力を“1”
にし、ORゲート816を介してインサービス優先順位
情報のビット51−1を“1”にする。これによって、
デコーダ500は(0,1)のインサービス優先順位を
発生する。すなわち、CPU2は最上位の優先順位
(0,0)の割込み要求に対する処理を実行しているに
もかかわらず、各割込み判定回路200には(0,1)
のインサービス優先順位が供給されることになる。かく
して、最上位の優先順位に指定された他の割込み要求が
発生すると、同要求は受け付けられる。優先順位(1,
0)の割込み処理が実行中も同様である。
【0030】上述の例で、優先順位(0,0)の割込み
処理を実行中に同一優先順位をもつ他の割込み要求が発
生すると、同要求は受け付けられ処理されるが、その割
込み処理の終了してもフリップフロップ601はリセッ
トされてはならない。中断された優先順位(0,0)の
割込み処理が終了していないからである。この目的のた
めに、ANDゲート831,アップ/ダウン(U/D)
カウンタ841およびカウント値“1”検出器851が
設けられ、検出器851の出力がリセット用のANDゲ
ート861に供給されている。カウンタ841のアップ
端子Uには信号12−0が供給され、ダウン端子Dには
ANDゲート831によるフリップフロップ601のQ
出力と処理終了信号22との論理積が供給されている。
検出器851はカウンタ841のカウント値が1である
ことを検出してその出力を論理“1”いする。したがっ
て、前の説明で後からの割込み処理が終了して信号22
が発生した時点ではカウンタ841のカウント値は2で
あるため検出器851の出力は“0”でありフリップフ
ロップ601はリセットされない。中断された割込み処
理が再開され同処理が終了した時点でカウンタ841の
カウント値は1であるからこの時点でフリップフロップ
601はリセットされる。フリップフロップ602,6
03に対しても同様の目的のためにANDゲート83
2,833、U/Dカウンタ842,843、“1”検
出器852,853が設けられている。
【0031】今までの例は、選択した優先順位での処理
実行中における同一優先レベルの他の割込み要求に対す
るネスティングの可否可制御であったが、すべての優先
順位での処理実行中における同一優先レベルの他の割込
み要求に対するネスティング制御も実現できる。そのた
めの機能を他の実施例として図7に示す。
【0032】本実施例では、ネスティング許可フラグは
900としてネスティング制御部10内に設けられてお
り、同フラグ900の出力901が割込み判定回路20
0−0乃至200−7の比較器204に共通に供給され
ている。すなわち、各比較器204は指定された優先順
位(PR1,PR0)とインサービス優先順位(50
1,502)の他にフラグ900の出力901にも応答
して、図9に示すようにその比較結果2041のレベル
を制御する。フラグ900に“1”が設定されてフラグ
情報901が“1”のときは、前の実施例と同様に、各
比較器204は指定された優先順位(PR1,PR0)
の方がインサービス優先順位(501,502)よりも
高いときのみその出力2041を論理“1”にする。一
方、フラグ情報901が“0”のときは、各比較器20
4は指定された優先順位(PR1,PR0)がインサー
ビス優先順位(501,502.)より高いときのみなら
ず同一のときもその出力2041を“1”にする。
【0033】かくして、すべての優先順位に対し、実行
中の割込み処理の優先順位と同一レベルの他の割込み処
理が発生すると、当該要求はフラグ900が“0”のと
きは受け付けられてそのための割込み処理が実行され
る。勿論、より高い優先順位の割込み要求は受け付けら
れ、より低い優先順位のものは保留される。フラグ90
0が“1”のときはより高い優先順位のもののみ受け付
けられる。
【0034】本実施例におけるインサービス優先順位情
報発生部50は図8のように構成される。図6のものと
比較すると、ネスティング許可フラグおよびそれに関連
するゲートが削除され、フリップフロップ604のリセ
ット制御のための回路(ゲート834,U/Dカウンタ
844,1検出器854)が追加されている。
【0035】本実施例においても、図6に示した実施例
に従って、割込み判定回路200毎にそれぞれ許可フラ
グ900を設けることができる。この場合は割込み要求
3−0乃至3−7毎に同一優先順位に対するネスティン
グ制御が選択できる。
【0036】
【発明の効果】以上のように、本発明によれば、割込み
のネスティングを優先順位の高いもののみに限らず同一
の優先順位のものについても行なうことができ、構築さ
れるシステムの性能,機能をおおいに高めることができ
る。
【0037】なお、本発明は上記実施例に限定され、適
宜変更できることは明らかである。例えば、図6,図8
でU/Dカウンタを用いる代わりに同一優先レベルでの
ネスティングによる割込み終了時に終了信号22自体を
マスクしてもよい。割込み要求数や優先順位数も適宜変
更可能である。
【図面の簡単な説明】
【図1】本発明の一実施例による割込みコントローラを
有するマイクロコンピュータのブロック図である。
【図2】図1で示したネスティング制御部の内部構成を
示すブロック図である。
【図3】図1で示したインサービス優先順位情報発生部
の内部構成を示す回路図である。
【図4】図3で示したインサービス優先順位情報デコー
ダの入力データに対する出力データの関係を示す図であ
る。
【図5】インサービス優先順位情報発生部の他の例を示
す回路図である。
【図6】インサービス優先順位情報発生部のさらに他の
例を示す回路図である。
【図7】本発明の他の実施例による割込みコントローラ
のネスティング制御部を示すブロック図である。
【図8】本発明の他の実施例による割込みコントローラ
のインサービス優先順発生部を示す回路図である。
【図9】図7で示した優先順位比較器の入力データに対
する出力データの関係を示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−115552(JP,A) 特開 昭60−246440(JP,A) 特開 昭62−145433(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 9/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 実行中の割込み処理の優先順位を示すイ
    ンサービス優先順位情報を発生するインサービス優先順
    位情報発生手段と、複数の割込み要求にそれぞれ対応し
    て設けられた複数の割込み判定回路であって、各々が、
    対応する割込み要求に対して複数の優先順位の中から指
    定された優先順位指定情報を格納する格納手段、ならび
    に前記インサービス優先順位指定情報および前記優先順
    位指定情報を比較し前記インサービス優先順位情報が示
    す優先順位よりも前記優先順位指定情報が示す優先順位
    が高くかつ前記対応する割込み要求が発行されたときに
    割込み処理要求信号を発生する制御手段を有する複数の
    割込み判定回路とを備えた割込みコントローラであっ
    て、前記インサービス優先順位情報発生部に、前記複数
    の優先順位の中の少なくとも一つの所定の優先順位と同
    一の優先順位でのネスティングを許可するか否かを指定
    するフラグと、前記フラグの情報がネスティング許可を
    示すときは実行中の割込み処理の優先順位が前記所定の
    優先順位であっても前記インサービス優先順位情報を前
    記所定の優先順位の一つ下位の優先順位を示すように変
    更するゲート回路とを設け、これによって、前記所定の
    優先順位に指定された割込み要求に対する処理の実行中
    に、前記所定の優先順位と同一の優先順位に指定された
    他の割込み要求が発生されたときに当該要求を受け付け
    その処理を実行可能としたことを特徴とする割込みコン
    トローラ。
  2. 【請求項2】 実行中の割込み処理の優先順位を示すイ
    ンサービス優先順位情報を発生するインサービス優先順
    位情報発生部と、複数の割込み要求にそれぞれ対応して
    設けられた複数の割込み判定回路であって、各々が、対
    応する割込み要求に対して複数の優先順位の中から指定
    された優先順位指定情報を格納する格納手段、前記イン
    サービス優先順位情報および前記優先順位指定情報を比
    較し前記インサービス優先順位情報が示す優先順位より
    も前記優先順位指定情報が示す優先順位が高いときに第
    1のレベルをとりそうでないときに第2のレベルをとる
    比較出力を発生する比較手段、ならびに前記比較出力が
    前記第1のレベルをとりかつ前記対応する割込み要求が
    発行されたときに割込み処理要求信号を発生する制御手
    段を有する複数の割込み判定回路とを備えた割込みコン
    トローラであって、前記複数の優先順位の中の少なくと
    も一つの所定の優先順位と同一の優先順位でのネスティ
    ングを許可するか否かを指定するフラグとを設け、前記
    フラグの情報がネスティング許可を示すときは、前記比
    較手段を、前記インサービス優先順位情報が示す優先順
    位と前記優先順位指定情報が示す優先順位とが同一のと
    きも前記第1のレベルをとる比較出力を発生するように
    構成し、これによって、前記所定の優先順位に指定され
    た割込み要求に対する処理の実行中に、前記所定の優先
    順位と同一の優先順位に指定された他の割込み要求が発
    生されたときに当該要求を受け付けその処理を実行可能
    としたことを特徴とする割込みコントローラ。
JP03021886A 1990-02-20 1991-02-15 割込みコントローラ Expired - Lifetime JP3105554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03021886A JP3105554B2 (ja) 1990-02-20 1991-02-15 割込みコントローラ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4014490 1990-02-20
JP2-40144 1990-02-20
JP4608590 1990-02-26
JP2-46085 1990-02-26
JP03021886A JP3105554B2 (ja) 1990-02-20 1991-02-15 割込みコントローラ

Publications (2)

Publication Number Publication Date
JPH04211839A JPH04211839A (ja) 1992-08-03
JP3105554B2 true JP3105554B2 (ja) 2000-11-06

Family

ID=27283609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03021886A Expired - Lifetime JP3105554B2 (ja) 1990-02-20 1991-02-15 割込みコントローラ

Country Status (1)

Country Link
JP (1) JP3105554B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014148080A (ja) * 2013-01-31 2014-08-21 Sakamoto Co Ltd アクションペン

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358991B2 (ja) 1998-08-04 2009-11-04 サイバーオプティクス コーポレーション 強化されたセンサ
CN113835863B (zh) * 2021-09-28 2024-07-09 深圳Tcl新技术有限公司 一种数据通讯方法及其软件平台

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115552A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 割込み制御方式
JPS60246440A (ja) * 1984-05-22 1985-12-06 Nec Corp 割込み制御装置
JPH0789323B2 (ja) * 1985-12-20 1995-09-27 日本電気株式会社 多重割込制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014148080A (ja) * 2013-01-31 2014-08-21 Sakamoto Co Ltd アクションペン

Also Published As

Publication number Publication date
JPH04211839A (ja) 1992-08-03

Similar Documents

Publication Publication Date Title
EP0443557B1 (en) Interrupt controller capable of realizing interrupt nesting function
EP1080422B1 (en) Software configurable technique for prioritizing interrupts in a microprocessor-based system
EP0464615B1 (en) Microcomputer equipped with DMA controller
US7350006B2 (en) System and method of interrupt handling
US6775727B2 (en) System and method for controlling bus arbitration during cache memory burst cycles
EP0644487A2 (en) Scalable system interrupt structure for a multiprocessing system
JPH1115675A (ja) 割込みコントローラ及び制御システム
JP3284311B2 (ja) データ処理システムにおける通信バス制御装置およびバス制御方法
JP3105554B2 (ja) 割込みコントローラ
JPH01214939A (ja) シングルチップマイクロコンピュータ
JPH04302035A (ja) 割り込み制御装置
JPS63231661A (ja) 優先順位制御装置
JPH044630B2 (ja)
JPH0443302B2 (ja)
KR100257071B1 (ko) 디앰에이 컨트롤러 및 이를 이용한 디앰에이 요구신호 우선순위 변경방법
JP2837698B2 (ja) ダイレクト・メモリ・アクセス制御装置
JPS6022248A (ja) 割込み制御装置
JP2635863B2 (ja) 中央処理装置
JPH04260961A (ja) マイクロコンピュータ
JPH04205432A (ja) プロセッサに対する割り込み制御装置
JPS62264349A (ja) バス優先判定方式
JPH0736820A (ja) I/o制御装置
JPH02144653A (ja) データ処理装置
JPH02108149A (ja) マルチプロセッサの排他制御機構
JPH04326150A (ja) ダイレクト・メモリ・アクセス転送制御装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11