JPH01229332A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01229332A JPH01229332A JP5674088A JP5674088A JPH01229332A JP H01229332 A JPH01229332 A JP H01229332A JP 5674088 A JP5674088 A JP 5674088A JP 5674088 A JP5674088 A JP 5674088A JP H01229332 A JPH01229332 A JP H01229332A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt request
- instruction
- address
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 230000010365 information processing Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 description 6
- KNMAVSAGTYIFJF-UHFFFAOYSA-N 1-[2-[(2-hydroxy-3-phenoxypropyl)amino]ethylamino]-3-phenoxypropan-2-ol;dihydrochloride Chemical compound Cl.Cl.C=1C=CC=CC=1OCC(O)CNCCNCC(O)COC1=CC=CC=C1 KNMAVSAGTYIFJF-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に複数の割り込み要求
信号に応答する処理をする割り込み制御回路に関する。
信号に応答する処理をする割り込み制御回路に関する。
１チツプマイクロコンピユータ（ｏｎｅ ｃｈｉｐ ｍ
１ｃｒ。
１ｃｒ。
ｃｏｍｐｕｔｅｒ）では、緊急度の高い割り込みを迅速
に処理するために、割り込みに対応する処理命令を記憶
している命令ＲＯＭのアドレスを発生する回路を用意し
、割り込み発生時にそのアドレスの示す命令ＲＯＭの内
容を実行するマクロサービス機能を持っている。
に処理するために、割り込みに対応する処理命令を記憶
している命令ＲＯＭのアドレスを発生する回路を用意し
、割り込み発生時にそのアドレスの示す命令ＲＯＭの内
容を実行するマクロサービス機能を持っている。
第２図は上述の機能を有する回路の要部の構成の従来例
を示す図である。
を示す図である。
命令ＲＯＭ２０３は割り込みに対応した割り込み処理命
令を記憶している９割り込み要求優先順位判定アドレス
発生回路２０１は、割り込み要求信号群２０５に割り込
み要求信号を入力すると受け付けた割り込み要求信号の
内から最高順位の割り込み要求信号を選択して予め決定
しであるアドレス値を出力する。プログラムカウンタ２
０２はＣＰＵ ２０４が現に実行している命令の次に実
行する命令を記憶している命令ＲＯＭ２０３のアトＬ／
スを示す。ＣＰＵ２０４は、命令ＲＯＭ２０３からプロ
グラムカウンタ２０２が示すアドレスの命令を読み出し
て実行する。割り込み処理は、割り込み要求信号に応じ
割り込み要求優先順位判定アドレス発生回路２０１が発
生するアドレスに相当する命令ＲＯＭ２０３上の位置に
割り込み処理命令を記憶させておくことにより実行でき
る。
令を記憶している９割り込み要求優先順位判定アドレス
発生回路２０１は、割り込み要求信号群２０５に割り込
み要求信号を入力すると受け付けた割り込み要求信号の
内から最高順位の割り込み要求信号を選択して予め決定
しであるアドレス値を出力する。プログラムカウンタ２
０２はＣＰＵ ２０４が現に実行している命令の次に実
行する命令を記憶している命令ＲＯＭ２０３のアトＬ／
スを示す。ＣＰＵ２０４は、命令ＲＯＭ２０３からプロ
グラムカウンタ２０２が示すアドレスの命令を読み出し
て実行する。割り込み処理は、割り込み要求信号に応じ
割り込み要求優先順位判定アドレス発生回路２０１が発
生するアドレスに相当する命令ＲＯＭ２０３上の位置に
割り込み処理命令を記憶させておくことにより実行でき
る。
上述した従来の割り込み制御回路は、割り込み要求信号
の発生に対して割り込み処理命令を記憶させておく命令
ＲＯＭ上の位置が予め決められているために、命令ＲＯ
Ｍ上のデータの配置を自由に設定する事ができない。
の発生に対して割り込み処理命令を記憶させておく命令
ＲＯＭ上の位置が予め決められているために、命令ＲＯ
Ｍ上のデータの配置を自由に設定する事ができない。
又、上述した問題点と同じ理由のために、割り込み要求
発生より前の時点の環境の変化に応じて割り込み処理の
内容を変更したい場合にも割り込み処理の実行中に条件
判定をしなげればならず、割り込み要求発生に対する処
理の応答時間を遅くするという欠点がある。
発生より前の時点の環境の変化に応じて割り込み処理の
内容を変更したい場合にも割り込み処理の実行中に条件
判定をしなげればならず、割り込み要求発生に対する処
理の応答時間を遅くするという欠点がある。
本発明の割り込み制御回路は、処理内容を記憶している
命令ＲＯＭと、前記命令ＲＯＭ上の処理する命令のアド
レスを示すプログラムカウンタと、プログラムカウンタ
で示される命令ＲＯＭ上のアドレスの内容を処理するＣ
ＰＵと、複数の割り込み要求信号を入力とし受け付けた
割り込み要求信号の内設高優先順位の割り込み要求信号
を選択して出力する割り込み要求優先順位判定回路と、
割り込み要求優先順位判定回路の出力に応じ前記命令Ｒ
ＯＭの開始アドレスを記憶しかつ前記ＣＰＵで書き換え
が可能なマクロサービス割り込み制御テーブルを有して
いる。
命令ＲＯＭと、前記命令ＲＯＭ上の処理する命令のアド
レスを示すプログラムカウンタと、プログラムカウンタ
で示される命令ＲＯＭ上のアドレスの内容を処理するＣ
ＰＵと、複数の割り込み要求信号を入力とし受け付けた
割り込み要求信号の内設高優先順位の割り込み要求信号
を選択して出力する割り込み要求優先順位判定回路と、
割り込み要求優先順位判定回路の出力に応じ前記命令Ｒ
ＯＭの開始アドレスを記憶しかつ前記ＣＰＵで書き換え
が可能なマクロサービス割り込み制御テーブルを有して
いる。
次に、本発明について図面を参照して説明する。
第１図は本発明の割り込み制御回路の一実施例の要部を
示す図である。
示す図である。
マクロサービス割り込み制御テーブル１０２が割り込み
要求優先順位判定回路１０１とプログラムカウンタ１０
３の間に配置されている。従来例第２図の割り込み要求
優先順位判定アドレス発生回路２０１の位置に第１図の
本発明の一実施例では割り込み優先順位判定回路１０１
が配置されている。その他の配置は第２図の従来例と同
様である。
要求優先順位判定回路１０１とプログラムカウンタ１０
３の間に配置されている。従来例第２図の割り込み要求
優先順位判定アドレス発生回路２０１の位置に第１図の
本発明の一実施例では割り込み優先順位判定回路１０１
が配置されている。その他の配置は第２図の従来例と同
様である。
マクロサービス割り込み制御テーブル１０２は、命令Ｒ
ＯＭ１０４上の任意のアドレスに記憶されている割り込
み処理プログラムの開始アドレスを記憶している。又、
マクロサービス割り込み制御テーブル１０２は、ＣＰＵ
１０５の実行により記憶している内容を書き換え可能と
している。
ＯＭ１０４上の任意のアドレスに記憶されている割り込
み処理プログラムの開始アドレスを記憶している。又、
マクロサービス割り込み制御テーブル１０２は、ＣＰＵ
１０５の実行により記憶している内容を書き換え可能と
している。
割り込み優先順位判定回路１０１は、割り込み要求信号
群１０６に割り込み要求信号を入力すると受け付けた割
り込み要求信号の内から最高順位の割り込み要求信号を
選択して、マクロサービス割り込み制御テーブル１０２
の一要素を選択する信号を出力する。
群１０６に割り込み要求信号を入力すると受け付けた割
り込み要求信号の内から最高順位の割り込み要求信号を
選択して、マクロサービス割り込み制御テーブル１０２
の一要素を選択する信号を出力する。
ＣＰＵ１０５は、命令ＲＯＭ１０４が記憶している命令
の内プログラムカウンタ１０３が示すアドレスの命令を
読み出して実行する。
の内プログラムカウンタ１０３が示すアドレスの命令を
読み出して実行する。
割り込み処理は、割り込み要求信号に応じて割り込み要
求優先順位判定回路１０１が選択したマクロサービス割
り込み制御テーブル１０２の一要素が記憶している、割
り込み処理プログラムの開始アドレスをプログラムカウ
ンタ１０３に転送し、ＣＰＵ１０５がプログラムカウン
タ１０３の示すアドレスに対応する命令ＲＯＭ１０４の
記憶している割り込み処理命令を実行することにより行
う。
求優先順位判定回路１０１が選択したマクロサービス割
り込み制御テーブル１０２の一要素が記憶している、割
り込み処理プログラムの開始アドレスをプログラムカウ
ンタ１０３に転送し、ＣＰＵ１０５がプログラムカウン
タ１０３の示すアドレスに対応する命令ＲＯＭ１０４の
記憶している割り込み処理命令を実行することにより行
う。
以上説明したように本発明は、マクロサービス割り込み
制御テーブルに、命令ＲＯＭ上に記憶されている割り込
み処理プログラムの開始アドレスを記憶しておき、割り
込み優先順位判定回路の出力で選択してプログラムカウ
ンタに転送することにより、命令ＲＯＭ上のデータの配
置に影響を受けず割り込み処理を実行でき、命令ＲＯＭ
上のデータの配置を自由に設定することができる。
制御テーブルに、命令ＲＯＭ上に記憶されている割り込
み処理プログラムの開始アドレスを記憶しておき、割り
込み優先順位判定回路の出力で選択してプログラムカウ
ンタに転送することにより、命令ＲＯＭ上のデータの配
置に影響を受けず割り込み処理を実行でき、命令ＲＯＭ
上のデータの配置を自由に設定することができる。
又、マクロサービス割り込み制御テーブルの内容をＣＰ
Ｕの実行により書き換え可能とすることにより、環境の
変化に応じて割り込み発生以前にマクロサービス制御テ
ーブルの記憶しているアドレスを書き換えておけば、割
り込み処理の内容を変更することが、割り込み要求発生
に対する処理の応答時間を遅らせずに実現できる効果が
ある。
Ｕの実行により書き換え可能とすることにより、環境の
変化に応じて割り込み発生以前にマクロサービス制御テ
ーブルの記憶しているアドレスを書き換えておけば、割
り込み処理の内容を変更することが、割り込み要求発生
に対する処理の応答時間を遅らせずに実現できる効果が
ある。
第１図は本発明の割り込み制御回路の一実施例の要部の
構成を示す図、第２図は割り込み制御回路の要部の構成
の従来例を示す図である。 １０１・・・・・・割り込み要求優先順位判定回路、１
０２・・・・・・マクロサービス割り込み制御テーブル
、１０３．２０２・・・・・・プログラムカウンタ、１
０４゜２０３・・・・・・命令ＲＯＭ、１０５，２０４
・・・・・・ＣＰＵ。 １．０６，２０５・・・・・・割り込み要求信号群、２
０１・・・・・・割り込み要求優先順位判定アドレス発
生回路。 代理人 弁理士 内 原 音 第 イ ＩＵ 差 ２ 図
構成を示す図、第２図は割り込み制御回路の要部の構成
の従来例を示す図である。 １０１・・・・・・割り込み要求優先順位判定回路、１
０２・・・・・・マクロサービス割り込み制御テーブル
、１０３．２０２・・・・・・プログラムカウンタ、１
０４゜２０３・・・・・・命令ＲＯＭ、１０５，２０４
・・・・・・ＣＰＵ。 １．０６，２０５・・・・・・割り込み要求信号群、２
０１・・・・・・割り込み要求優先順位判定アドレス発
生回路。 代理人 弁理士 内 原 音 第 イ ＩＵ 差 ２ 図
Claims (1)
- 処理内容を記憶しているプログラムメモリと、前記プ
ログラムメモリ上の処理する命令のアドレスを示すプロ
グラムカウンタと、プログラムカウンタで示される前記
プログラムメモリ上のアドレスの内容を処理する中央処
理装置と、複数の割り込み要求信号を入力とし受け付け
た割り込み要求信号の中で最高優先順位の割り込み要求
信号を選択して出力する割り込み要求優先順位判定回路
と、この割り込み要求優先順位判定回路の出力に応じ前
記プログラムメモリの開始アドレスを記憶しかつ前記中
央処理装置でその内容を書き換えることができる割り込
み制御テーブルとを有する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5674088A JPH01229332A (ja) | 1988-03-09 | 1988-03-09 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5674088A JPH01229332A (ja) | 1988-03-09 | 1988-03-09 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01229332A true JPH01229332A (ja) | 1989-09-13 |
Family
ID=13035922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5674088A Pending JPH01229332A (ja) | 1988-03-09 | 1988-03-09 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01229332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292866B1 (en) | 1998-04-24 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Processor |
-
1988
- 1988-03-09 JP JP5674088A patent/JPH01229332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292866B1 (en) | 1998-04-24 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| JPH0221018B2 (ja) | ||
| JPH0650493B2 (ja) | データ処理装置 | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH01229332A (ja) | 情報処理装置 | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JPH04241032A (ja) | システムコール実行装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS6290728A (ja) | 割込処理方法 | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPH0764886A (ja) | シリアルインターフェイス装置を有する処理装置 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JP3239042B2 (ja) | マイクロコンピュータ | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH0764822A (ja) | マイクロコンピュータ | |
| JP2001209548A (ja) | マイクロコンピュータシステム | |
| JPH0721111A (ja) | 優先順位決定システム | |
| JPS6063662A (ja) | マルチプロセツサシステム |