JP2000029719A - 割込制御装置 - Google Patents
割込制御装置Info
- Publication number
- JP2000029719A JP2000029719A JP10198527A JP19852798A JP2000029719A JP 2000029719 A JP2000029719 A JP 2000029719A JP 10198527 A JP10198527 A JP 10198527A JP 19852798 A JP19852798 A JP 19852798A JP 2000029719 A JP2000029719 A JP 2000029719A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- specific
- predetermined
- factor
- interrupt process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ハードウェアを増加させることなく、また、
割込ラインを増加させることなく割込処理ができるよう
にする。 【解決手段】 所定のメインプログラムに従って所定の
演算処理中に所定の割込要因に応じて所定の割込処理を
行う割込制御装置であって、前記所定のメインプログラ
ムに従って所定の演算処理中に発生した所定の割込要因
を受付ける受付手段と、受付けられた割込要因が複数の
同種の予め決められた所定の割込処理を実行する特定の
割込処理か否かを判定する判定手段と、特定の割込処理
と判定されたときに、前記複数の同種の予め決められた
割込処理の中から所定の割込処理を選択して割込処理を
実行する実行手段とからなる。
割込ラインを増加させることなく割込処理ができるよう
にする。 【解決手段】 所定のメインプログラムに従って所定の
演算処理中に所定の割込要因に応じて所定の割込処理を
行う割込制御装置であって、前記所定のメインプログラ
ムに従って所定の演算処理中に発生した所定の割込要因
を受付ける受付手段と、受付けられた割込要因が複数の
同種の予め決められた所定の割込処理を実行する特定の
割込処理か否かを判定する判定手段と、特定の割込処理
と判定されたときに、前記複数の同種の予め決められた
割込処理の中から所定の割込処理を選択して割込処理を
実行する実行手段とからなる。
Description
【０００１】
【発明の属する技術分野】本発明は、所定のメインプロ
グラムに従って所定の演算処理を実行する演算処理装置
の割込処理を制御する割込制御装置に関する。
グラムに従って所定の演算処理を実行する演算処理装置
の割込処理を制御する割込制御装置に関する。
【０００２】
【従来の技術】従来、ＣＰＵなどの演算処理装置におい
ては、メモリに格納されているメインプログラムに従っ
て所定の演算処理が実行されるように構成されている。
そして、その実行中、例えばキーボードやタイマ等の外
部機器から割込ライン（ＩＲＱ０）を介して割込要因
（割込ベクトル）が発生すると、あるいは、ソフトウェ
アからの割込要因が発生すると、メインプログラムによ
る実行が一時中断されて割込要因に基づく所定の演算処
理が実行される用に構成されている。
ては、メモリに格納されているメインプログラムに従っ
て所定の演算処理が実行されるように構成されている。
そして、その実行中、例えばキーボードやタイマ等の外
部機器から割込ライン（ＩＲＱ０）を介して割込要因
（割込ベクトル）が発生すると、あるいは、ソフトウェ
アからの割込要因が発生すると、メインプログラムによ
る実行が一時中断されて割込要因に基づく所定の演算処
理が実行される用に構成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の割込制御装置において、割込処理は、同種の割込要
因（割込ベクトル）の場合であっても、各割込要因に応
じた割込ラインを備えてなければならず、コスト高にな
る欠点があった。
来の割込制御装置において、割込処理は、同種の割込要
因（割込ベクトル）の場合であっても、各割込要因に応
じた割込ラインを備えてなければならず、コスト高にな
る欠点があった。
【０００４】例えば、割込処理がタイマによる割込処理
の場合、その割込処理がセットされる時間の異なる複数
個の割込処理であるとき、その異なる時間毎のタイマ及
び割込ラインを必要とする欠点があった。
の場合、その割込処理がセットされる時間の異なる複数
個の割込処理であるとき、その異なる時間毎のタイマ及
び割込ラインを必要とする欠点があった。
【０００５】そこで、本発明は、同種の割込要因のとき
は、ハードウェアを増設することなく、また、割込ライ
ンを増加させることなく柔軟に対処することのできる割
込制御装置を提供することを目的としている。
は、ハードウェアを増設することなく、また、割込ライ
ンを増加させることなく柔軟に対処することのできる割
込制御装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明に係る割込制御装
置は、上記目的を達成するために、所定のメインプログ
ラムに従って所定の演算処理中に所定の割込要因に応じ
て所定の割込処理を行う割込制御装置であって、前記所
定のメインプログラムに従って所定の演算処理中に発生
した所定の割込要因を受付ける受付手段と、受付けられ
た割込要因が複数の同種の予め決められた所定の割込処
理を実行する特定の割込処理か否かを判定する判定手段
と、特定の割込処理と判定されたときに、前記複数の同
種の予め決められた割込処理の中から所定の割込処理を
選択して割込処理を実行する実行手段と、を有すること
を特徴としている。
置は、上記目的を達成するために、所定のメインプログ
ラムに従って所定の演算処理中に所定の割込要因に応じ
て所定の割込処理を行う割込制御装置であって、前記所
定のメインプログラムに従って所定の演算処理中に発生
した所定の割込要因を受付ける受付手段と、受付けられ
た割込要因が複数の同種の予め決められた所定の割込処
理を実行する特定の割込処理か否かを判定する判定手段
と、特定の割込処理と判定されたときに、前記複数の同
種の予め決められた割込処理の中から所定の割込処理を
選択して割込処理を実行する実行手段と、を有すること
を特徴としている。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の割込制御装置を
適用した演算装置の概略構成図である。
に基づいて説明する。図１は、本発明の割込制御装置を
適用した演算装置の概略構成図である。
【０００８】ＣＰＵ１は、メモリ２に格納されているシ
ステムプログラム及びワーキングデータなどを用いて所
定の演算処理を行うことができるように構成されてい
る。そして、その演算処理結果を出力ＩＦ（インターフ
ェース）３を介して出力できるように構成されている。
また、ＣＰＵ１には、割込ラインを介して外部から、割
込要因（割込ベクトル）を受付けることができるように
構成されている。
ステムプログラム及びワーキングデータなどを用いて所
定の演算処理を行うことができるように構成されてい
る。そして、その演算処理結果を出力ＩＦ（インターフ
ェース）３を介して出力できるように構成されている。
また、ＣＰＵ１には、割込ラインを介して外部から、割
込要因（割込ベクトル）を受付けることができるように
構成されている。
【０００９】ここで受付けられる割込要因としては、他
の割込処理と種類を異にする割込因と、同種の割込要因
とが存在している。ここで、同種の割込要因ｉとして
は、図２に示されるように、タイマによる割込処理の例
が示されている。そして、このタイマによる割込処理
は、割込処理ｉo 〜ｉm まで存在し、これらは、順に実
行されるように予め決められている。
の割込処理と種類を異にする割込因と、同種の割込要因
とが存在している。ここで、同種の割込要因ｉとして
は、図２に示されるように、タイマによる割込処理の例
が示されている。そして、このタイマによる割込処理
は、割込処理ｉo 〜ｉm まで存在し、これらは、順に実
行されるように予め決められている。
【００１０】これら割込処理のうち、最初の割込処理
（デフォルト処理）ｉo は、タイマを所定のｔo にセッ
トして所定の演算処理を行い、次の割込処理ｉ1 は、割
込要因ｉが発生したときにタイマをｔ1 にセットして所
定の演算処理を行うように予め決められている。順次、
このようにして割込処理ｉm まで割込処理が行われるよ
うに構成されている。そして、このような割込要因ｉの
内容は、メモリ２に予め記憶されている。
（デフォルト処理）ｉo は、タイマを所定のｔo にセッ
トして所定の演算処理を行い、次の割込処理ｉ1 は、割
込要因ｉが発生したときにタイマをｔ1 にセットして所
定の演算処理を行うように予め決められている。順次、
このようにして割込処理ｉm まで割込処理が行われるよ
うに構成されている。そして、このような割込要因ｉの
内容は、メモリ２に予め記憶されている。
【００１１】以下、図３のフローチャートを用いてＣＰ
Ｕ１の割込制御動作について説明する。
Ｕ１の割込制御動作について説明する。
【００１２】今、ＣＰＵ１が立ち上げられて稼動してい
るものとする（ステップ１００肯定。以下、ステップを
「Ｓ」とする。）
るものとする（ステップ１００肯定。以下、ステップを
「Ｓ」とする。）
【００１３】ＣＰＵ１の稼動により、メモリ２に記憶さ
れているプログラム（メインプログラム）に従った所定
の演算処理が実行され（Ｓ１０２）、この間、割込処理
の要求がなければ、そのメインプログラムに従った所定
の演算処理の実行が続行される（Ｓ１０４否定、Ｓ１０
６否定）。
れているプログラム（メインプログラム）に従った所定
の演算処理が実行され（Ｓ１０２）、この間、割込処理
の要求がなければ、そのメインプログラムに従った所定
の演算処理の実行が続行される（Ｓ１０４否定、Ｓ１０
６否定）。
【００１４】メインプログラムに従った演算処理プログ
ラムの実行中、ＣＰＵ１に対して割込要因が発生したと
き（Ｓ１０４肯定）、その割込要因が通常の割込要因か
又は、上述したような同種の複数の割込要因ｉo 〜ｉm
を含む特別な割込要因ｉか否かが判定される（Ｓ１０
８）。
ラムの実行中、ＣＰＵ１に対して割込要因が発生したと
き（Ｓ１０４肯定）、その割込要因が通常の割込要因か
又は、上述したような同種の複数の割込要因ｉo 〜ｉm
を含む特別な割込要因ｉか否かが判定される（Ｓ１０
８）。
【００１５】通常の割込要因と判定されれば（Ｓ１０８
否定）、その割込要因に従った所定の割込処理が実行さ
れる。また、特別な割込処理と判定されたときは（Ｓ１
０８肯定）、その特別な割込要因ｉの次の割込処理、す
なわち、前回の割込要因ｉの発生時に割込要因ｉj をを
実行しているときは割込処理ｉk の割込処理が実行さ
れ、その実行の旨がメモリ２に記憶される（Ｓ１１０、
Ｓ１１２肯定）。したがって、次に割込要因ｉが発生し
たときは、割込処理ｉk の次の割込処理ｉl が実行され
る。
否定）、その割込要因に従った所定の割込処理が実行さ
れる。また、特別な割込処理と判定されたときは（Ｓ１
０８肯定）、その特別な割込要因ｉの次の割込処理、す
なわち、前回の割込要因ｉの発生時に割込要因ｉj をを
実行しているときは割込処理ｉk の割込処理が実行さ
れ、その実行の旨がメモリ２に記憶される（Ｓ１１０、
Ｓ１１２肯定）。したがって、次に割込要因ｉが発生し
たときは、割込処理ｉk の次の割込処理ｉl が実行され
る。
【００１６】以上のように、割込要因に同種の複数の割
込処理を有するときは、ハードウェアを増加させること
なく、また、割込ラインを増加させることなく柔軟に対
処することができる。
込処理を有するときは、ハードウェアを増加させること
なく、また、割込ラインを増加させることなく柔軟に対
処することができる。
【００１７】
【発明の効果】本発明に係る割込制御装置は、所定のメ
インプログラムに従って所定の演算処理中に発生した所
定の割込要因を受付ける受付手段と、受付けられた割込
要因が複数の同種の予め決められた所定の割込処理を実
行する特定の割込処理か否かを判定する判定手段と、特
定の割込処理と判定されたときに、前記複数の同種の予
め決められた割込処理の中から所定の割込処理を選択し
て割込処理を実行する実行手段とからなるので、ハード
ウェアを増加させることなく、また、割込ラインを増加
させることなく柔軟に対処することができる。
インプログラムに従って所定の演算処理中に発生した所
定の割込要因を受付ける受付手段と、受付けられた割込
要因が複数の同種の予め決められた所定の割込処理を実
行する特定の割込処理か否かを判定する判定手段と、特
定の割込処理と判定されたときに、前記複数の同種の予
め決められた割込処理の中から所定の割込処理を選択し
て割込処理を実行する実行手段とからなるので、ハード
ウェアを増加させることなく、また、割込ラインを増加
させることなく柔軟に対処することができる。
【図１】本発明の割込制御装置を適用した演算処理装置
の概略構成図である。
の概略構成図である。
【図２】割込要因の説明図である。
【図３】割込制御動作を示すフローチャートである。
１ ＣＰＵ ２ メモリ ３ 出力ＩＦ
Claims (1)
- 【請求項１】 所定のメインプログラムに従って所定の
演算処理中に所定の割込要因に応じて所定の割込処理を
行う割込処理装置であって、 前記所定のメインプログラムに従って所定の演算処理中
に発生した所定の割込要因を受付ける受付手段と、 受付けられた割込要因が複数の同種の予め決められた所
定の割込処理を実行する特定の割込処理か否かを判定す
る判定手段と、 特定の割込処理と判定されたときに、前記複数の同種の
予め決められた割込処理の中から所定の割込処理を選択
して割込処理を実行する実行手段と、 を有することを特徴とする割込制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198527A JP2000029719A (ja) | 1998-07-14 | 1998-07-14 | 割込制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198527A JP2000029719A (ja) | 1998-07-14 | 1998-07-14 | 割込制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000029719A true JP2000029719A (ja) | 2000-01-28 |
Family
ID=16392636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10198527A Pending JP2000029719A (ja) | 1998-07-14 | 1998-07-14 | 割込制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000029719A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7996595B2 (en) * | 2009-04-14 | 2011-08-09 | Lstar Technologies Llc | Interrupt arbitration for multiprocessors |
| US8234431B2 (en) | 2009-10-13 | 2012-07-31 | Empire Technology Development Llc | Interrupt masking for multi-core processors |
| US8260996B2 (en) | 2009-04-24 | 2012-09-04 | Empire Technology Development Llc | Interrupt optimization for multiprocessors |
| US8321614B2 (en) | 2009-04-24 | 2012-11-27 | Empire Technology Development Llc | Dynamic scheduling interrupt controller for multiprocessors |
-
1998
- 1998-07-14 JP JP10198527A patent/JP2000029719A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7996595B2 (en) * | 2009-04-14 | 2011-08-09 | Lstar Technologies Llc | Interrupt arbitration for multiprocessors |
| US8260996B2 (en) | 2009-04-24 | 2012-09-04 | Empire Technology Development Llc | Interrupt optimization for multiprocessors |
| US8321614B2 (en) | 2009-04-24 | 2012-11-27 | Empire Technology Development Llc | Dynamic scheduling interrupt controller for multiprocessors |
| US8234431B2 (en) | 2009-10-13 | 2012-07-31 | Empire Technology Development Llc | Interrupt masking for multi-core processors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454255B2 (ja) | ||
| JP2001160041A (ja) | オンラインシステムのｃｐｕ負荷軽減方式 | |
| JP2000029719A (ja) | 割込制御装置 | |
| JPH05189232A (ja) | 自動化装置およびその作動方法 | |
| JP2009163328A (ja) | 情報処理装置及びその制御方法 | |
| JPH1165623A (ja) | プログラマブルコントローラ | |
| JP2005135137A (ja) | 仮想計算機システム | |
| JP3126247B2 (ja) | 情報処理装置および方法 | |
| JP2597637B2 (ja) | ハードウェア状態切替え制御方式 | |
| KR0147704B1 (ko) | 최소 인터럽트를 가지는 에스씨에스아이 장치 | |
| JPH0784786A (ja) | プログラム実行制御方法 | |
| JPH02187830A (ja) | 割り込み制御方式 | |
| JPH03126134A (ja) | Ｃｐｕのタスク切替方式 | |
| JP2615921B2 (ja) | オペレーティングシステムにおける入出力制御方法 | |
| JPH06110710A (ja) | バッチ処理制御システム | |
| JPH05233358A (ja) | コンピュータ装置 | |
| JP2006146641A (ja) | マルチスレッドプロセッサ及びマルチスレッドプロセッサの割込み方法 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPH02136927A (ja) | 言語処理プログラム | |
| JP2001100812A (ja) | 分散処理方式 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPS6063662A (ja) | マルチプロセツサシステム | |
| JPS61226839A (ja) | イベント処理方式 | |
| JPH07129419A (ja) | 仮想計算機システム | |
| JPH10320217A (ja) | 処理制御装置 |