KR0147704B1 - 최소 인터럽트를 가지는 에스씨에스아이 장치 - Google Patents

최소 인터럽트를 가지는 에스씨에스아이 장치

Info

Publication number
KR0147704B1
KR0147704B1 KR1019950006194A KR19950006194A KR0147704B1 KR 0147704 B1 KR0147704 B1 KR 0147704B1 KR 1019950006194 A KR1019950006194 A KR 1019950006194A KR 19950006194 A KR19950006194 A KR 19950006194A KR 0147704 B1 KR0147704 B1 KR 0147704B1
Authority
KR
South Korea
Prior art keywords
scsi
interrupt
sequence
command
bus
Prior art date
Application number
KR1019950006194A
Other languages
English (en)
Other versions
KR960035257A (ko
Inventor
김한흥
김민환
김은경
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950006194A priority Critical patent/KR0147704B1/ko
Publication of KR960035257A publication Critical patent/KR960035257A/ko
Application granted granted Critical
Publication of KR0147704B1 publication Critical patent/KR0147704B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0028Serial attached SCSI [SAS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 시퀀스 명령 레지스터(Sequence Command Register)를 채용하여 발생되는 인터럽트를 줄임으로써 칩의 성능을 높이도록 한 최소 인터럽트(Minimum Interrupt)를 가지는 SCSI(Small Computer System Interface) 장치에 관한 것으로, 자주 쓰이는 SCSI프로시듀어를 록업 테이블에 저장하여 필요시 소프트웨어 드라이버를 이용하여 지정하고, 순서에 의하여 자동적으로 다음 단계로 넘어가도록 모니터링함으로써 최소한의 인터럽트를 발생시켜 호스트 인터페이스와의 과부하를 방지하는 효과가 있다.

Description

최소 인터럽트를 가지는 에스씨에스아이(SCSI)장치
제1도는 본 발명에 따른 SCSI장치의 구성 블럭도
*도면의 주요부분에 대한 부호의 설명
1:SCSI 버스 메인 시퀀서(main sequencer)
2:SCSI 버스 상태장치(bus state machine)
3:단계변화 검출기(phase change detection)
4:무효명령 인터럽트 레지스터(Invalid Command Interrupt reg.)
5:유효명령 인터럽트 레지스터(Command Good Interrupt reg.)
6:SCSI 시퀀스 상태 레지스터(Sequence State reg.)
7:단계 비정합 검출기(Phase Mismatch Detection)
본 발명은 시퀀스 명령 레지스터(Sequence Command Register)를 채용하여 발생되는 인터럽트를 줄임으로서 칩의 성능을 높이도록 한 최소 인터럽트(Minimum Interrupt)를 가지는 SCSI(Small Computer System Interface)장치에 관한 것이다.
기존의 SCSI방식은 그 동작의 특성상 중재(Arbitration) → 선택(selection) → ..... 등의 순서에 의하여 동작하여 SCSI버스가 10개의 단계(phase)를 갖는데, 각 단계가 수행되면 그때마다 호스트 인터페이스(Host Interface)에 이를 알리는 인터럽트가 수행된다.
한 개의 SCSI 시퀀스는 이러한 단계를 여러 단계를 거치게 되어 한 개의 프로시듀어(procedure) 를 거치는 동안 여러번의 인터럽트를 발생하게 된다. 따라서 호스트 부분에 과부하가 걸려 전송효율이 저하되는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 자주 사용되는 프로시듀어를 시퀀스 명령 레지스터에 저장하여 지속적인 모니터링(monitoring)을 하고 상기 저장된 프로시듀어가 끝나면 인터럽트를 한 번 발생하도록 하여 중간의 인터럽트가 없어도 SCSI명령을 수행할 수 있도록 한 최소 인터럽트를 가지는 SCSI장치를 제공함에 그 목적이 있아.
상기 목적을 달성하기 위한 본 발명은, 무효명령(Invalid Command) 감지에 대하여 인터럽트를 발생하는 무효명령 인터럽트 발생수단; 지정된 SCSI(Small Computer System Interface)시퀀스가 정상적으로 끝나면 인터럽트를 발생하는 유효명령 인터럽트 발생수단; 유효 SCSI 시퀀스 명령을 수행하는 도중 현재 버스상태와 예상 버스상태가 일치하지 않으면 인터럽트를 발생하는 단계 비정합 검출수단; 외부의 SCSI 버스상태를 저장하는 SCSI버스상태 저장수단; 상기 SCSI버스에 접속되어 SCSI버스의 단계변화를 감지하는 단계변화 검출수단; 상기 무효명령 인터럽트 발생수단, 유효명령 인터럽트 발생수단, SCSI 버스상태 저장수단, 단계변화 검출수단에 연결되어 현재 단계를 결정하고 하나의 프로시듀어가 끝나면 한 번의 인터럽트를 발생하도록 이루어진 SCSI 버스 메인 제어수단; 상기 SCSI 버스 메인 제어수단에 연결되어 지정된 SCSI 시퀀스의 몇 번째 단계인가를 표시하는 SCSI 시퀀스 상태 표시수단; 을 구비하는 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 SCSI장치의 구성 블럭도로서, 1은 SCSI버스 메인 시퀀서(main sequencer), 2는 SCSI 버스 상태장치(bus state machine), 3은 단계변화 검출기(phase change detection). 4은 무효명령 인터럽트 레지스터(Invalid Command Interrupt reg.) 5는 유효명령 인터럽트 레지스터(Command Good Interrupt reg.) 6은 SCSI 시퀀스 상태 레지스터(Sequence State reg.)
7은 단계 비정합 검출기(Phase Mismatch Detection)를 각각 나타낸다.
도면에 도시된 바와 같이 SCSI 버스 메인 시퀀서(1)는 전체 SCSI를 제어하며 SCSI 시퀀스 명령 레지스터를 포함하고, SCSI 버스 상태장치(2)는 상기 SCSI 버스 메인 시퀀서(1)에 의해 제어되며 SCSI 버스에 연결되어 버스 유휴(Bus free), 중재(Arbitration), 선택(Selection), 재선택 검출(Reselection detect), 메시지 입력(Message In), 메시지 출력(Message Out), 상태(State), 명령(Command), 데이터 입력(Data In), 데이터 출력(Data Out)의 단계(phase)를 가진다.
단계 변화 검출기(3)는 상기 SCSI 버스 메인 시퀀서(1)와 SCSI버스 사이에 접속되어 SCSI버스의 단계변화를 감지하고, 무효명령 인터럽트 레지스터(4)는 무효명령 감지에 대하여 인터럽트를 발생하며, 유효명령 인터럽트 레지스터(5)는 지정된 SCSI 시퀀스가 정상적으로 끝나면 인터럽트를 발생한다.
그리고 SCSI 시퀀스 상태 레지스터(6)는 유효 SCSI 시퀀스 명령의 단계 변화시마다 '1'씩 증가하여 지정된 SCSI 시퀀스의 몇번째 단계인가를 지시하고, 단계 비정합 검출기(7)는 유효 SCSI 시퀀스 명령을 수행하는 도중 현재 버스상태와 예상 버스상태가 일치하지 않으면 인터럽트를 발생한다.
여기서 상기 무효명령 인터럽트 레지스터(4)ㅡ 유효명령 인터럽트 레지스터(5), SCSI 시퀀스 상태 레지스터(6) 및 (7)는 상기 SCSI 버스 메인 시퀀서(1)에 연결되어 있다.
상기와 같이 구성되는 본 발명의 동작을 설명하면 다음과 같다.
SCSI 버스 메인 시퀀서(1)는 먼저 현재 단계를 결정하게 되는데 드라이버 소프트웨어(drive software)가 상기 SCSI 버스 메인 시퀀서(1)내에 있는 SCSI 시퀀스 명령 레지스터를 통하여 SCSI 시퀀스를 프로그램하게 된다.
또한 SCSI 버스 메인 시퀀서(1)는 모든 독립적인 SCSI 버스 상태장치(2)를 제어하도록 설계되어 있고 미리 정의되어 있는 SCSI 버스 상태 시퀀스의 집합을 가지는 다음 표1의 시퀀스 룩업 테이블(sequence look up table)을 모니터하게 된다.
SCSI버스의 변화는 단계변화 검출기(3)에서 수행되는데, 만약 SCSI 시퀀스 명령이 유효하지 않으면 무효명령 인터럽트 레지스터(4)가 무효명령 인터럽트를 발생하도록 하고, 유효한 SCSI 시퀀스 명령으로 판명되면 상기 SCSI 버스 메인 시퀀서(1)는 정상적인 동작을 시작한다.
여기서, BF는 버스 유휴(Bus Free), ARB는 중재(Arbitration), SEL는 선택(Selection), MO는 메시지 출력(Message Out), MI는 메시지 입력(Message In),CO는 명령(Command), DI는 데이터 입력(Data In), DO는 데이터 출력(Data Out), ST는 상태(Status)를 각각 나타낸다.
정상적인 프로시듀어로 SCSI 시퀀스를 따르게 되면 상기 최적화되어있는 표1 룩업 테이블의 마지막 단계에서 유효명령 인터럽트 레지스터(5)는 유효명령 인터럽트를 발생하여 룩업 테이블에 명시된 일련의 프로시듀어당 1개씩의 인터럽트를 발생하게 된다.
만약 유효 SCSI 시퀀스 명령으로 시작하여 시퀀스 룩업 테이블에 있는 순서에서 시퀀스가 벗어나게 되면 단계 비정합 검출기(7)에서 단계 비정합 신호가 발생하여 이를 감지하게 된다. 그리고 SCSI 시퀀스의 각 단계 변화는 SCSI 시퀀스 상태 비트(sequence state bits)로 기록된다.
즉 한 버스 상태에서 다른 버스 상태로 버스 상태가 바뀌면 SCSI 시퀀스 상태 레지스터(6)의 SCSI시퀀스 상태 비트의 값이 '1'증가하게 되며, 룩업 테이블의 지정된 프로시듀어 상태와 비교할 수 있도록 한다. 그리고 단계 비정합(phase mismatch)이 발생하게 되면, 즉 현재의 버스 상태와 예상된 버스 상태가 다르면 에러신호를 발생하고 중재를 하게된다.
상기한 바와 같이 본 발명에 의하면 자주 쓰이는 SCSI 프로시듀어를 룩업 테이블에 저장하여 필요시 소프트웨어 드라이버를 이용하여 지정하고, 순서에 의하여 자동적으로 다음 단계로 넘어가도록 모니터링함으로써 최소한의 인터럽트를 발생시켜 호스트 인터페이스와의 과부하를 방지하는 효과가 있다.

Claims (5)

  1. 무효명령(Invalid Command) 감지에 대하여 인터럽트를 발생하는 무효명령 인터럽트 발생수단; 지정된 SCSI(Small Computer System Interface)시퀀스가 정상적으로 끝나면 인터럽트를 발생하는 유효명령 인터럽트 발생수단; 유호 SCSI 시퀀스 명령을 수행하는 도중 현재 버스상태와 예상 버스상태가 일치하지 않으면 인터럽트를 발생하는 단계 비정합 검출수단; 외부의 SCSI 버스상태를 저장하는 SCSI버스상태 저장수단; 상기 SCSI버스에 접속되어 SCSI버스의 단계변화를 감지하는 단계변화 검출수단; 상기 무효명령 인터럽트 발생수단, 유효명령 인터럽트 발생수단, SCSI 버스상태 저장수단, 단계변화 검출수단에 연결되어 현재 단계를 결정하고 하나의 프로시듀어가 끝나면 한 번의 인터럽트를 발생하도록 이루어진 SCSI 버스 메인 제어수단; 상기 SCSI 버스 메인 제어수단에 연결되어 지정된 SCSI 시퀀스의 몇 번째 단계인가를 표시하는 SCSI 시퀀스 상태 표시수단; 을 구비하는 것을 특징으로 하는 최소 인터럽트를 가지는 SCSI 장치.
  2. 제1항에 있어서, 상기 SCSI 버스 메인 제어수단은, SCSI 시퀀스 명령 레지스터를 구비하여 SCSI 시퀀스를 프로그램하는 것을 특징으로 하는 최소 인터럽트를 가지는 SCSI 장치.
  3. 제2항에 있어서, 상기 SCSI 시퀀스 명령 레지스터는, SCSI 시퀀스 룩업 테이블(Look up Table)을 저장하는 것을 특징으로 하는 최소 인터럽트를 가지는 SCSI장치.
  4. 제1항에 있어서, 상기 SCSI버스 상태 저장수단은, 버스 유휴(Bus free), 중재(Arbitration), 선택(Selection), 재선택 검출(Reselection detect), 메시지 입력(Message In), 메시지 출력(Message Out), 상태(State), 명령(Command), 데이터 입력(Data In), 데이터 출력(Data Out)의 단계(phase)를 거치는 것을 특징으로 하는 최소 인터럽트를 가지는 SCSI 장치.
  5. 제1항에 있어서, 상기 SCSI 시퀀스 상태 표시수단은, 유효 SCSI 시퀀스 명령의 단계 변화시마다 카운트를 '1'씩 증가하도록 구성되는 것을 특징으로 하는 최소 인터럽트를 가지는 SCSI장치.
KR1019950006194A 1995-03-23 1995-03-23 최소 인터럽트를 가지는 에스씨에스아이 장치 KR0147704B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006194A KR0147704B1 (ko) 1995-03-23 1995-03-23 최소 인터럽트를 가지는 에스씨에스아이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006194A KR0147704B1 (ko) 1995-03-23 1995-03-23 최소 인터럽트를 가지는 에스씨에스아이 장치

Publications (2)

Publication Number Publication Date
KR960035257A KR960035257A (ko) 1996-10-24
KR0147704B1 true KR0147704B1 (ko) 1998-09-15

Family

ID=19410405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006194A KR0147704B1 (ko) 1995-03-23 1995-03-23 최소 인터럽트를 가지는 에스씨에스아이 장치

Country Status (1)

Country Link
KR (1) KR0147704B1 (ko)

Also Published As

Publication number Publication date
KR960035257A (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
US5418969A (en) Low power consumption microprocessor
CA1102425A (en) Circuits and methods for multiple control data processing systems
US5193159A (en) Microprocessor system
WO1987003396A1 (en) A method and apparatus for minimizing overhead when executing nested do loops
KR0147704B1 (ko) 최소 인터럽트를 가지는 에스씨에스아이 장치
US6145047A (en) Circuit and method for converting interrupt signals from level trigger mode to edge trigger mode
JPH03147157A (ja) 情報処理装置
JPH10207586A (ja) コンピュータの電源オフ制御方式
JP2000029719A (ja) 割込制御装置
JP2812604B2 (ja) コマンド終了確認制御方法
JP2504515B2 (ja) テスト・チャネル命令の実行制御方式
JP2856715B2 (ja) クロックの周波数多段階変更制御装置および周波数多段階変更制御方法
JP2944543B2 (ja) 割込み制御装置
US7546451B1 (en) Continuously providing instructions to a programmable device
JP2005275452A (ja) データ転送制御システム
JPH06103110A (ja) ブレークポイント設定方式
JPH02136927A (ja) 言語処理プログラム
JPH02191042A (ja) 割込み制御方式
JPH0612261A (ja) 割込制御回路
JPH06282353A (ja) 時間短縮機能を有するタイマ装置
JPH04369064A (ja) 割込処理制御方法及びその装置
JPH06309179A (ja) 割り込み制御装置
KR100404283B1 (ko) 마이크로프로세서, 마이크로프로세서를 포함하는 시스템및 마이크로프로세서의 버스 사이클 제어 방법
JP2002091559A (ja) 制御システム及び制御装置並びにモニタ装置
JPS61267137A (ja) 割込み動作制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee