JP2812604B2 - コマンド終了確認制御方法 - Google Patents

コマンド終了確認制御方法

Info

Publication number
JP2812604B2
JP2812604B2 JP10994192A JP10994192A JP2812604B2 JP 2812604 B2 JP2812604 B2 JP 2812604B2 JP 10994192 A JP10994192 A JP 10994192A JP 10994192 A JP10994192 A JP 10994192A JP 2812604 B2 JP2812604 B2 JP 2812604B2
Authority
JP
Japan
Prior art keywords
command
processing
host processor
information
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10994192A
Other languages
English (en)
Other versions
JPH05303542A (ja
Inventor
俊也 遠藤
直樹 松沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP10994192A priority Critical patent/JP2812604B2/ja
Publication of JPH05303542A publication Critical patent/JPH05303542A/ja
Application granted granted Critical
Publication of JP2812604B2 publication Critical patent/JP2812604B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ホストプロセッサと、
ホストプロセッサからの指示によりホストプロセッサと
は独立して動作するハードウェアをもつシステムにおい
て、ハードウェアが指示された動作を終了したことをホ
ストプロセッサが確認するための制御方法に関する。
【0002】
【従来の技術】コンピュータシステムでは、I/O処理
や特定のデータ処理などを実行する専用のハードウェア
を設けてホストプロセッサの負担を軽減し、システム全
体の高速化を図る方式がしばしば採用される。このよう
なハードウェアはそれぞれローカルプロセッサを有し、
ホストプロセッサはプログラム中でハードウェアに処理
を依頼すべき命令を検出するとコマンドを発行し、ハー
ドウェアに処理を指示する。ハードウェアは、与えられ
たコマンドを解析して指示された処理を実行し、ホスト
プロセッサは、ハードウェアが指示された処理を終了し
たとき次の処理へ移行する。
【0003】このようなシステムにおいて、ホストプロ
セッサが前記ハードウェアに指示した動作(コマンド)
の終了を知るための手段としては、通常、(1)ハード
ウェアの動作状態を表示するステイタスレジスタをホス
トプロセッサが監視(ポーリング)し、コマンドの終了
を知る、(2)ハードウェアが動作終了時にホストプロ
セッサに対して割り込みをあげ、ホストプロセッサがそ
の割り込み要因を確認することでコマンドの終了を知
る、という方式が用いられる。
【0004】図9は従来のポーリングによる制御方法の
フロー図であり、次のように動作する。 ホストプロセッサがハードウェアに対しコマンドの
実行を指示すると、ハードウェア内部のローカルプロセ
ッサがコマンドを実行する。 ローカルプロセッサはコマンド処理が終了すると、
終了情報をステイタスレジスタに表示する。 ホストプロセッサはハードウェア内部のステイタス
レジスタをポーリングすることでコマンド処理の終了を
知り、次の制御に移る。
【0005】図10は従来の割り込みによる制御方法の
フロー図であり、次のように動作する。 ′ホストプロセッサがハードウェアに対しコマンドの
実行を指示すると、ハードウェア内部のローカルプロセ
ッサがコマンドを実行する。 ′ローカルプロセッサはコマンド処理が終了すると、
割り込み発生回路によってホストプロセッサに対し割り
込みを発生させる。 ′ホストプロセッサは割り込みを検出することでコマ
ンド処理の終了を知り、次の制御に移る。
【0006】これらのレジスタポーリング方式と割り込
み方式の2種類の終了確認制御方法は、従来、コマンド
の実行時間によって固定的に使い分けされている。すな
わち、 (1)指示したコマンドが比較的短時間で終了すること
が期待できる動作の場合は、レジスタポーリング方式を
採用する。これにより、割り込み処理によるオーバヘッ
ドが不要となり、即時にコマンド終了後の処理に移行す
ることができる。 (2)指示したコマンドが比較的時間を要するもの、あ
るいはコマンドの処理時間のばらつきが大きい場合、不
要なレジスタポーリング処理を避けるため、割り込み方
式を採用する。
【0007】
【発明が解決しようとする課題】従来のレジスタポーリ
ング方式を用いたコマンド終了確認制御方法では、コマ
ンドの終了が期待できない間の不要なポーリングシーケ
ンスの実行のためにホストプロセッサの制御負担が大き
くなり、処理効率が低下するという問題があり、また割
り込み方式を用いたコマンド終了確認制御方法では、ハ
ードウェアの高速化などによって割り込みを使う必要が
なくなっても、ホストプロセッサのソフトウェアを変更
しなければ制御方法を変えることができないという問題
があった。
【0008】本発明は、ホストプロセッサの制御負担が
少なく、またハードウェアの性能変化に対応して容易に
最適な制御方法をとれるようにすることを目的としてい
る。
【0009】
【課題を解決するための手段】本発明は、ホストプロセ
ッサからコマンドによる指示を受けたハードウェアがコ
マンドを処理しているとき、比較的短時間で終了するこ
とが期待できるかどうかを残り実行時間の予測とコマン
ドの種別などから判定して、レジスタポーリング方式を
とるか割り込み方式をとるかのホストプロセッサにおけ
る以後の制御動作の選択を行わせるようにしたものであ
る。
【0010】図1(a),(b)に、本発明の原理を示
す。図1(a)は、ハードウェア側でコマンド処理の残
り実行時間をレジスタに設定表示し、ホストプロセッサ
がこれを読み取ってレジスタポーリング方式をとるか割
り込み方式をとるかの判定を行い、以後の制御動作を決
定する方法であり、図1の(b)は、これに対してハー
ドウェア側が上記の判定までを行ってその結果をレジス
タに設定表示し、ホストプロセッサ側はその判定結果を
読み取って以後の制御動作を決定する方法である。
【0011】図1(a)において、 ホストは、処理要求に応じてハードウェアにコマン
ドを発行し、処理を指示する。 ハードウェアは、コマンド処理を実行するととも
に、残り実行時間を示す動作情報(たとえば現在の処理
段階を示す情報)をレジスタに設定する。またコマンド
処理が終了した場合には終了情報をレジスタに設定す
る。 ホストプロセッサは、レジスタをポーリングして情
報を読み取り、動作情報があれば、残り実行時間とその
他の関連する条件(たとえばコマンドの種別)等に基づ
いて以後の制御方法をポーリング方式と割り込み方式の
いずれか一方に決定し、その動作を行う。また終了情報
を検出したときは、先に発行したコマンドを終了させ、
次の制御に移行する。
【0012】図1(b)において、 ′ホストは、処理要求に応じてハードウェアにコマン
ドを発行し、処理を指示する。 ′ハードウェアは、コマンド処理を実行し、残り実行
時間からホストプロセッサがとるべき制御方法がポーリ
ング方式と割り込み方式のいずれであるかを判定し、判
定結果の情報をレジスタに設定する。またコマンド処理
が終了した場合には終了情報をレジスタに設定する。 ′ホストプロセッサは、レジスタをポーリングして情
報を読み取り、それが判定結果の情報であればその判定
結果に基づく制御を以後実行し、他方、終了情報であれ
ば、コマンドを終了させる。
【0013】
【作用】本発明によれば、ホストプロセッサはハードウ
ェアにコマンドによる処理指示を与えた後、ハードウェ
アからコマンドの処理状態を示す情報を貰い、ハードウ
ェアにおけるコマンド処理が短時間で終了することが期
待できる場合にのみポーリング方式で終了確認制御を行
うので、少ないポーリング回数で終了確認ができ、ホス
トプロセッサのポーリング制御負担を軽減できる。また
ハードウェアにおけるコマンド処理に時間がかかりそう
な場合には、ホストプロセッサはポーリングを行わず、
割り込みを待って終了確認を行うので無用なポーリング
を重ねることもなく、処理を効率化できる。
【0014】他方、ホストプロセッサからコマンドによ
る指示を受けるハードウェアは、コマンド処理が終了し
ていない場合、自己の処理性能により定まる残り実行時
間を示す動作情報を作成し、あるいはさらにその動作情
報に基づき、ホストプロセッサによる終了確認制御方法
としてポーリング方式と割り込み方式のいずれが適当か
を判定し、それらの動作情報または判定結果をホストプ
ロセッサに通知するが、ハードウェアにおけるこれらの
処理はホストプロセッサから独立して行われるため、ハ
ードウェアの性能がレベルアップされるなどの変化があ
った場合、ハードウェア側の制御プログラムを変更すれ
ばよく、ホストプロセッサには影響を与えずに済ますこ
とができる。
【0015】
【実施例】図2は本発明実施例システムの構成図であ
り、図中1はホストプロセッサ、2はメモリ、3,4,
5はホストプロセッサ1からのコマンド指示に基づいて
動作する制御ハードウェアである。6ないし10は制御
ハードウェア5の構成要素であるが、制御ハードウェア
3,4においても同様な構成要素が含まれている。6は
ローカルプロセッサ、7は終了情報や動作情報などの処
理状態を示す情報が設定されるステイタス・レジスタS
TR、8は他のレジスタ、9は必要時にホストプロセッ
サ1に対して割り込み要求を上げる割り込み発生回路、
10は周辺装置などの制御対象装置である。11は1な
いし5の各構成要素を接続するシステムバスである。制
御ハードウェアからホストプロセッサ1への割り込み要
求は、システムバス11上の割り込み信号によってホス
トプロセッサ1に通知される。
【0016】メモリ2はホストプロセッサ1が実行する
プログラムや作業データなどを格納するために用いられ
る。ホストプロセッサ1から制御ハードウェア5に指示
されるコマンドは、システムバス11を介して他のレジ
スタ8の1つに書き込まれる。ローカルプロセッサ6
は、受け取ったコマンドを解析し、指示内容に対応する
制御動作を制御対象装置10に対して実行する。このと
きコマンド処理の制御動作の実行段階に応じた残り実行
時間を示す動作情報あるいはホストプロセッサ1に対し
て終了確認制御方法を通知する情報を作成して、ステイ
タス・レジスタ7に設定し、また制御動作が終了したと
きは終了情報をステイタス・レジスタ7に設定するとと
もに割り込み発生回路9に割り込み要求を設定する。
【0017】ホストプロセッサ1は、制御ハードウェア
5に対してコマンド指示を行った後、ステイタス・レジ
スタ7をポーリングし、情報を読み出す。ホストプロセ
ッサ1は、情報が終了情報であれば次の制御に移行し、
情報が動作情報のときは残り実行時間の長さ等の評価か
らポーリング方式か割り込み方式かを判定し、以後それ
に基づく制御を行う。また制御ハードウェア側が、動作
情報の代わりにポーリング方式か割り込み方式かの判定
を行い、その結果の情報を作成してホストプロセッサに
通知する場合には、ホストプロセッサは制御ハードウェ
アが判定した結果に基づいて以後の制御を行う。
【0018】図3は、ポーリング方式か割り込み方式か
の判定をホストプロセッサ側で行う実施例の制御フロー
である。この例では、ホストプロセッサから制御ハード
ウェアに指示したコマンドの処理は、処理(1),
(2),(3)の3段階に分けられ、制御ハードウェア
のローカルプロセッサは、処理(1)と処理(2)の各
段階を経るごとにステイタス・レジスタSTRにその処
理段階を設定し、処理(3)が終わったときには終了情
報をSTRに設定し、割り込みを発生する。ホストプロ
セッサは、ポーリングによりSTRを読み出し、コマン
ドの処理中であればその処理段階とコマンドの種別から
短時間で終了することが期待できるかどうかを判定し、
その結果にしたがってポーリングを継続するか割り込み
待ちをするかを選択し、ポーリングを継続する場合は終
了情報を検出したときに次の処理に移り、割り込み待ち
の場合は割り込み要求を検出して割り込み処理を行った
後に次の処理に移る。
【0019】図4は、ポーリング方式か割り込み方式か
の判定を制御ハードウェア側で行う第2の実施例の制御
フローである。基本的な動作の流れは図3の実施例の場
合と同じであるが、制御ハードウェアのローカルプロセ
ッサは、処理(1)、処理(2)の各段階を終わるごと
に制御方法を判定し、判定結果をSTRに設定する。他
方、ホストプロセッサは、STRをポーリングし、ロー
カルプロセッサの判定結果を検出すると、その内容にし
たがって以後の制御を行う。
【0020】図5および図6に、ステイタス・レジスタ
STRの構成例を示す。また図7および図8にそれぞれ
の動作例をタイミング図で示す。図5は、図3の第1の
実施例で用いられる8ビット構成のステイタス・レジス
タSTRを示す。
【0021】STRにはコマンド実行中であることを示
すフラグのEXECビット(EXEC)と、コマンド実
行中には実行経過を、終了時には終了結果を示す3ビッ
トのSTATUSフィールド(STATUS)がある
(その他のビットは未使用)。
【0022】EXECビットは制御ハードウェアがコマ
ンド処理の開始時にセット“1”し、処理後にクリア
“0”する。また、このクリアと同じタイミングでホス
トプロセッサに対しコマンド終了割り込みが発生するよ
うなハード構成とする。
【0023】コマンドの実行経過として、上記の例では
3ビットを用いてコマンド処理を8段階に分け、各段階
が終了するごとにその情報を表示している。その他の方
法としては、コマンド処理終了までのおおよその時間が
分かっている処理ではその残り時間を直接表示するよう
にしてもよい。
【0024】ホストプロセッサはコマンド起動後、ST
RのEXECビットをポーリングし、コマンド実行中で
あればSTATUSフィールド内の値を参照し、例えば ・STATUSフィールドの値が“000〜100”の
場合は以降ポーリングを3止し、コマンド終了割り込み
によってコマンドの終了を検出するよう、制御を変更す
る。 ・STATUSフィールドの値が“101〜111”の
場合はポーリングを続行し、コマンドの終了を検出す
る。 などの判定を行うことで、動的に最適な制御方法を選択
することができる。図7、図8はそれに基づく動作例で
あり、図7はホストプロセッサがポーリングから割り込
みへ制御方法を切り替える場合、図8はポーリングのみ
を行う場合について示している。
【0025】図6は図4の第2の実施例で用いられるス
テイタス・レジスタSTRを示す。図5に示したものと
ほぼ同様であるが、STATUSフィールドは、コマン
ドの実行経過として、EXEC=1の場合、以降の処理
を“割り込み待ち”に変更すべきか、“ポーリング”を
継続すべきかの2通りを表示する(他は未定義)。
【0026】ホストプロセッサはコマンド起動後、ST
RのEXECビットをポーリングし、コマンド実行中で
あればSTATUSフィールド内の値を参照し、そこに
表示された以降の処理手順にしたがって処理を変更す
る。または継続することで、動的に最適な処理方法を選
択することができる。動作例は、図7、図8の場合とS
TATUSフィールドの値の意味が異なるだけで他は同
じなので省略する。
【0027】
【発明の効果】本発明のコマンド終了確認制御方法によ
れば、ハードウェア側の動作状態に応じて動的に最適な
制御方法が選択されるので、ホストプロセッサ側で無用
なポーリングを繰り返す必要がなく、またハードウェア
側の性能が変化しても、ハードウェア側が対応するだけ
でホストプロセッサの制御プログラムは修正する必要が
なく、最適な制御方法の選択動作特性をそのまま維持す
ることができる。このため、ホストプロセッサの処理効
率が改善され、またハードウェアの変更時の作業負担が
軽減される。
【図面の簡単な説明】
【図1】本発明の原理図である。
【図2】本発明の実施例システムの構成図である。
【図3】本発明の第1の実施例の制御フロー図である。
【図4】本発明の第2の実施例の制御フロー図である。
【図5】第1の実施例におけるステイタス・レジスタの
説明図である。
【図6】第2の実施例におけるステイタス・レジスタの
説明図である。
【図7】本発明実施例によるポーリングから割り込みへ
の切り替えを行う動作例のタイミング図である。
【図8】本発明実施例によるポーリングのみの動作例の
タイミング図である。
【図9】従来のポーリングによる制御方法のフロー図で
ある。
【図10】従来の割り込みによる制御方法のフロー図で
ある。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ホストプロセッサと、ホストプロセッサ
    から独立しホストプロセッサにより指示されたコマンド
    の処理を行うハードウェアとをもつシステムにおいて、 上記ハードウェアは、動作状態を表示するレジスタを備
    え、ホストプロセッサからコマンドによる処理の指示が
    あったとき、当該コマンドの処理が終了するまでは処理
    に要する残り実行時間を示す動作情報を上記レジスタに
    設定し、そして当該コマンドの処理が終了したときには
    終了情報を設定するとともにホストプロセッサに対して
    割り込みを要求し、 ホストプロセッサは、上記ハードウェアに対してコマン
    ドによる処理を指示したとき、まずポーリング方式で上
    記レジスタの情報を読み出し、当該レジスタの情報が終
    了情報であればコマンドを終了させて次の制御に移行
    し、他方当該レジスタの情報が上記残り実行時間を示す
    動作情報であった場合には、その残り実行時間の長さが
    十分に短かければポーリングを継続して行うものとし、
    その他の場合には上記ハードウェアからの割り込み要求
    を待つものとして以後の動作を選択し、コマンドの終了
    確認を行うことを特徴とするコマンド終了確認制御方
    法。
  2. 【請求項2】 ホストプロセッサと、ホストプロセッサ
    から独立しホストプロセッサにより指示されたコマンド
    の処理を行うハードウェアとをもつシステムにおいて、 上記ハードウェアは、動作状態を表示するレジスタを備
    え、ホストプロセッサからのコマンドによる処理の指示
    があったとき、当該コマンドの処理が終了するまでは処
    理に要する残り実行時間にしたがって以後のホストプロ
    セッサの動作としてポーリングと割り込み要求待ちとの
    いずれが適しているかを判定して、その結果の情報を上
    記レジスタに設定し、そして当該コマンドの処理が終了
    したときには終了情報を設定するとともにホストプロセ
    ッサに対して割り込みを要求し、 ホストプロセッサは、上記ハードウェアに対してコマン
    ドによる処理を指示したとき、まずポーリング方式で上
    記レジスタの判定結果の情報を読み出し、当該情報の内
    容にしたがって、ポーリングを継続するか割り込み要求
    待ちとするかの以後の動作を選択し、コマンドの終了確
    認を行うことを特徴とするコマンド終了確認制御方法。
JP10994192A 1992-04-28 1992-04-28 コマンド終了確認制御方法 Expired - Lifetime JP2812604B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10994192A JP2812604B2 (ja) 1992-04-28 1992-04-28 コマンド終了確認制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10994192A JP2812604B2 (ja) 1992-04-28 1992-04-28 コマンド終了確認制御方法

Publications (2)

Publication Number Publication Date
JPH05303542A JPH05303542A (ja) 1993-11-16
JP2812604B2 true JP2812604B2 (ja) 1998-10-22

Family

ID=14522996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10994192A Expired - Lifetime JP2812604B2 (ja) 1992-04-28 1992-04-28 コマンド終了確認制御方法

Country Status (1)

Country Link
JP (1) JP2812604B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6344913B2 (ja) * 2013-12-27 2018-06-20 キヤノン株式会社 印刷装置、画像読取装置及びそれらの制御方法

Also Published As

Publication number Publication date
JPH05303542A (ja) 1993-11-16

Similar Documents

Publication Publication Date Title
JPH0454255B2 (ja)
JPH06105460B2 (ja) マルチプロセッサのプロセッサ切換え装置
JP2812604B2 (ja) コマンド終了確認制御方法
JP2591200B2 (ja) プログラム先取り装置
JPH0377137A (ja) 情報処理装置
JP2007102399A (ja) データ処理装置
JP2504796B2 (ja) 情報処理装置
JP3367949B2 (ja) 画像データ処理装置
JPH0527911A (ja) デイスク装置のコマンド実行順序決定方法
JPH08137703A (ja) タスク切替装置
KR0147704B1 (ko) 최소 인터럽트를 가지는 에스씨에스아이 장치
JP3362673B2 (ja) チャネルコントロール装置
JPS63247861A (ja) コプロセツサ制御方法
JPH10143376A (ja) 情報処理装置
JPH0535661A (ja) Scsiコントロ−ラic
JP2606898B2 (ja) ファイルチャネル制御装置
JP2549410B2 (ja) 主記憶参照順序制御方式
JPH0347536B2 (ja)
JPH03126134A (ja) Cpuのタスク切替方式
JPS6120139A (ja) 割込み制御方式
JPS5947626A (ja) 即時復帰型入出力ドライバ
JPH0689349A (ja) マイクロプロセッサ
JPH0661039B2 (ja) メモリアクセス制御回路
JPH0115902B2 (ja)
JPH04195649A (ja) データ処理装置