JPS5947626A

JPS5947626A - 即時復帰型入出力ドライバ

Info

Publication number: JPS5947626A
Application number: JP15866082A
Authority: JP
Inventors: Katsuhiro Torii; 鳥井　勝浩
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1982-09-10
Filing date: 1982-09-10
Publication date: 1984-03-17
Also published as: JPS6218073B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は即時復帰型入出力ドライバ、特に入出力要求に
対して、入出力の完了を待たずに一般のシステム処理と
並行して入出力処理を実行する即時復帰型の入出力ドラ
イバであって、入出力を処理するモジュールを簡明に構
成でべろようにした比較的小規模のデータ処理システム
における即時復帰型入出カドライ共に関するものである
。

データ処理システムにおいて、入出力の制御は最も重要
な核となるものである〇一般に、中型、大型のコンピュ
ータでは、オペレーティング・システムの入出力制御部
（ＩＯＣ８）が、４括的に入出力の制御を行うが、マイ
クロ・コンピュータやミニ・コンピュータの小型システ
ムにおいては、いわゆる入出力ドライバと呼ばれる制御
ルーチンが、設置される入出力装置のデ）Ｒイス・タイ
プ毎に設けられ、個別に入出力の制御を行うようにされ
ている。

入出力ドライバには、入出力装置を起動した場合に、そ
の入出力動作の完了を入出力ドライバの中で待ち合わせ
るウェイト型のものと、入出力動作の完了を待たずに直
ちに入出力要求元へ制御を戻す即時復帰型のものとがあ
る。上記ウェイト型のものは、処理が簡明であるという
利点はあるが、入出力要求元は現在処理中の入出力に無
関係に処理できるものがあっても、必ず入出力の完了後
でなければ次の処理に移ることができないという欠点が
ある。

これに対して、即１時復帰型のものには、上記欠点はな
く、入出力処理と並行して、他の処理を実行することが
できる。しかし、その分だけ制御が複雑化することにな
る。

従来の即時復帰型入出力ドライバにおけるモ・ジュール
構成は、多段の階層構造をもつようにされているものが
少なくはなかったが、各モジュール間における制御の移
行は、サブ・ルーチン的な呼び出し関係によって行われ
、復帰アドレスをスタック・エリアにスタックして、制
御を移行し、処理終了後にスタ、ツク・エリアから復帰
アドレスを取シ出して、呼び出し元へ戻るようにされて
いた。

そのため、従来方式によれば、実際には不必要な制御の
移行が行われて、処理が遅くなるとともに、特に入出力
要求の内容を解析してコマンドを出力する部分と、割込
み処理を行う部分との関係が複雑となシ、前者のメイン
の処理部分を一本の処理の流れとして捉えることができ
るような構造を持つようにすることはできなかった。従
って、柔軟性、拡張性にも乏しく、またデバッグも困難
であった。

本発明は上記問題点の解決を図シ、入出力の制御を高速
化できるようにするとともに、入出力を処理するモジュ
ールを簡明に構成できるようにすることを目的としてい
る。そのため、本発明の即時復帰型入出力ドライバは、
全体のモジュールを、入出力処理の主たる制御を行う人
出カメイン処理部と、コマンド出方部と、割込み制御部
とにモジュール分割し、各モジュール間の制御移行に用
いられる専用の復帰アドレスの退避メモリを個別に設け
て、制御の移行を所定の退避メモリに格納されたアドレ
スを用いて行うようにしたものである。

以下図面を参照しつつ、実施例に従って説明する。

第１図は本発明の一実施例構成、第２図は第１図図示実
施例の制御説明図、第３図は第１図図示実施例の動作タ
イムチャート、第４図は本発明の他の実施例の制御説明
図を示す。

図中、１はシステム処理部であって、入出力を行いつつ
データ処理を行うもの、２はシステム処理部１からの入
出力要求を処理する入出力ドライバ、３は例えばフロッ
ピィ・ディスクやソ゛リンタ等の入出力装置（入出力コ
ントローラを含む）、４は入出力処理の主たる制御を行
う人出カメイン処理部、５は入出力装置３に対してコマ
ンドを出力するコマンド出力部、６は入出力装置ｉｔ、
　３からの割込みを処理する割込み制御部、７はシステ
ム処理部１への復帰アドレスが退避される第１セーブメ
モリ、８は入出カメイン処理部４への復帰アドレスが退
避される第２セーブメモリを表わす。また、ＸＩ　、Ｙ
ｌ、Ｘ２．Ｙ２は制御移行のだめの処理命令であって、
それぞれ次のような処理を実行するものである。

Ｘｌ：第１セーブメモリ７にシステム処理部１への復帰
アドレスを退避する。

Ｙｌ：第１セーブメモリ７に退避された復帰アドレスに
復帰する処理を実行する○ Ｘ２：第２セーブメモリ８に入出カメイン処理部４への
復帰アドレスを退避する。

Ｙ２：第２セーブメモリ８に退避された復帰アドレスに
復゛帰する処理を実行する。

システム処理部１は、例えば、マルチ　タスクによる処
理が可能で、１つのタスクが入出力動作を行っていると
きに、他のタスクが中央演算装置の実行制御権をイ＜Ｉ
ることかできるようになっている。また、シングル・タ
スクの場合であっても、自分が要求した入出力要求の入
出力動作の完了を待たずに、他の処理を続行できるよう
になっている。この場合、入出力動作の完了は、例えば
図示省略した終了表示部のフラグによって認知すること
ができるようになっている。システム処理部１は入出力
要求がある場合には、その要求内容をメモリに予め定め
られたフォーマットで設定し、入出力ドライバ２の入出
カメイン処理部４を起動する。

入出カメイン処理部４は割込み禁止状態で動作し、最初
に処理命令Ｘ１によって、システム処理部１への復帰ア
ドレスを第１セーブメモリ７に退避する。通常、入出力
要求命令の次の命令アドレスが復帰アドレスと在る。次
に、必要な初期設定を行ったうえで、入出力要求内容を
解析し、コマンド毎にコマンド出力部５を呼び出す。入
出力のだめの処理には、例えばプリンタへのライト・コ
マンドのように単一のコマンドで済むものや、フロッピ
ィ・ディスクのようにシーク・コマンドおよびリード／
ライト・コマンド等の組み合わせによる複数のコマンド
を必要とするものがある。以下の説明では、特に複数の
コマンドを心裏′とする場合について述べるが、単一コ
マンドの場合についても同様である。コマンド出力部５
に制御を渡しても、コマンド出力部５から直接入出カメ
イン処理部４へ制御が戻ることはない。入出カメイン処
理部４への制御は、割込み制御部６から戻る。最終コマ
ンド発行後の割込み処理を終了して入出力動作完了後に
、処理命令Ｙ１によって、システム処理部１へ復帰する
。この復帰アドレスは、第１セーブメモリ７から取り出
されるが、後述する如く、入出力要求箇所のアドレスで
はなく、割込み発生箇所のアドレスである。システム処
理部１へ復帰するときに、割込み禁止状態は解除される
。

コマンド出力部５は、処理命令Ｘ２によって、コマンド
出力部５を呼び出した入出カメイン処理部４のアドレス
の次のアドレスを復帰アドレスとして、第２セーブメモ
リ８へ退避する。次に指定されたコマンドを出力する。

ここで、コマンドを出力するとは、入出力装置３のコン
トロール・レジスタに入出力の動作指示情報を′４ＪＮ
込むことを意味する。コマンド出力後に、処理命令Ｙ１
によって、第１セーブメモリ７に格納された復帰アドレ
スに割込み禁止状態を解除して復帰する。入出力の完了
を待たないので、即時復帰となる。

入出力装置３からの割込み要求によって、割込みが発生
すると、割込み制御部６が動作する。割込み制御部６は
、処理命令Ｘ１によって、まず復帰アドレスを第１セー
ブメモリ７に退避し、例えばステータス・レジスタ（図
示省略）等の入出力装置３からの情報をメモリにセット
して、処理命令Ｙ２によって、第２セーブメモリ８に退
避されている復帰アドレスに復帰する。この復帰アドレ
スは、入出カメイン処理部４がコマンド出力部５を呼び
出した箇所の次のアドレスである。入出カメイン処理部
４は、次のコマンドの処理を行い、同様に処理を繰り返
す。最終的には入出力終了処理を実行して、システム処
理部１０入出力要求元へ、例えば所定の入出力終了表示
フラグをオンにすることによって入出力完了を通知し、
割込み発生箇所に復帰する。

第１図図示実施例の制御の流れは、例えば第２図図示の
如くになる。

第２図（イ）は、入出力要求による最初の入出力装置起
動時の制御の動きを示している。システノ・処理部１が
、図示ＩＳＯ箇所で、入出力要求を出し、入出カメイン
処理部４を起動すると、入出カメイン処理部４は先頭で
復帰アドレスＩＳを第１セーブメモリ７に退避する。次
に図示ＩＡの箇所で、例えばシーク・コマンドを出力す
るために、コマンド出力部５を呼び出すと、コマンド出
力部５は復帰アドレスＩＡを第２セーブメモリ８に退避
し、シーク・コマンドを出力して、入出力装置３を起動
する。コマンドを出力したならば、第１七−ブメモリ７
に格納され′ている復帰アドレスＩＳに復帰する。

第２図（ロ）は、例えばシーク動作の終了による入出力
装置３からの割込み時の制御の動きを示している。シス
テム処理部１の図示２Ｓの箇所で割込みが発生したとす
ると、割込み制御部６は、第１セーブメモリ７に復帰ア
ドレス２Ｓを退避する。

割込み処理後に、処理命令Ｙ２によりて、第２セーブメ
モリ８に格納されているゆ帰アドレスＩＡに復帰するの
で、制御が入出カメイン処理部４の図示ＩＡの箇所に移
行する。入出カメイン処理部４は、例えば次のリード・
コマンドを処理するために、コマンド出力部５を図示２
Ａの箇所で呼び出すと、コマンド出力部５は、第２セー
ブメモリ８に復帰アドレス２人を退避して、入出力装置
３にリード・コマンドを出力する。出力したならば、処
理命令Ｙ１によって割込み発生箇所の復帰アドレス２８
に復帰する。

第２図（ハ）は、最終コマンド発行後の割込み時または
異常終了割込み時の制御の動きを示している。

システム処理部１の図示３Ｓの箇所で割込みが発生して
、入出カメイン処理部４の復帰アドレス２人に復帰する
までの制御の動きは、第２図（ロ）図示の場合と同様で
ある。入出カメイン処理部４は、最後に入出力終了処理
または異常終了処理をして、処理命令Ｙ１によって、復
帰アドレス３Ｓに制御を戻す。

第２図に図示した制御の動きを、時間との関係のもとに
図示すると第３図の如くになる１、即時復帰型であるの
で、システム処理部１のＩＳから２Ｓまでの処理と入出
力装置３のシーク動作とが、同時に並行して行われるこ
とになる。また、２Ｓから３Ｓ−１：での処理とリード
動作とが同時に行われている。特に注目すべきことは、
入出カメイン処理部４についてだけ着目した処理の流れ
を見ると、最初の処理命令Ｘ１からＩＡの箇所、ＩＡか
ら２Ａまで、２ＡからＡ、５．後の処理命令Ｙ１までと
、処理が一本化されてシーケンシャルな処理構造になっ
ていることである。従って、簡明な構造を持つ入出力ド
ライバを実現することができ、処理が速くなるだけでな
く、ス゛タテイックな命令数も減少でき、作成、デバッ
グ、保守も容易となる。

入出カメイン処理部４をさらに階層化することもできる
。第４図は、入出カメイン処理部４をＭａｉｎ−ＡとＭ
ＯルーＢとに多重階層化した場合の制御の動きを示して
いる。特に、Ｍａ”　　ＡとＭａｉｎ−３３とのインタ
フェース用に第３のセーブメモリ９が設けられ、Ｍａｉ
ｎ−Ａへの復帰アドレスを第３セーブメモリ９に退避す
る処理命令Ｘ３と、第３セーブメモリ９に退避された復
す（１１アドレスに復帰する処理命令Ｙ３とが用意され
る。第４図（イ）は、最初の入出力装置を起動するとき
の動き、第４図（ロ）は、入出力割込みが発生して、Ｍ
ａｉｎ−Ｂまで制御が戻るときの動き、第４図（ハ）は
Ｍａ、１ｒＬ−Ａまで制御が戻るときの動き、第４図に
）は、入出力処理が終了するときの動きを示している。

本質的には、第２図に図示した制御の動きと同様である
。

この場合も、Ｍａｉｎ−Ａは処理命令Ｘ１からＩＡ。

ＩＡから２Ａ、２Ａから処理命令Ｙｌとシーケンシャル
な動きをし、またＭａ、１ｙＬ−ＢＫついても、処理命
令Ｘ３からＩＢ、ＩＢから２Ｂ、２Ｂから処理命令Ｙ３
、さらに処理命令Ｘ３からＩＢ’、ＩＢ’７＞−ら処理
命令Ｙ３とシーケンシャルな動きをしている。

すなわち、Ｍａｔ？′Ｌ−ＡおよびＭａ１ｒＬ−Ｂのそ
れぞれについて、シーケンシャルな処理構造となってい
る。

さらに多重化する場合には、同様にセーブメモリを増せ
ばよい・　　　　　　　　　　　　　　　４なお、本発
明の即時復帰型のものを、従来のウェイト型のものと併
用して、システム処理部がどちらかを任意に選択できる
ようにしてもよいことは言うまでもない。

以上説明した如く、本発明によれば、入出力を処理する
モジュールを簡明に構成することができ、処理に必要な
メモリ量の節減および処理の高速化が可能となる。特に
、例えばシングル・ユーツ′のマルチ・タスク処理をサ
ポートするような小型データ処理システムに適している
。

【図面の簡単な説明】

第１図は本発明の一実施例構成、第２図は第１図図示実
施例の制御説明図、第３図は第１図図示実施例の動作タ
イムチャート、第４図は本発明の他の実施例の制御説明
図を示す。図中、１はシステム処理部、２は入出力ドライバ、３は
入出力装置、４は入出カメイン処理部、５はコマンド出
力部、６は割込み制御部、７は第１セーブメモリ、８は
第２セーブメモリを表わす。特許出願人　アルゲス電気株式会社代理人弁理士　　森　　　１）　　　　寛（外３名）

Claims

【特許請求の範囲】

システム処理部からの入出力要求に対し、コマンドを出
力することによって、入出力装置を起動し、入出力処理
を実行する入出力ドライバにおいて、上記入出力要求に
対する初期設定、各出力コマンドの選択および入出力終
了処理を順次処理する入出カメイン処理部と、該入出カ
メイン処理部によって起動され入出力装置に対してコマ
ンドを出力するコマンド出力部と、上記入出力装置から
の割込みによって起動され割込み処理を行うとともに上
記入出カメイン処理部処割込みを通知する割込み制御部
と、上記システム処理部への復帰アドレスが退避される
第１のセーブメモリと、上記入出カメイン処理部への復
帰アドレスが退避される第２のセーブメモリとを少なく
ともそなえ、上記コマンド出力部はコマンドの出力処理
後に上記第１のセーブメモリに格納されているアドレス
に復帰し、上記割込み制御部は割込み処理後に上記第２
のセーブメモリに格納されているアドレスに復帰し、上
記入出カメイン処理部は入出力終了処理後に上記第１の
セーブメモリに格納されているアドレスに復帰するよう
構成されていることを特徴とする即時復帰型入出力ドラ
イバ。